KR20010055541A - Apparatus for controlling input buffer in audio decoder - Google Patents

Apparatus for controlling input buffer in audio decoder Download PDF

Info

Publication number
KR20010055541A
KR20010055541A KR1019990056760A KR19990056760A KR20010055541A KR 20010055541 A KR20010055541 A KR 20010055541A KR 1019990056760 A KR1019990056760 A KR 1019990056760A KR 19990056760 A KR19990056760 A KR 19990056760A KR 20010055541 A KR20010055541 A KR 20010055541A
Authority
KR
South Korea
Prior art keywords
data
input
synchronization
audio
unit
Prior art date
Application number
KR1019990056760A
Other languages
Korean (ko)
Inventor
김명식
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990056760A priority Critical patent/KR20010055541A/en
Publication of KR20010055541A publication Critical patent/KR20010055541A/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1407Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4344Remultiplexing of multiplex streams, e.g. by modifying time stamps or remapping the packet identifiers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/79Processing of colour television signals in connection with recording
    • H04N9/7921Processing of colour television signals in connection with recording for more than one processing mode
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/79Processing of colour television signals in connection with recording
    • H04N9/80Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements
    • G11B2020/1062Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/10685Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control input interface, i.e. the way data enter the buffer, e.g. by informing the sender that the buffer is busy
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1843Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a cyclic redundancy check [CRC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

PURPOSE: A controller for an input buffer is provided to control an input data buffer of PES and ES inputted from GA type HDTV receiver to an audio decoder. CONSTITUTION: A muxing unit(51) decides input of serial audio bit stream or input of SPDIF format data. A control unit(52) receives an STC for a time stamp count for synchronization of video data and audio data. Then, difference in the signals is calculated. A buffer control unit(54) detects a frame synchronization for an AC-3 data according to an ES input bit stream data as an AC-3 encoded data. Then, frames are checked for storing data by 32-bit unit. In case of an ES input bit stream data as an MPEG(Moving Picture Experts Group) encoded data, the buffer control unit parses a header portion of an MPEG frame data to check synchronization, bit rate, sampling frequency, and layer field. Then, bit rate, ID, layer, sampling frequency field are added to the synchronization field for detecting synchronization.

Description

오디오 디코더의 입력버퍼 제어장치{Apparatus for controlling input buffer in audio decoder}Apparatus for controlling input buffer in audio decoder

본 발명은 멀티 미디어의 디지털 오디오 신호처리에 관한 것으로, 특히 GA(Grand Alliance) 방식의 HDTV(High Definition TeleVision) 수신기에서 오디오 디코더로 입력되는 PES(Packetized Elementary Stream, 패킷화 기본 스트림) 및 ES(Elementary Stream, 기본 스트림)의 입력 데이터 버퍼를 제어하기에 적당하도록 한 오디오 디코더의 입력버퍼 제어장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to digital audio signal processing of multimedia. In particular, a packetized elementary stream (PES) and an elementary (ES) input to an audio decoder from a High Definition TeleVision (HDTV) receiver of a Grand Alliance (GA) method An input decoder control apparatus of an audio decoder, which is adapted to control an input data buffer of a stream.

일반적으로 멀티미디어 시스템에서 많이 사용되는 오디오 신호 처리 방식은 AC-3, MPEG-1,2, Pro-Logic 방식 등이 사용되고 있으며, 이러한 오디오 신호 처리를 위해서는 많은 양의 데이터 처리 기능이 필요하며, 입력되는 오디오 데이터의 실시간 처리를 위해서는 일정 양의 버퍼와 이에 대한 제어가 요구된다.In general, audio signal processing methods commonly used in multimedia systems include AC-3, MPEG-1, 2, Pro-Logic methods, and a large amount of data processing functions are required for processing such audio signals. In order to process audio data in real time, a certain amount of buffer and control thereof are required.

종래에는 이러한 다양한 오디오 데이터 처리가 가능한 입력버퍼 제어를 위해 메모리와 DSP와 같은 전용 프로세서를 이용하여왔다.Conventionally, dedicated processors such as memory and DSP have been used for input buffer control capable of processing such various audio data.

그러나 AC-3, MPEG, Pro-Logic의 오디오 데이터를 처리하기 위해서는 각 모드에 따른 동기 신호 검출, 에러 검출, 프레임 크기 검출, AV 동기 보정을 수행해야 하는데, 이를 위해서는 많은 부분의 제어가 필요하며, 종래의 기술에서와 같이이러한 일련의 기능을 전용프로세서로 처리할 경우에는 하드웨어 자원이 상당히 커지게 되는 문제점이 있었다.However, in order to process audio data of AC-3, MPEG, Pro-Logic, synchronization signal detection, error detection, frame size detection, and AV synchronization correction according to each mode should be performed, which requires a lot of control. As in the prior art, when a series of functions are handled by a dedicated processor, hardware resources are significantly increased.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 GA 방식의 HDTV 수신기에서 오디오 디코더로 입력되는 PES 및 ES의 입력 데이터 버퍼를 제어할 수 있는 오디오 디코더의 입력버퍼 제어장치를 제공하는 데 있다.Accordingly, the present invention has been proposed to solve the above-mentioned general problems, and an object of the present invention is to provide an audio decoder capable of controlling input data buffers of PES and ES input to an audio decoder in a GA type HDTV receiver. An input buffer control device is provided.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 오디오 디코더의 입력버퍼 제어장치는,In order to achieve the above object, the input buffer control apparatus of an audio decoder according to the present invention,

시스템 디먹스 입력 포맷과 SPDIF 포맷으로 입력되는 시리얼 입력 비트스트림을 바이트 할당시켜 처리하는 먹싱부와; 시스템의 디먹스로부터 받은 시스템 기준 클럭을 가지고 오디오 신호와 비디오 신호 차이를 계산하는 계산부와; 상기 먹싱부 및 계산부와 연결되어, PES 패킷으로부터 PES 동기를 검출한 후 PES 헤더 정보를 파싱하여 순수 오디오 데이터인 ES 스트림을 검출하는 PES 파싱부와; 상기 먹싱부 및 PES 파싱부와 연결되어, AC-3, MPEG, Pro-Logic의 오디오 데이터에 대한 각 프레임의 동기검출, CRC 검출, 프레임 크기 점검을 수행하여 입력 버퍼에 프레임 단위로 라이트하는 버퍼제어부로 이루어짐을 그 기술적 구성상의 특징으로 한다.A muxing unit which allocates and processes a serial input bitstream inputted in a system demux input format and an SPDIF format; A calculator configured to calculate a difference between an audio signal and a video signal using a system reference clock received from a system demux; A PES parser connected to the muxing unit and the calculation unit and detecting an ES stream which is pure audio data by parsing PES header information after detecting PES synchronization from a PES packet; A buffer control unit connected to the muxing unit and the PES parsing unit to perform synchronization detection, CRC detection, and frame size check of each frame for AC-3, MPEG, and Pro-Logic audio data, and write the data to the input buffer in units of frames. It consists of the technical configuration features.

도1은 본 발명이 적용되는 오디오 디코더의 블록구성도이고,1 is a block diagram of an audio decoder to which the present invention is applied;

도2는 본 발명의 일실시예에 의한 오디오 디코더의 입력버퍼 제어장치의 블록구성도이며,2 is a block diagram of an input buffer control apparatus of an audio decoder according to an embodiment of the present invention;

도3은 도2의 입력버퍼 제어장치의 입출력신호를 보인 블록구성도이고,3 is a block diagram showing input and output signals of the input buffer control device of FIG.

도4는 도2에서 계산부의 데이터 처리예를 보인 도면이며,FIG. 4 is a diagram showing an example of data processing of the calculator in FIG.

도5는 도2에서 계산부의 입출력 파형도이고,5 is an input / output waveform diagram of a calculation unit in FIG.

도6은 일반적인 MPEG-1 오디오 계층1의 비트 스트림 구조도이며,6 is a bit stream structure diagram of a general MPEG-1 audio layer 1;

도7은 도2에서 버퍼제어부의 처리예를 보인 도면이고,FIG. 7 is a view showing an example of processing of the buffer control unit in FIG. 2;

도8은 도3에서 입출력 신호의 설명을 보인 도면이며,FIG. 8 is a diagram illustrating an input / output signal in FIG. 3.

도9는 도1에서 디먹스와의 입출력 신호의 타이밍도이고,9 is a timing diagram of an input / output signal with a demux in FIG. 1;

도10은 도1에서 SPDIF와의 입출력 신호의 타이밍도이며,FIG. 10 is a timing diagram of input / output signals with the SPDIF in FIG. 1;

도11은 오디오 동기신호 검출 장치의 블록구성도이다.11 is a block diagram of an audio synchronization signal detection apparatus.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

50 : 입력버퍼 제어부 51 : 먹싱부50: input buffer control unit 51: muxing unit

52 : 계산부 53 : PES 파싱부52: calculator 53: PES parser

54 : 버퍼제어부54: buffer control unit

이하, 상기와 같은 본 발명 오디오 디코더의 입력버퍼 제어장치의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.Hereinafter, an embodiment according to the technical spirit of the input buffer control apparatus of the present invention audio decoder as described above is as follows.

먼저 본 발명은 HDTV 수신기용 오디오 디코더 ASIC(Applicable Specific Integrated Circuit) 내부에 사용되는 입력 버퍼 제어부의 설계로서, ASIC 칩의 크기를 줄이기 위해 전용 프로세서 보다 하드웨어 크기를 줄일 수 있는 장치를 개발한 것이다. 오디오 데이터의 입력은 AC-3, MPEG, Pro-Logic의 부호화된 데이터에 대한 시스템 디먹스 입력 포맷 및 SPDIF(Sony Philips Digital Interface) 포맷을 통해 각 모드에 대해 PES, ES 형태의 데이터를 받아 들이고, 오디오 입력 데이터에 대한 동기, CRC(Cyclic Redundancy Check), 프레임 크기 점검, AV 동기 등 많은 기능을 포함한다.First, the present invention is a design of an input buffer control unit used in an audio decoder ASIC (Applicable Specific Integrated Circuit) for an HDTV receiver. In order to reduce the size of an ASIC chip, an apparatus capable of reducing hardware size than a dedicated processor has been developed. Audio data input accepts PES and ES data for each mode through the system demux input format and the Sony Philips Digital Interface (SPDIF) format for AC-3, MPEG, and Pro-Logic encoded data. It includes many functions such as synchronization for audio input data, cyclic redundancy check (CRC), frame size check, and AV synchronization.

도1은 본 발명이 적용되는 오디오 디코더의 블록구성도이다.1 is a block diagram of an audio decoder to which the present invention is applied.

이에 도시된 바와 같이, 일반적인 오디오 디코더에는 디먹스(10), SPDIF(20), 주제어부(30), 호스트(40) 등이 포함되고, 본 발명에 의해 입력버퍼 제어부(50)가 추가되었다.As shown in the drawing, a general audio decoder includes a demux 10, an SPDIF 20, a main controller 30, a host 40, and the like, and an input buffer controller 50 is added according to the present invention.

도2는 본 발명의 일실시예에 의한 오디오 디코더의 입력버퍼 제어장치의 블록구성도이다.2 is a block diagram of an input buffer control apparatus of an audio decoder according to an embodiment of the present invention.

이에 도시된 바와 같이, 시스템 디먹스 입력 포맷과 SPDIF 포맷으로 입력되는 시리얼 입력 비트스트림을 바이트 할당시켜 처리하는 먹싱부(51)와; 시스템의 디먹스(10)로부터 받은 시스템 기준 클럭을 가지고 오디오 신호와 비디오 신호 차이를 계산하는 계산부(52)와; 상기 먹싱부(51) 및 계산부(52)와 연결되어, PES 패킷으로부터 PES 동기를 검출한 후 PES 헤더 정보를 파싱하여 순수 오디오 데이터인 ES 스트림을 검출하는 PES 파싱부(53)와; 상기 먹싱부(51) 및 PES 파싱부(53)와 연결되어, AC-3, MPEG, Pro-Logic의 오디오 데이터에 대한 각 프레임의 동기검출, CRC 검출, 프레임 크기 점검을 수행하여 입력 버퍼에 프레임 단위로 라이트(Write)하는 버퍼제어부(54)로 구성된다.As shown in the figure, a muxing unit 51 for byte-allocating and processing the serial input bitstream input in the system demux input format and the SPDIF format; A calculation unit 52 for calculating a difference between an audio signal and a video signal using a system reference clock received from the demux 10 of the system; A PES parser 53, connected to the muxing unit 51 and the calculating unit 52, for detecting PES synchronization from a PES packet and parsing PES header information to detect an ES stream which is pure audio data; It is connected to the muxing unit 51 and the PES parsing unit 53 and performs frame detection on the input buffer by performing synchronization detection, CRC detection, and frame size check of each frame for audio data of AC-3, MPEG, Pro-Logic. A buffer control unit 54 writes in units.

상기에서 먹싱부(51)는, 디먹스(10)로부터 시리얼 오디오 비트스트림을 입력으로 받을 것인지 아니면 SPDIF 포맷의 데이터를 입력으로 받을 것인지를 결정하고, 오디오 디코더가 디코딩 모드(Decoding Mode)와 비 디코딩 모드(Non Decoding Mode)일 때 프레임의 시작 신호를 각 모드에 따라 선택한다.In the above, the muxing unit 51 determines whether to receive the serial audio bitstream from the demux 10 as input or the data of the SPDIF format as input, and the audio decoder decodes the decoding mode and the non-decoding. In non-decoding mode, the start signal of the frame is selected according to each mode.

상기에서 계산부(52)는, 비디오와 오디오 데이터의 동기를 위해 타임 스탬프 카운트(Time STAMP Count, STC)를 위한 STC를 입력받아 카운트를 수행하여 AV 동기 차를 계산하여 오디오 신호와 비디오 신호 차이를 계산한다.The calculation unit 52 receives an STC for a time stamp count (STC) for synchronization of video and audio data, performs a count, calculates an AV synchronization difference, and calculates a difference between an audio signal and a video signal. Calculate

상기에서 버퍼제어부(54)는, ES 입력 비트스트림 데이터가 AC-3으로 인코딩된 데이터일 경우 AC-3 데이터에 대한 프레임 동기(0x0b77)를 검출한 후 프레임 CRC1, CRC2를 점검하고, 입력 버퍼에 32비트 단위로 저장하며, 이때 AC-3 데이터에 대한 동기 검출은 두 번 연속 동기 검출이 되었을 경우에만 유효하다고 판단한다.When the ES input bitstream data is AC-3 encoded data, the buffer controller 54 detects frame sync (0x0b77) for AC-3 data, checks frames CRC1 and CRC2, and checks the input buffer. It is stored in 32-bit units, and it is determined that synchronization detection for AC-3 data is valid only when two consecutive synchronization detections are performed.

상기에서 버퍼제어부(54)는, ES 입력 비트스트림 데이터가 MPEG으로 인코딩된 데이터일 경우는 MPEG 프레임 데이터의 헤더 부분을 파싱하여 동기 점검을 수행하고, 비트레이트, 샘플링 주파수, 레이어 필드까지 점검하며, 동기 필드에 비트레이트, ID, 레이어, 샘플링 주파수 필드를 추가하여 동기를 검출한다.When the ES input bitstream data is MPEG encoded data, the buffer controller 54 performs synchronization check by parsing the header portion of the MPEG frame data, and checks the bit rate, sampling frequency, and even the layer field. The sync is detected by adding the bitrate, ID, layer, and sampling frequency fields to the sync field.

이와 같이 구성된 본 발명에 의한 오디오 디코더의 입력버퍼 제어장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.The operation of the input buffer control apparatus for the audio decoder according to the present invention configured as described above will be described in detail with reference to the accompanying drawings.

먼저 본 발명은 오디오 디코더의 입력 데이터(AC-3, MPEG, Pro-Logic 부호화 데이터)를 제어하는 것으로, 시리얼 입력 비트 스트림을 바이트 할당시켜 PES 패킷으로부터 PES 동기를 검출한 후 PES 헤더 정보를 파싱하여 AV 동기를 위한 오디오와 비디오의 지연/개선(Delay/Advanced)을 계산한다. 또한 PES 패킷의 헤더 정보를 통해 순수 오디오 데이터인 ES 스트림을 검출하고, 오디오 데이터에 대한 동기 검출, CRC 점검, 프레임 크기 계산 등을 수행하고, 한 프레임 분에 해당하는 오디오 데이터를 입력 버퍼에 W장한 후 디코딩 시작 신호를 오디오 디코더의 주제어부(30)에 보낸 후 다음 오디오 데이터 프레임을 입력받아 역시 동기 검출, CRC 점검, 프레임 크기 계산 후 입력 버퍼에 저장하는 작업을 반복한다.First, the present invention is to control the input data (AC-3, MPEG, Pro-Logic encoded data) of the audio decoder, by allocating a serial input bit stream to detect the PES synchronization from the PES packet and then parse the PES header information Delay / Advanced of audio and video for AV synchronization is calculated. In addition, the ES stream, which is pure audio data, is detected through header information of the PES packet, synchronization detection of audio data, CRC check, frame size calculation, and the like are stored in the input buffer. After the decoding start signal is transmitted to the main control unit 30 of the audio decoder, the next audio data frame is received, and the operation of repeating synchronization detection, CRC check, and frame size calculation is then repeated.

오디오 디코더로 입력되는 입력 데이터의 포맷은 시스템의 디먹스(10)로부터 입력되는 포맷과 SPDIF(20)로부터 입력되는 포맷 모두를 지원하도록 한다. 따라서 입력버퍼 제어부(50)에서는 이러한 시스템 디먹스 입력 포맷과 SPDIF 포맷의 데이터를 선택하기 위한 먹싱부(51)를 필요로 한다.The format of the input data input to the audio decoder supports both the format input from the demux 10 of the system and the format input from the SPDIF 20. Therefore, the input buffer control unit 50 requires a muxing unit 51 for selecting data of the system demux input format and the SPDIF format.

입력버퍼 제어부(50)의 서브 모듈은 크게 다음과 같이 구성된다.The submodule of the input buffer controller 50 is largely configured as follows.

* 먹싱부(51) : 시스템 디먹스 입력 포맷 및 SPDIF 포맷의 데이터 선택 기능 수행* Muxing unit 51: performs the data selection function of the system demux input format and SPDIF format

* 계산부(52) : 오디오/비디오 데이터에 대한 동기를 위해 데이터간 지연/개선 계산 기능 수행* Calculation unit 52: performing the delay / improvement calculation function between the data to synchronize the audio / video data

* PES 파싱부(53) : PES 패킷의 파싱 수행* PES parser 53: Parsing the PES packet

* 버퍼제어부(54) : 입력버퍼 제어부(50)의 핵심부로서, AC-3, MPEG, Pro-Logic 등 입력 데이터의 형식에 따라 각 프레임 동기 검출, 에러 검출 등의 기능을 수행* Buffer control unit 54: As the core of the input buffer control unit 50, it performs functions such as frame detection and error detection according to the format of input data such as AC-3, MPEG, Pro-Logic, etc.

도3은 도2의 입력버퍼 제어장치의 입출력신호를 보인 블록구성도이다.FIG. 3 is a block diagram showing input and output signals of the input buffer control device of FIG.

따라서 시리얼 입력 데이터의 구성은 ADATA, ADEN, ADREQ, ADCLK로 구성된다. 입력 데이터의 형식은 SPDIF의 선택에 따라 시스템 디먹스 포맷(SPDIF = Low)과 SPDIF 포맷(SPDIF = High)이 선택된다.Therefore, the serial input data consists of ADATA, ADEN, ADREQ, and ADCLK. The input data format is selected by the system demux format (SPDIF = Low) and the SPDIF format (SPDIF = High) according to the SPDIF selection.

또한 입력 데이터 형식이 시스템 디먹스인 경우는 ES에 따라 입력 데이터가 순수 오디오 데이터만을 포함하는 ES 스트림(ES = High), 오디오 데이터와 비디오 데이터가 포함된 PES 스트림(ES = Low)이 선택된다. 입력 데이터가 PES 스트림인 경우는 비디오와 오디오 데이터의 동기를 위해 타임 스탬프 카운트를 위한 STC[32:0]를 받아 90Hz로 카운트를 수행한다. 이 값을 오디오 디코더의 주제어부(30)에서 입력으로 받아 AV 동기를 맞추는데 사용한다.In addition, when the input data format is a system demux, an ES stream (ES = High) in which the input data includes only pure audio data, and a PES stream (ES = Low) including audio data and video data are selected according to the ES. When the input data is a PES stream, the STC [32: 0] for time stamp counts is received and counted at 90 Hz for synchronization of video and audio data. This value is received as an input from the main control unit 30 of the audio decoder and used to synchronize AV.

이러한 본 발명의 동작을 좀더 상세히 설명하면 다음과 같다.Referring to the operation of the present invention in more detail as follows.

먼저 먹싱부(51)는 오디오 디코더의 입력 데이터에 대한 먹싱부로서 시스템 디먹스(10)로부터 시리얼 오디오 비트스트림을 입력으로 받을 것인지 아니면 SPDIF 포맷의 데이터를 입력으로 받을 것인지를 결정하는 모듈이다. 또한 오디오 디코더가 디코딩 모드(Decoding Mode)와 비 디코딩 모드(Non Decoding Mode)일 때 프레임의 시작 신호인 START_FLAG를 각 모드에 따라 선택한다.First, the muxing unit 51 is a module for determining whether to receive a serial audio bitstream from the system demux 10 as input or input data of an SPDIF format as an input to the input data of the audio decoder. In addition, when the audio decoder is in a decoding mode and a non-decoding mode, START_FLAG, which is a start signal of a frame, is selected according to each mode.

계산부(52)는 오디오/비디오 동기를 위한 부분으로, 시스템의 디먹스(10)로부터 받은 시스템 기준 클럭을 가지고 오디오 신호와 비디오 신호 차이를 계산하는 모듈이다. AV 동기를 위한 계산 절차는 다음과 같다.The calculator 52 is a module for audio / video synchronization, and calculates a difference between an audio signal and a video signal using a system reference clock received from the system demux 10. The calculation procedure for AV synchronization is as follows.

도4는 도2에서 계산부의 데이터 처리예를 보인 도면이고, 도5는 도2에서 계산부의 입출력 파형도이다.4 is a diagram illustrating an example of data processing of the calculator in FIG. 2, and FIG. 5 is an input / output waveform diagram of the calculator in FIG. 2.

국제 규격인 MPEG-2 시스템 ISO/IEC 13818-1에 의하면, 오디오 ES의 메인 버퍼 크기는 3584이다.According to the international standard MPEG-2 system ISO / IEC 13818-1, the main buffer size of the audio ES is 3584.

AC-3 규격에 의하면 오디오 비트스트림은 최소 비트 레이트가 32Kbps이다.According to the AC-3 specification, the audio bitstream has a minimum bit rate of 32 Kbps.

따라서 오디오/비디오의 최대 시간차는 다음과 같다.Therefore, the maximum time difference of audio / video is as follows.

3584/(32/8) = 0.875sec3584 / (32/8) = 0.875 sec

PCR(Program Clock Reference)의 STC 33 비트 카운터는 1초당 90K를 카운트한다. 즉 90/msec이다.The STC 33-bit counter in PCR (Program Clock Reference) counts 90K per second. That is 90 / msec.

AC-3의 오디오 블록 크기는 5.3msec이다.The AC-3's audio block size is 5.3msec.

이러한 결과로부터 PTS와 STC의 시간차를 표시하기 위해서는 1sec/5.3msec??200, 즉 8 비트가 필요하고, 또 오디오가 비디오에 비해 빠른가 늦은가를 나타내기 위한 플래그가 1비트 필요하기 때문에 총 9비트로 나타낼 수 있다.From these results, 1sec / 5.3msec ?? 200, that is, 8 bits are required to represent the time difference between the PTS and STC, and a total of 9 bits are required because a flag is needed to indicate whether the audio is faster or slower than the video. Can be.

또한 STC는 i2C 버스 인터페이스에서 PCR[32..0]을 입력받아 사용한다.STC also receives PCR [32..0] from the i 2 C bus interface.

한편 PES 파싱부(53)에서 PES는 32비트 정도의 시프트 레지스터를 거쳐 신텍스(Syntax)를 점검한다.On the other hand, the PES parser 53 checks the syntax through a 32-bit shift register.

한편 버퍼제어부(54)는 오디오 디코더의 핵심부로서 입력버퍼 제어부(50)의 거의 모든 기능을 수행한다.On the other hand, the buffer controller 54 performs almost all the functions of the input buffer controller 50 as the core of the audio decoder.

따라서 오디오/비디오 데이터가 포함된 PES 패킷 비트스트림을 입력받아 PES 파싱부(53)에서 순수 오디오 데이터인 ES 스트림을 수출하여 버퍼 제어부(54)로 넘겨주면, 버퍼 제어부(54)는 이로부터 각 프레임의 동기 검출, 프레임 크기 점검, CRC 점검을 수행한 후 입력 버퍼에 32비트 단위로 저장하는 역할을 수행한다. 또한 버퍼 제어부(54)는 ES 입력 비트스트림 데이터의 타입에 따라 그 기능이 약간 차이가 있다.Therefore, when the PES packet bitstream including the audio / video data is received and the PES parser 53 exports the ES stream, which is pure audio data, is passed to the buffer controller 54, the buffer controller 54 receives each frame therefrom. It performs synchronization detection, frame size check, CRC check and stores in 32-bit unit in input buffer. In addition, the function of the buffer controller 54 varies slightly depending on the type of the ES input bitstream data.

먼저 ES 입력 비트스트림 데이터가 AC-3으로 인코딩된 데이터일 경우 AC-3 데이터에 대한 프레임 동기(0x0b77)를 검출한 후 프레임 CRC1, CRC2를 점검하고, 입력 버퍼에 32비트 단위로 저장하는 역할을 수행한다. 이때 AC-3 데이터에 대한 동기 검출은 두 번 연속 동기 검출이 되었을 경우에만 유효하다고 판단한다.First, when ES input bitstream data is AC-3 encoded data, it detects frame sync (0x0b77) for AC-3 data, checks frames CRC1 and CRC2, and stores them in 32-bit units in the input buffer. Perform. At this time, it is determined that the synchronization detection for AC-3 data is valid only when two consecutive synchronization detections are performed.

ES 입력 비트스트림 데이터가 MPEG으로 인코딩된 데이터일 경우는 CRC 점검을 하지 않는 대신 MPEG 프레임 데이터의 헤더 부분을 파싱하여 동기 점검은 물론 비트레이트, 샘플링 주파수, 레이어 필드(Layer Field)까지 점검한다. 또한 MPEG 프레임 데이터에서는 동기(11111111 : 12개의 "1") 값이 특정하지 않아 동기 검출 확률이 낮아 동기 필드에 비트레이트, ID, 레이어, 샘플링 주파수 필드를 추가하여 동기를 검출함으로서 동기 검출 확률을 높인다. MPEG 프레임 데이터의 비트스트림 포맷 및 동기 검출 방식은 도6의 일반적인 MPEG-1 오디오 계층1의 비트스트림 구조도와 같다.If the ES input bitstream data is MPEG encoded data, the CRC check is not performed, but the header part of the MPEG frame data is parsed to check not only the synchronization but also the bit rate, sampling frequency, and layer field. In addition, in the MPEG frame data, the synchronization (11111111: 12 "1") values are not specified, and thus the synchronization detection probability is low, thereby increasing the synchronization detection probability by adding a bit rate, ID, layer, and sampling frequency field to the synchronization field. . The bitstream format of the MPEG frame data and the synchronization detection scheme are the same as those of the bitstream structure of the general MPEG-1 audio layer 1 of FIG.

도7은 도2에서 버퍼제어부의 처리예를 보인 도면이다.FIG. 7 is a diagram showing an example of the processing of the buffer control unit in FIG.

그래서 4비트의 비트레이트 인덱스는 도7의 예에 따른다.Thus, the 4-bit bitrate index follows the example of FIG.

한편 도8은 도3에서 입출력 신호의 설명을 보인 도면이며, 도9는 도1에서 디먹스와의 입출력 신호의 타이밍도이고, 도10은 도1에서 SPDIF와의 입출력 신호의 타이밍도이며, 도11은 오디오 동기신호 검출 장치의 블록구성도이다.8 is a view illustrating the input / output signal in FIG. 3, FIG. 9 is a timing diagram of the input / output signal with the demux in FIG. 1, FIG. 10 is a timing diagram of the input / output signal with the SPDIF in FIG. 1, and FIG. 11. Is a block diagram of an audio synchronization signal detection apparatus.

그래서 상위 시스템인 디먹스(10)와 SPDIF(20)와 주제어부(30)와 호스트(40)와의 데이터전송을 수행한다.Thus, data transmission is performed between the upper system Demux 10, the SPDIF 20, the main control unit 30, and the host 40.

이처럼 본 발명은 GA 방식의 HDTV 수신기에서 오디오 디코더로 입력되는 PES 및 ES의 입력 데이터 버퍼를 제어하게 되는 것이다.As such, the present invention controls the input data buffers of the PES and the ES input to the audio decoder from the GA type HDTV receiver.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.

이상에서 살펴본 바와 같이, 본 발명에 의한 오디오 디코더의 입력버퍼 제어장치는 입력버퍼 제어부를 제공할 수 있고, 또한 AC-3, MPEG, Pro-Logic 등 KR 모드에 대해 동기신호 검출을 위한 카운터, PES 파싱부 등 많은 부분의 하드웨어 자원 공유함으로써 하드웨어 크기를 줄일 수 있는 효과가 있게 된다.As described above, the input buffer control apparatus of the audio decoder according to the present invention may provide an input buffer control unit, and may further include a counter for detecting a synchronization signal and a PES for a KR mode such as AC-3, MPEG, Pro-Logic, etc. By sharing a lot of hardware resources, such as a parser, it is possible to reduce the hardware size.

Claims (5)

오디오 디코더에 있어서,In the audio decoder, 시스템 디먹스 입력 포맷과 SPDIF 포맷으로 입력되는 시리얼 입력 비트스트림을 바이트 할당시켜 처리하는 먹싱부와;A muxing unit which allocates and processes a serial input bitstream inputted in a system demux input format and an SPDIF format; 시스템의 디먹스로부터 받은 시스템 기준 클럭을 가지고 오디오 신호와 비디오 신호 차이를 계산하는 계산부와;A calculator configured to calculate a difference between an audio signal and a video signal using a system reference clock received from a system demux; 상기 먹싱부 및 계산부와 연결되어, PES 패킷으로부터 PES 동기를 검출한 후 PES 헤더 정보를 파싱하여 순수 오디오 데이터인 ES 스트림을 검출하는 PES 파싱부와;A PES parser connected to the muxing unit and the calculation unit and detecting an ES stream which is pure audio data by parsing PES header information after detecting PES synchronization from a PES packet; 상기 먹싱부 및 PES 파싱부와 연결되어, AC-3, MPEG, Pro-Logic의 오디오 데이터에 대한 각 프레임의 동기검출, CRC 검출, 프레임 크기 점검을 수행하여 입력 버퍼에 프레임 단위로 라이트하는 버퍼제어부로 구성된 것을 특징으로 하는 오디오 디코더의 입력버퍼 제어장치.A buffer control unit connected to the muxing unit and the PES parsing unit to perform synchronization detection, CRC detection, and frame size check of each frame for AC-3, MPEG, and Pro-Logic audio data, and write the data to the input buffer in units of frames. Input buffer control device of an audio decoder, characterized in that consisting of. 제1항에 있어서, 상기 먹싱부는,According to claim 1, The muxing unit, 디먹스로부터 시리얼 오디오 비트스트림을 입력으로 받을 것인지 아니면 SPDIF 포맷의 데이터를 입력으로 받을 것인지를 결정하고, 오디오 디코더가 디코딩모드와 비 디코딩 모드일 때 프레임의 시작 신호를 각 모드에 따라 선택하는 것을 특징으로 하는 오디오 디코더의 입력버퍼 제어장치.Determines whether to receive serial audio bitstream as input or data in SPDIF format from demux and select start signal of frame according to each mode when audio decoder is in decoding mode and non-decoding mode. Input buffer control device of an audio decoder. 제1항에 있어서, 상기 계산부는,The method of claim 1, wherein the calculation unit, 비디오와 오디오 데이터의 동기를 위해 타임 스탬프 카운트를 위한 STC를 입력받아 카운트를 수행하여 AV 동기 차를 계산하여 오디오 신호와 비디오 신호 차이를 계산하는 것을 특징으로 하는 오디오 디코더의 입력버퍼 제어장치.And an STC for a time stamp count for synchronizing video and audio data, performing a count to calculate an AV synchronization difference, and calculating an audio signal and a video signal difference. 제1항에 있어서, 상기 버퍼제어부는,The method of claim 1, wherein the buffer control unit, ES 입력 비트스트림 데이터가 AC-3으로 인코딩된 데이터일 경우 AC-3 데이터에 대한 프레임 동기를 검출한 후 프레임 CRC1, CRC2를 점검하고, 입력 버퍼에 32비트 단위로 저장하며, 이때 AC-3 데이터에 대한 동기 검출은 두 번 연속 동기 검출이 되었을 경우에만 유효하다고 판단하는 것을 특징으로 하는 오디오 디코더의 입력버퍼 제어장치.If the ES input bitstream data is AC-3 encoded data, after detecting frame synchronization with AC-3 data, check frames CRC1 and CRC2 and store them in 32-bit units in the input buffer. The input buffer control apparatus of the audio decoder, characterized in that it is determined that the synchronization detection is effective only after two consecutive synchronization detections. 제1항에 있어서, 상기 버퍼제어부는,The method of claim 1, wherein the buffer control unit, ES 입력 비트스트림 데이터가 MPEG으로 인코딩된 데이터일 경우는 MPEG 프레임 데이터의 헤더 부분을 파싱하여 동기 점검을 수행하고, 비트레이트, 샘플링 주파수, 레이어 필드까지 점검하며, 동기 필드에 비트레이트, ID, 레이어, 샘플링 주파수 필드를 추가하여 동기를 검출하는 것을 특징으로 하는 오디오 디코더의 입력버퍼 제어장치.If the ES input bitstream data is MPEG encoded data, the header part of the MPEG frame data is parsed to perform a synchronization check, and the bitrate, sampling frequency, and layer fields are also checked. And a sampling frequency field to detect synchronization.
KR1019990056760A 1999-12-10 1999-12-10 Apparatus for controlling input buffer in audio decoder KR20010055541A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990056760A KR20010055541A (en) 1999-12-10 1999-12-10 Apparatus for controlling input buffer in audio decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990056760A KR20010055541A (en) 1999-12-10 1999-12-10 Apparatus for controlling input buffer in audio decoder

Publications (1)

Publication Number Publication Date
KR20010055541A true KR20010055541A (en) 2001-07-04

Family

ID=19625058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990056760A KR20010055541A (en) 1999-12-10 1999-12-10 Apparatus for controlling input buffer in audio decoder

Country Status (1)

Country Link
KR (1) KR20010055541A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434335B1 (en) * 2001-11-27 2004-06-04 학교법인 한국정보통신학원 Control Packet and Data Burst Generation Method in Optical Burst Switching Networks
KR100943214B1 (en) * 2007-06-07 2010-02-18 한국전자통신연구원 Apparatus and method for audio decoding using inter-process communication
KR100956821B1 (en) * 2003-05-24 2010-05-11 엘지전자 주식회사 Method for playing Personal Video Recorder

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434335B1 (en) * 2001-11-27 2004-06-04 학교법인 한국정보통신학원 Control Packet and Data Burst Generation Method in Optical Burst Switching Networks
KR100956821B1 (en) * 2003-05-24 2010-05-11 엘지전자 주식회사 Method for playing Personal Video Recorder
KR100943214B1 (en) * 2007-06-07 2010-02-18 한국전자통신연구원 Apparatus and method for audio decoding using inter-process communication

Similar Documents

Publication Publication Date Title
CN1129325C (en) Acquiring and error recovery of audio data carried in packetized data stream
JP5031972B2 (en) Method for reducing time delay with respect to received information in transmission of coded information
US5621772A (en) Hysteretic synchronization system for MPEG audio frame decoder
US6680753B2 (en) Method and apparatus for skipping and repeating audio frames
US20070140398A1 (en) Data receiving device and data receiving method
US6674801B1 (en) Circuit for synchronizing picture and method therefor
US7549000B2 (en) Apparatus and method for generating bitstream of S/PDIF data in HDMI
CN106937137B (en) Method for synchronizing audio and video of multichannel digital audio coding
US6377588B1 (en) Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder
JP3052824B2 (en) Audio playback time adjustment circuit
CN1436001A (en) Method for synchronizing video with audio in decoding system
US5987418A (en) Synchronous decoding of packetized audio for different reproduction modes
JP3644995B2 (en) Time stamp value calculation method in coded transmission system
US20060170820A1 (en) Synchronization methods and systems for audio frame decoder
US6687305B1 (en) Receiver, CPU and decoder for digital broadcast
US6243032B1 (en) Decode apparatus that can accommodate dynamic change in sample data attribute during decoding process
KR20010055541A (en) Apparatus for controlling input buffer in audio decoder
US20070162168A1 (en) Audio signal delay apparatus and method
US6006352A (en) Bitstream decoding apparatus with reduced error correction processing and decoding method
US6621817B1 (en) Transport packet parser
GB2359694A (en) Controlling offset of time stamp
JP2000308023A (en) Method and device for transmitting data
KR100672326B1 (en) Decoding method of digital broadcasting receiver
JP2002016917A (en) Time data decoding method of time-varying image
JP2003087734A (en) Error detector, error detection method, and recording and reproducing device and recording and reproducing method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination