KR20010051862A - Ｃｍｏｓ 크로스바 스위치의 과-전압 허용, 액티브 풀-업클램프 회로 - Google Patents

Ｃｍｏｓ 크로스바 스위치의 과-전압 허용, 액티브 풀-업클램프 회로 Download PDF

Info

Publication number
KR20010051862A
KR20010051862A KR1020000069441A KR20000069441A KR20010051862A KR 20010051862 A KR20010051862 A KR 20010051862A KR 1020000069441 A KR1020000069441 A KR 1020000069441A KR 20000069441 A KR20000069441 A KR 20000069441A KR 20010051862 A KR20010051862 A KR 20010051862A
Authority
KR
South Korea
Prior art keywords
switch
coupled
bus
circuit
voltage
Prior art date
Application number
KR1020000069441A
Other languages
English (en)
Other versions
KR100702543B1 (ko
Inventor
그레이브스크리스토퍼엠.
Original Assignee
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비. 켐플러
Publication of KR20010051862A publication Critical patent/KR20010051862A/ko
Application granted granted Critical
Publication of KR100702543B1 publication Critical patent/KR100702543B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

언더슈트 프로텍션 회로(22)를 갖는 CMOS 버스 스위치(20)는, 스위치가 개방되고 버스들(A,B)이 서로 격리될때, 데이터의 손실을 방지한다. 바이어스 생성기(30)는, 버스 전압이 네거티브로 될때, 액티브 풀-업 클램프를 턴온 시키는 그라운드 기준 전압(바이어스)을 설정한다. 이 클램프는 상기 언더슈트 전압에 반작용하고, N-채널 패스 트랜지스터(MN1)의 Vgd 또는 Vgs 및 패러스틱NPN 트랜지스터의 Vbe를 제한한다. 상기 액티브 풀-업 클램프 회로는 또한 과-전압을 허용하므로, 본 발명은 고, 저 및 혼합된 전압 시스템들에 동일하게 잘 적용된다.

Description

ＣＭＯＳ 크로스바 스위치의 과-전압 허용, 액티브 풀-업 클램프 회로{OVER-VOLTAGE TOLERANT, ACTIVE PULL-UP CLAMP CIRCUIT FOR A CMOS CROSSBAR SWITCH}
본 발명은 일반적으로 버스(bus) 스위치들에 관한 것으로, 특히 CMOS 버스 스위치들에 관한 것이다.
디지털 전자 산업은 더 낮은 동작 전압에서 수행되도록 변하고 있지만, 시스템들의 수행 속도는 증가하고 있다. 고속의 버스 스위치들은 데이터 이동을 신속하게 하기 위해 이들 시스템에서 요구된다. 그러나, 고주파수에서 동작하는 시스템들은 더 많은 노이즈를 발생시키고, 이것은 적절하게 취급되지 않으면 데이터의 손실을 유발시킬수 있다.
스위치가 디스에이블(disable)되었을때, 버스들을 격리된 상태로 유지시킬 수 있도록 버스 스위치에 대해, 언더슈트 프로텍션(undershoot protection)을 제공하는 바람직하고 개선된 고속의 버스 스위치가 있다. 이것은 시스템 설계에서 특별한 언더슈트 프로텍션 회로를 필요없게 하고, 따라서 저 비용 시스템을 구현한다.
기본적인 CMOS 크로스바 스위치가 도 1의 회로(10)에서와 같이 도시되었다. 이 회로(10)는 버스 스위치의 전형적인 입/출력 구성이고, 이것은 2개의 상이한 버스들(A 및 B)에 접속된 소스 및 드레인을 갖는 N-채널 패스 트랜지스터(MN1)이다. 상기 패스 트랜지스터(MN1)의 게이트는 인에이블 회로의 출력으로부터 생성되는 출력 인에이블(OE) 신호에 의해 제어된다. 따라서, 스위치(MN1)는 트랜지스터(MN1)의 게이트 전압이 높을때 폐쇄되고, 스위치(MN1)는 트랜지스터(MN1)의 게이트 전압이 낮을때 개방된다. 언더슈트 프로텍션에 사용되는, 2개의 쇼트키 다이오드(D1 및 D2)도 역시 도 1에 포함되었다. 인에이블 상태(트랜지스터(MN1)의 게이트 전압이 높을때)에서는, 언더슈트 전압이 문제되지 않는다. 그러나, 디스에이블 상태(트랜지스터(MN1)의 게이트 전압이 낮을때)에서는, 버스상의 네거티브(negative) 전압은 N-채널 패스 트랜지스터(MN1)가 턴온(turn on)되도록 할수도 있다. 이것은 네거티브 버스 전압이 크기에서 트랜지스터(MN1)의 Vtn 보다 클때 발생한다. 버스들중의 하나가 쇼트키 다이오드의 이전 턴-온 전압을 초과하는 네거티브 전압을 가질때, 상기 다이오드는 턴-온 되고, 버스들을 독립된 상태로 유지시키기 위해 트랜지스터(MN1)의 소스 또는 드레인 전압을 클램프(clamp)한다.
이 실시예에서 한가지 중요한 문제점은 쇼트키 다이오드는 빠른 에지 레이트(edge rate)로 언더슈트 전압에 느리게 반응한다는 사실이다. 이것은 N-채널 패스 트랜지스터가 턴-온 되도록 하고, 많은 양의 전류가 독립된 버스에 영향을 미치게 한다. 하나의 버스에서 다른 버스로 흐르는 전류의 양은 트랜지스터(MN1)을 지나 형성되는 부가적인 패러스틱(parasitic) NPN 트랜지스터 때문에 중요하다. 패러스틱 NPN의 베이스가 기판에 결합되고 접지되기때문에, 네거티브 언더슈트 전압은 NPN 트랜지스터가 임계 전압 이하로 클램프되지 않으면, NPN 트랜지스터를 턴온 시킨다. 게다가, 언더슈트를 클램핑하는데 필요한 쇼트키 다이오드의 큰 커패시턴스는 이 실시예를 버스 스위치 어플리케이션에 적용하는데 매우 바람직스럽지 못하게 한다.
언더슈트 전압에 대해 버스 스위치를 보호하기 위한 다른 실시예는 전하 펌프(charge pump)이다. 네거티브 전압 출력을 가진 전하 펌프는 패스 트랜지스터의 게이트 및 기판 바이어스(substrate bias)를 제어하는데 사용될 수 있다. 이것은 N-채널 패스 트랜지스터(MN1) 및 패러스틱NPN을 오프(off)로 유지시키고, 버스들을 격리 시킨다. 이 전하 펌프에 의한 해결책에 있어서의 문제점은 전원 전류(Icc)가 매우 높고, 다이(die)에 필요한 실리콘 영역이 전하 펌프 셀들 및 오실레이터로 인해 매우 크다는 것이다. 버스 스위치들이 전력 소비가 중요시되는 시스템에서 발견되기 때문에, 언더슈트 전압 보호를 위한 전하 펌프의 사용은 효과적인 해결책이 아니다.
언더슈트 프로텍션에 도움이 되는 CMOS 버스 스위치는, 스위치가 개방되거나 버스들이 격리될때 데이터의 손실을 방지한다. 본 발명은 각 버스에 결합된 액티브 풀-업 클램프 회로를 포함한다. 클램프 회로는 전하-펌프나 쇼트키 다이오드를 사용하지 않고, 적은 실리콘 웨이퍼 공간을 차지한다.
도 1은 쇼트키 다이오드 클램프를 갖는 종래의 기본적인 CMOS 크로스바 스위치의 개략도.
도 2는 본 발명에 따라 액티브 풀-업 클램프 회로를 갖는 CMOS 크로스바 스위치의 개략도.
도 3은 도 2에 도시된 액티브 풀-업 클램프 회로의 개략도.
도 4는 도 2 및 도 3에 도시된 바이어스 기준 회로의 개략도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : CMOS 크로스바 스위치
20 : CMOS 크로스바 스위치
22 : 액티브 풀-업 클램프 회로
24 : 출력 노드
30 : 바이어스 기준 회로
〈클램프 회로〉
본 발명에 따라, 상기의 언더슈트 전압 문제를 해결하는 클램프 회로(20)가 도 2에 도시된다. 이 클램프 회로(20)는 22에 도시된 부가적인 클램프 회로(UC1 및 UC2)를 갖는 기본적인 크로스바 스위치(MN1)을 도시하고, 부가적인 클램프 회로 각각은 I/O 포트(A 및 B)에 각각 접속된다. 상기 스위치 출력 인에이블 신호,OE,는 도 1에 도시된 신호와 동일하고, N-채널 패스 트랜지스터(MN1)의 게이트 바이어스를 제어한다. 액티브 풀-업 클램프 회로(22)의 개략도가 도 3에 자세히 도시되고, 아래에 설명된다. 도 4에 도시된 바이어스 기준 회로(30)는, 바이어스 제어 신호 "바이어스"를 클램프 회로(22)에 제공하기 위해 도 2에 도시된 노드(24)에서 바이어스 신호 "바이어스"를 생성한다.
액티브 풀-업 클램프 회로(22)의 자세한 개략도가 도 3에 도시된다. 일반적인 동작하에서, 이 클램프 회로는 바이어스 오프되고, I/O 포트(A 및 B)에 나타나는 부가적인 패러스틱 커패시턴스가 아닌 버스 스위치(MN1)에는 영향을 미치지 않는다. 바이어스 신호 "바이어스"가 MN2의 Vtn보다 낮기 때문에, 그라운드 또는 보다 높은 출력 노드(24)상의 어느 전압 레벨도 MN2를 바이어스 오프되도록 한다. 이것은 저항(R1)이 노드(S1)을 Vcc 까지 풀업하도록 하고, 이것은 MOS 트랜지스터(MP1)을 바이어스 오프시키고, I/O 포트(A 또는 B)로부터 Vcc 까지의 데이터 패스를 차단한다. 쇼트키 다이오드(D1)가 기판으로부터 Vcc까지의 모든 누설 전류를 차단하기 위해 액티브 풀업 클램프 회로(22)에 포함된다.
I/O 포트(A 또는 B)에 언더슈트 전압이 있을때, 클램프 회로(22)가 액티브 풀업 회로가 되는 상황에서 본 발명은 기술적 장점을 도출한다. 바이어스 기준 신호"바이어스"는 트랜지스터(MN2)가 그라운드에서 바이어스 되는 경우보다 신속하게 턴온 되도록 그라운드 이상의 약 0.3V 로 설정된다. 이것은 언더슈트 전압이 크기에 있어서 최대의 Vtn 일 필요는 없고 단지 Vtn-0.3V이면 되기 때문에 가능하다. 네거티브 언더슈트 전압이 Vtn-0.3V 보다 커지면, 트랜지스터(MN2)는 턴온되고, 노드(S1)을 언더슈트 전압으로 풀다운시킨다. 트랜지스터(MN2)가 노드(S1)를 낮은 쪽으로 끌어 내림에 따라, 트랜지스터(MP1)는 턴온되고, 노드(S2)를 Vcc까지 풀업한다. 트랜지스터(MP2)의 게이트가 출력 노드(26)에 접속되었으므로, 트랜지스터(MP2)는 역시 바이어스온(bias on)되고, 버스 전압을 풀업하려고 한다. 트랜지스터(MP1 및 MP2)의 직렬 결합으로 구성된, 액티브 풀-업은 버스 전압을 Vcc까지 풀업하려는 것이 아니라, I/O 포트(A 또는 B)에 나타나는 언더슈트 전압의 악영향을 제한하고자 하는 것이다. 여기에 나타나는 개념은, N-채널 패스 트랜지스터(MN1)와 패스 트랜지스터(MN1)에 연관된 패러스틱NPN 트랜지스터 양자의 임계전압 보다 적게 언더슈트 전압 크기를 제한하는 것이다.
본 발명의 액티브 풀-업 클램프 회로(22)는 과-전압 허용 및 Ioff 호환이 되도록 설계하여 기술적 장점을 얻을 수 있다. 트랜지스터(MP2)의 게이트는 출력 노드(26)에 결합되고, 따라서 노드(26)에서 Vcc보다 높은 버스 전압이 MP2를 바이어스 오프하고, Vcc 뒤의 누설 전류 패스를 차단한다. 또한, 전력-다운 조건하에서, 높은 버스 전압은 MP2를 턴 오프하고, Vcc로의 패스를 차단한다. 이 클램프 회로의 다른 장점은, 그 자체의 패러스틱 커패시턴스가 I/O 포트(A 및 B)상의 쇼트키 다이오드 클램프보다 매우 적다는 점과, 그 자체의 전력 소모가 전하 펌프에 의한 해결책보다 매우 적다는 점이다. 게다가, 액티브 풀-업 클램프 회로(22)의 낮은 패러스틱 커패시턴스는 패스 스위치(MN1)의 인에이블 및 디스에이블 전파 지연을 감소시킨다. 이러한 모든 장점들은 고속의 버스 스위치들, 특히 노트북에서와 같은 어플리케이션에서, 매우 중요하다. 클램프 회로(22)의 실시예에 대한 한가지 제한은, 언더슈트가 확장된 시간 동안 많은 에너지를 가질때 발생한다. 액티브 풀-업 클램프(22)는, 언더슈트가 회로의 클램핑 동작을 압도할때(overpower)할때는 덜 효과적이다. 다른 잠재적인 제한은, 트랜지스터(MP1 및 MP2)의 턴오프 및 턴온에 의한 액티브 풀-업 클램프 회로(22)의 오실레이션(oscillation)이다. 이 문제는, 도 4에 도시된 바와 같이 바이어스 신호 노드(24)와 그라운드간에 커플링 커패시터(MNCAP)를 부가하여 해결된다. 상기 커패시터는, MN2를 턴온 및 턴 오프 시키고, 버스상에서 오실레이션을 유발 시킬 수 있는 모든 그라운드 노이즈를 보정하는데 도움이 된다.
〈바이어스 기준 회로〉
바이어스 제어 신호를 상기 크로스바 스위치(20)에 제공하는데 사용되는 바이어스 기준 회로(30)가 도 4에 도시된다. 바이어스 신호 "바이어스"는, 쇼트키 다이오드(D1)의 그라운드 이상 또는 약 0.3V 의 전방(forward) 전압 강하와 동일하다. 쇼트키 다이오드(D1)에 전류를 공급하고, 상기 기준 회로(30)에 의해 도출된 DC 전원 전류를 최소화하기 위해, Vcc 와 그라운드간의 패스내에 큰 저항, R1, 이 포함된다. 이 회로내에 부가된 다른 구성요소는 N-채널 트랜지스터(MNCAP)이고, MNCAP의 게이트는 바이어스 기준 신호 포트(24)에 결합되고, 소스 및 드레인은 그라운드에 공통으로 접속된다. 이 커패시터(MNCAP)는, 바이어스 신호 "바이어스"를 그라운드에 연결하여, 바이어스 기준상의 노이즈를 감소시키고, 상기의 오실레이션을 방지한다.
상기의 양호한 실시예가 CMOS-타입 크로스바 스위치를 참조하여 기술되었지만, 본 기술분야의 숙련자는, 본 발명이 저-전압 크로스바 스위치를 포함하는 다른 크로스바 스위치에서도 사용되어 장점을 얻을 수 있음을 알 수 있다.
본 발명이 특정의 양호한 실시예를 참조하여 기술되었음에도 불구하고, 다양한 변형례 및 응용례가 현재의 어플리케이션의 이해를 통해 본 기술 분야의 숙련자에게 명확해질 것이다. 따라서, 부가된 청구범위가 모든 상기의 변형례 및 응용례들을 포함하도록 종래 기술을 고려하여 가능한 넓게 해석되어야 한다.

Claims (21)

  1. 제 1의 포트(port)와 제 2의 포트사이의 버스(bus)를 통해 전기 신호를 결합시키도록 적용된 크로스바(crossbar) 스위치 회로에 있어서,
    상기 제 1의 포트와 상기 제 2의 포트사이에 결합되고, 상기 제 1의 포트를 상기 제 2의 포트에 선택적 및 전기적(electrically)으로 결합시키는 제어 신호를 수신하도록 적용된 제어 터미널(terminal)을 갖는 제 1의 스위치; 및
    상기 버스에 결합되고, 버스상에서 네거티브 언더슈트(negative undershoot) 전압에 대응하도록 적용된 제 1의 액티브 풀-업 클램프(active pull-up clamp) 회로
    를 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
  2. 제 1항에 있어서,
    상기 액티브 풀-업 클램프 회로는, 버스상의 전압이 그라운드(ground) 전압이상으로 유지될때, 비활성(inactive)상태로 유지되는 것을 특징으로 하는 크로스바 스위치 회로.
  3. 제 1항에 있어서,
    상기 액티브 풀-업 클램프 회로는, 상기 버스와 포지티브(positive) 전압 기준 Vcc 사이에 결합되고, 상기 버스상에 네거티브 언더슈트가 있을때만 턴온 되도록 적용되는 제 2의 스위치를 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
  4. 제 3항에 있어서,
    상기 제 2의 스위치는 "0" 보다 큰 바이어스 전압에 접속된 제어 터미널을 갖는 것을 특징으로 하는 크로스바 스위치 회로.
  5. 제 3항에 있어서,
    상기 액티브 풀-업 클램프 회로는, 상기 버스와 Vcc사이에 직렬로 접속되고, 상기 제 2의 스위치와 병렬로 위치하는, 제 3 및 제 4의 스위치를 더 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
  6. 제 5항에 있어서,
    상기 제 3의 스위치 및 상기 제 4의 스위치는 각각 게이트(gate)를 갖는 MOS 트랜지스터를 포함하고, 상기 제 3의 스위치의 게이트는 상기 버스에 결합되고 상기 제 4의 스위치는 Vcc 에 결합되는 것을 특징으로 하는 크로스바 스위치 회로.
  7. 제 6항에 있어서,
    상기 제 2의 스위치와 Vcc 사이에 결합된 저항을 더 포함하고, 상기 제 4의 스위치의 게이트는 상기 제 2의 스위치와 상기 저항 사이에 결합되는 것을 특징으로 하는 크로스바 스위치 회로.
  8. 제 6항에 있어서,
    상기 제 2의 스위치는 N-채널 MOS 트랜지스터를 포함하고, 상기 제 3 및 제 4의 스위치 각각은 P-채널 MOS 트랜지스터를 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
  9. 제 1항에 있어서,
    상기 제 1의 스위치는 N-채널 MOS 트랜지스터를 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
  10. 제 1항에 있어서,
    상기 제 1의 스위치 제어 신호를 제공하는 바이어스(bias) 회로를 더 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
  11. 제 10항에 있어서,
    상기 바이어스 회로는, 상기 제 2의 스위치 제어 터미널과 그라운드사이에 결합된 커패시터(capacitor)를 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
  12. 제 11항에 있어서,
    상기 커패시터는, 상기 제 2의 스위치 제어 터미널에 결합된 게이트 및 각각 그라운드에 결합된 드레인(drain) 및 소스(source)를 갖는 N-채널 트랜지스터를 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
  13. 제 11항에 있어서,
    상기 바이어스 회로는 상기 커패시터에 병렬로 결합된 쇼트키 다이오드(schottky diode)를 더 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
  14. 제 13항에 있어서,
    상기 다이오드와 Vcc 사이에 결합된 저항을 더 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
  15. 제 3항에 있어서,
    상기 크로스바 스위치는 기판(substrate)을 갖는 집적 회로(IC) 다이(die)로 제조되는 것을 특징으로 하는 크로스바 스위치 회로.
  16. 제 6항에 있어서,
    Vcc 와 상기 기판사이에 접속된 쇼트키 다이오드를 더 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
  17. 제 15항에 있어서,
    상기 제 1 및 상기 제 2의 스위치는 MOS 트랜지스터들을 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
  18. 제 17항에 있어서,
    상기 제 1의 스위치 및 상기 제 2의 스위치는 각각 N-채널 트랜지스터들을 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
  19. 제 18항에 있어서,
    Vcc 와 상기 버스사이에 일반적으로 접속된 제 3 의 스위치 및 제 4의 스위치를 더 포함하고, 상기 제 3 및 상기 제 4의 스위치들은 각각 P-채널 트랜지스터를 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
  20. 제 19항에 있어서,
    상기 제 3의 스위치는 Vcc에 결합된 게이트를 갖고, 상기 제 4의 스위치는 상기 버스에 결합된 게이트를 갖는 것을 특징으로 하는 크로스바 스위치 회로.
  21. 제 1항에 있어서,
    상기 제 1의 스위치의 반대쪽에서 상기 버스에 결합된 제 2의 상기 액티브 풀-업 회로를 더 포함하는 것을 특징으로 하는 크로스바 스위치 회로.
KR1020000069441A 1999-11-23 2000-11-22 Ｃｍｏｓ 크로스바 스위치의 과-전압 허용, 액티브 풀-업클램프 회로 KR100702543B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/447,929 1999-11-23
US9/447,929 1999-11-23
US09/447,929 US6414533B1 (en) 1999-11-23 1999-11-23 Over-voltage tolerant, active pull-up clamp circuit for a CMOS crossbar switch

Publications (2)

Publication Number Publication Date
KR20010051862A true KR20010051862A (ko) 2001-06-25
KR100702543B1 KR100702543B1 (ko) 2007-04-04

Family

ID=23778315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000069441A KR100702543B1 (ko) 1999-11-23 2000-11-22 Ｃｍｏｓ 크로스바 스위치의 과-전압 허용, 액티브 풀-업클램프 회로

Country Status (5)

Country Link
US (1) US6414533B1 (ko)
EP (1) EP1104107A2 (ko)
JP (1) JP2001189651A (ko)
KR (1) KR100702543B1 (ko)
TW (1) TW494628B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7174470B2 (en) * 2003-10-14 2007-02-06 Hewlett-Packard Development Company, L.P. Computer data bus interface control
TW200900910A (en) * 2006-12-31 2009-01-01 Sandisk Corp Systems, methods, and integrated circuits with inrush-limited power islands
EP2100206B1 (en) * 2006-12-31 2014-08-27 SanDisk Technologies Inc. Systems, circuits, chips and methods with protection at power island boundaries
US8385036B2 (en) * 2009-10-07 2013-02-26 Intersil Americas Inc. System and method for negative voltage protection
JP5707357B2 (ja) * 2012-04-04 2015-04-30 株式会社日立ハイテクノロジーズ スイッチ回路、質量分析装置及びスイッチ回路の制御方法
US10477626B2 (en) 2016-11-23 2019-11-12 Alpha And Omega Semiconductor (Cayman) Ltd. Hard switching disable for switching power device
US10411692B2 (en) 2016-11-23 2019-09-10 Alpha And Omega Semiconductor Incorporated Active clamp overvoltage protection for switching power device
US10476494B2 (en) 2017-03-20 2019-11-12 Alpha And Omega Semiconductor (Cayman) Ltd. Intelligent power modules for resonant converters
US11031776B2 (en) 2018-11-08 2021-06-08 Nxp B.V. Overvoltage protection device and a method for operating an overvoltage protection device
US11038345B2 (en) 2019-03-25 2021-06-15 Nxp B.V. Over-voltage tolerant analog test bus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4386284A (en) * 1981-02-06 1983-05-31 Rca Corporation Pulse generating circuit using current source
US4975603A (en) * 1986-07-02 1990-12-04 Texas Instruments Incorporated Method and circuitry for compensating for negative internal ground voltage glitches
DE3717922A1 (de) * 1987-05-27 1988-12-08 Sgs Halbleiterbauelemente Gmbh Als integrierte schaltung ausgebildete schaltereinrichtung
JPH0677763A (ja) * 1992-06-17 1994-03-18 Texas Instr Inc <Ti> 伝送線路を終端する方法と装置
US5534811A (en) * 1993-06-18 1996-07-09 Digital Equipment Corporation Integrated I/O bus circuit protection for multiple-driven system bus signals
US5495198A (en) * 1994-01-04 1996-02-27 Texas Instruments Incorporated Snubbing clamp network
US6069515A (en) * 1998-01-29 2000-05-30 Sun Microsystems, Inc. High voltage input buffer circuit using low voltage transistors
US6052019A (en) * 1998-10-29 2000-04-18 Pericom Semiconductor Corp. Undershoot-isolating MOS bus switch

Also Published As

Publication number Publication date
EP1104107A2 (en) 2001-05-30
KR100702543B1 (ko) 2007-04-04
JP2001189651A (ja) 2001-07-10
TW494628B (en) 2002-07-11
US6414533B1 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
US5635861A (en) Off chip driver circuit
US6639450B2 (en) Enhanced conductivity body biased PMOS driver
US6040729A (en) Digital output buffer for multiple voltage system
US6100719A (en) Low-voltage bus switch maintaining isolation under power-down conditions
WO1984003185A1 (en) Substrate bias control circuit and method
US5990705A (en) CMOS I/O circuit with high-voltage input tolerance
KR20010071855A (ko) 고전압 레벨 허용 트랜지스터 회로
US7239176B2 (en) Voltage tolerant protection circuit for input buffer
US6483386B1 (en) Low voltage differential amplifier with high voltage protection
KR100702543B1 (ko) Ｃｍｏｓ 크로스바 스위치의 과-전압 허용, 액티브 풀-업클램프 회로
US6538867B1 (en) FET switch with overvoltage protection
US8085084B2 (en) System for substrate potential regulation during power-up in integrated circuits
US20070096797A1 (en) Method to avoid device stressing
US6433613B1 (en) Translating switch circuit with disabling option
US6650156B1 (en) Integrated circuit charge pumps having control circuits therein that inhibit parasitic charge injection from control signals
US6268759B1 (en) Low-power 5-volt input/output tolerant circuit with power-down control for a low voltage CMOS crossbar switch
KR20010040990A (ko) 과전압 보호 ｉ/ｏ 버퍼
US7030659B2 (en) Signal switch with reduced on resistance and undershoot protection
US6037802A (en) Tristate buffer having a bipolar transistor
US6269042B1 (en) I/O circuit of semiconductor integrated device
KR100298612B1 (ko) Cmos저전압전류레퍼런스
US6329842B1 (en) Output circuit for electronic devices
US4521737A (en) Bipolar-MOS current amplifier having active turn-off circuitry
KR100259091B1 (ko) 저전력 저전압 보호회로
US6426659B1 (en) Apparatus for powering down electronic circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 13