KR20010038170A - A matching method of power amplifier module - Google Patents
A matching method of power amplifier module Download PDFInfo
- Publication number
- KR20010038170A KR20010038170A KR1019990046046A KR19990046046A KR20010038170A KR 20010038170 A KR20010038170 A KR 20010038170A KR 1019990046046 A KR1019990046046 A KR 1019990046046A KR 19990046046 A KR19990046046 A KR 19990046046A KR 20010038170 A KR20010038170 A KR 20010038170A
- Authority
- KR
- South Korea
- Prior art keywords
- matching
- input
- power amplifier
- output
- amplifier module
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
Description
본 발명은 트랜지스터 증폭기에 주로 사용되면서 신호의 전력을 증가시키기 위해 회로 구성의 최종단에 설치되는 전력 증폭기 모듈에 관한 것으로서, 특히 헤테로바이폴라 트랜지스터(Hetero-bipolar Transistor, 이하 HBT라고 함)의 모놀로식 마이크로파(Monolithic Microwave, 이하 MMIC라고 함) 집적회로 형태에서의 베어 칩(bare chip)에 대한 S 매개변수를 적용하여 선형화 설계를 수행한 전력 증폭기 모듈의 매칭방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a power amplifier module, which is mainly used in transistor amplifiers and is installed at the final stage of a circuit configuration to increase the power of a signal. In particular, the monolithic type of a hetero-bipolar transistor (hereinafter referred to as HBT) The present invention relates to a matching method of a power amplifier module in which a linearization design is applied by applying an S parameter to a bare chip in a form of a microwave microwave (MMIC) integrated circuit.
일반적으로, HBT는 바이폴라 트랜지스터의 이미터에 베이스보다도 대역 갭이 큰 결정 재료를 사용한 것으로서 이미터의 캐리어 농도를 낮게 억제하여 이미터-베이스간의 정전용량을 작게 하고, 베이스를 얇게 하는 동시에 캐리어 농도를 높게 하여 저항값을 낮춤으로써 시상수를 작게 억제하므로 트랜지스터 동작을 고속화하고, 차단 주파수도 높게 할 수 있다. 또한, MMIC는 마이크로파를 다루는 고주파 회로를 규소의 기판상에 집적 회로로 만든 것이다.In general, HBT uses a crystalline material having a larger band gap than the base as an emitter of a bipolar transistor, and suppresses the carrier concentration of the emitter to reduce the capacitance between the emitter and the base, to make the base thin, and to reduce the carrier concentration By lowering the resistance value to a higher value, the time constant is suppressed to a small value, thereby speeding up the transistor operation and increasing the cutoff frequency. In addition, MMIC is a high-frequency circuit that deals with microwaves as an integrated circuit on a silicon substrate.
그런데, 종래 경우에 HBT MMIC의 베어 칩에서는 CDMA 전력 증폭기 모듈의 선형화 설계에서 요구하는 조건인 824∼849㎒ 대역에서의 입력/출력 특성 임피던스 50 OHM 입력/출력 매칭에 대해 이득, 비가역성 회로 소자의 일종인 아이솔레이터(Isolator), 전압 정재파비(VSWR)가 만족되지 않으며, K 안정계수 역시 불안정하다는 문제점이 있다.However, in the conventional case, the bare chip of the HBT MMIC is a kind of gain and irreversible circuit element for the input / output characteristic impedance 50 OHM input / output matching in the band 824-849 MHz, which is a condition required for the linearization design of the CDMA power amplifier module. The isolator and voltage standing wave ratio (VSWR) are not satisfied, and the K stability coefficient is also unstable.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 HBT MMIC 형태의 베어 칩에 대한 S 매개변수의 적용에 따라 선형화 설계를 구현하는 동시에 S 매개변수 값을 이용하여 K 안정계수를 만족한 상태에서 특성 임피던스 50 OHM 입력/출력 매칭에 대해 이득, 아이솔레이터, VSWR을 만족하도록 설계할 뿐만 아니라 인덕턴스(L) 값을 마이크로파용 전송 선로의 일종인 U-스트립 선로가 고려된 전력 증폭기의 설계가 가능해질 수 있는 전력 증폭기 모듈의 매칭방법을 제공하는데 있다.The present invention has been made to solve the above problems of the prior art, the object of which is to implement a linearization design according to the application of the S parameter to the bare chip of the HBT MMIC type while at the same time K stable using the S parameter value A power amplifier designed to satisfy gain, isolator, and VSWR for characteristic impedance 50 OHM input / output matching while satisfying the coefficients, as well as inductance (L) values considering a U-strip line, a type of microwave transmission line. To provide a matching method of the power amplifier module that can be designed.
도 1은 일반적인 전력 증폭기 모듈에서 베어 칩의 S 매개변수 추출회로가 도시된 도면,1 is a diagram illustrating an S parameter extraction circuit of a bare chip in a general power amplifier module;
도 2는 본 발명에 따른 전력 증폭기 모듈의 매칭방법에 의한 전력 증폭기 회로가 도시된 도면,2 is a view showing a power amplifier circuit by a matching method of a power amplifier module according to the present invention;
도 3a는 도 2의 일부 구성요소인 입력 매칭부가 도시된 도면,3A is a view illustrating an input matching unit that is a part of FIG. 2;
도 3b는 도 2의 일부 구성요소인 출력 매칭부가 도시된 도면,FIG. 3B is a view illustrating an output matching unit that is a part of FIG. 2;
도 4는 본 발명에서 베어 칩의 임피던스 특성이 도시된 도면으로서, (a)는 입력측 임피던스 값, (b)은 출력측 임피던스 값이 각각 도시된 도면,4 is a diagram illustrating an impedance characteristic of a bare chip in the present invention, (a) is an input impedance value, (b) is an output impedance value, respectively;
도 5는 본 발명에 따른 전력 증폭기 모듈의 매칭방법에 의한 VSWR과 K 안정계수의 특성이 (a),(b)에 각각 도시된 도면,5 is a diagram showing the characteristics of the VSWR and K stability coefficients according to the matching method of the power amplifier module according to the present invention in (a) and (b), respectively;
도 6은 본 발명에 따른 전력 증폭기 모듈의 매칭방법에 의한 입력/출력 임피던스와 그 이득 특성이 도시된 도면.6 is a view showing the input / output impedance and its gain characteristics by the matching method of the power amplifier module according to the present invention.
＜도면의 주요 부분에 관한 부호의 설명＞<Explanation of code about main part of drawing>
10 : 베어 칩 11 : 바이어스 회로10: bare chip 11: bias circuit
15 : 입력 매칭부 25 : 출력 매칭부15: input matching section 25: output matching section
C1∼C9 : 캐패시터 L1∼L7 : 인덕터C1 to C9: Capacitors L1 to L7: Inductors
S1∼S4 : 스트립 라인 A1, A1 : 증폭기S1 to S4: strip line A1, A1: amplifier
R1, R2 : 입력 및 출력 저항R1, R2: input and output resistance
상기한 과제를 해결하기 위한 본 발명에 의한 전력 증폭기 모듈의 매칭방법의 제1 특징에 따르면, 모놀로식 마이크로파(Monolithic Microwave) 집적회로 형태에서의 베어 칩(bare chip)에 대해 회로의 S 매개변수를 추출하는 매개변수 추출단계와; 상기 매개변수 추출단계가 완료되면 정해진 바이어스(bios) 조건에서 입력측 임피던스 값과 출력측 임피던스 값을 측정하는 임피던스 측정단계와; 상기 임피던스 측정단계에서 측정된 각각의 임피던스 값을 시스템에서 정해진 기준량에 대해 인덕턴스(L), 정전용량(C) 공액 매칭(Conjugate Matching)을 수행하고, 그 공액 매칭에 따른 입력 및 출력 매칭 결과를 시스템에 적용하는 입력/출력 매칭단계를 포함한다.According to a first aspect of the matching method of a power amplifier module according to the present invention for solving the above problems, the S parameter of the circuit for a bare chip in the form of a monolithic microwave integrated circuit A parameter extraction step of extracting; An impedance measuring step of measuring an input impedance value and an output impedance value under a predetermined bias condition when the parameter extraction step is completed; Inductance (L), capacitance (C) conjugate matching is performed on each reference value determined in the impedance measurement step in the system, and the input and output matching results according to the conjugate matching are performed. It includes an input / output matching step applied to.
한편, 본 발명의 제2 특징에 따르면, 상기 입력/출력 매칭단계에서는 베어 칩을 보드 상에 연결하기 위한 본딩 와이어(Bonding Wire) 값과 동작 주파수 이상의 주파수에서 발생하는 고조파 성분을 억제시키기 위해 출력 매칭시 저역통과 필터가 설계된다.On the other hand, according to the second aspect of the present invention, in the input / output matching step, the output matching to suppress the harmonic components generated at the value of the bonding wire (Bonding Wire) for connecting the bare chip on the board and the frequency above the operating frequency The low pass filter is designed.
본 발명의 제3 특징에 따르면, 상기 전력 증폭기의 전압 강하 및 소형화 구현을 위해 λ／８로 설계된 다수의 스트립 선로가 추가 설계된다.According to a third aspect of the present invention, a plurality of strip lines designed to be lambda / k is additionally designed for implementing the voltage drop and miniaturization of the power amplifier.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 전력 증폭기 모듈의 매칭방법에서 베어 칩의 S 매개변수 추출회로가 도시된 도면이고, 도 2는 본 발명에 따른 전력 증폭기 모듈의 매칭방법에 의한 전력 증폭기 회로가 도시된 도면이다. 또한, 도 3a는 도 2의 일부 구성요소인 입력 매칭부가 도시된 도면이고, 도 3b는 도 2의 일부 구성요소인 출력 매칭부가 도시된 도면이며, 도 4는 도 본 발명에서 베어 칩의 임피던스 특성이 도시된 도면이다.1 is a diagram illustrating an S parameter extraction circuit of a bare chip in a matching method of a power amplifier module according to the present invention, and FIG. 2 is a diagram illustrating a power amplifier circuit according to a matching method of a power amplifier module according to the present invention. to be. In addition, FIG. 3A is a view showing an input matching part that is a part of FIG. 2, FIG. 3B is a view showing an output matching part that is a part of FIG. 2, and FIG. 4 is an impedance characteristic of a bare chip in the present invention. This is the figure shown.
그리고, 도 5는 본 발명에 따른 전력 증폭기 모듈의 매칭방법에 의한 VSWR과 K 안정계수의 특성이 도시된 도면이고, 도 6은 본 발명에 따른 전력 증폭기 모듈의 매칭방법에 의한 입력/출력 임피던스와 그 이득 특성이 도시된 도면이다.5 is a view showing the characteristics of the VSWR and K stability coefficients according to the matching method of the power amplifier module according to the present invention, Figure 6 is the input / output impedance of the matching method of the power amplifier module according to the present invention The gain characteristic is shown in figure.
본 발명은 입수된 HBT MMIC 베어 칩에 대한 S 매개변수를 적용하여 800㎒대의 전력 증폭기 모듈을 개발하기 위해 마이크로파 디자인 시스템(MDS, Microwave Design System) 툴(tool)을 이용하여 선형화 설계를 구현하고 있다.The present invention implements a linearization design using a Microwave Design System (MDS) tool to develop a power amplifier module of 800 MHz by applying the S parameter of the obtained HBT MMIC bare chip. .
먼저, 한국형 전력 증폭기 모듈의 선형화 설계에서 요구하는 조건이 주파수 범위가 824∼849㎒ 대역에서 입력/출력 특성 임피던스가 50 OHM 매칭이 된 상태에서의 VSWR은 2 : 1, K 안정계수는 1 이상, 증폭기의 입력단과 출력단에서의 신호 대 잡음비인 잡음 지수가 5데시벨(dB) 이하, 그리고 이득은 최소 26dB를 만족해야 한다. 베어 칩에 대한 S 매개변수 데이터는 입수된 임피던스로써 Vcc=3.5V, Vref=3.2V일 때 Icq=120㎃의 바이어스 조건에서 측정한 선형 매개변수이다.First, VSWR is 2: 1, K stability factor is 1 or more in the condition that the input / output characteristic impedance is 50 OHM matching in the frequency range 824-849MHz in the condition that linearization design of Korean power amplifier module is required. The noise figure, the signal-to-noise ratio at the input and output stages of the amplifier, must be less than 5 decibels (dB) and the gain must be at least 26 dB. The S-parameter data for the bare chip is a linear parameter measured under bias conditions of Icq = 120µs with Vcc = 3.5V and Vref = 3.2V as impedances obtained.
따라서, 본 발명에서의 선형화 설계의 DC 바이어스(BIAS) 조건은 Vcc1=Vcc2=3.5V, Vb=3.2V 일 때 'Signal Off' 즉, Icq=120㎃이며, 이때의 S 매개변수를 이용하여 회로 설계를 수행하게 된다. 이때, Icq는 트랜지스터로 무신호 입력된 경우에 트랜지스터에서 소모되는 아이들(idle) 전류치를 나타낸다.Therefore, the DC bias (BIAS) condition of the linearization design in the present invention is 'Signal Off', that is, Icq = 120 Hz when Vcc1 = Vcc2 = 3.5V and Vb = 3.2V. The design will be carried out. At this time, Icq represents an idle current value consumed by the transistor when no signal is input to the transistor.
여기서, 상기 S 매개변수에 대해 더 자세히 살펴보면 마이크로파 영역의 트랜지스터의 동작을 주는 4단자 회로망 모델에서의 매개변수로 아래 수학식 1 및 수학식 2에서 Sjk를 의미한다.In more detail, the S parameter is a parameter in a four-terminal network model that provides an operation of a transistor in a microwave region, and means S jk in Equations 1 and 2 below.
E1r과 E1i는 입력단자에서의 반사파와 입사파, E2r과E2i는 출력단자에서의 반사파와 입사파, S11은 입력단 반사계수, S12는 역방향 전달계수, S21은 순방향 전달계수, S22는 출력단 반사계수를 각각 나타낸다.E 1r and E 1i are the reflected and incident waves at the input terminals, E 2r and E 2i are the reflected and incident waves at the output terminals, S 11 is the input reflection coefficient, S 12 is the reverse transmission coefficient, and S 21 is the forward transmission coefficient. , S 22 represents the output reflection coefficient, respectively.
도 1에 도시된 바와 같이 베어 칩(10)의 내부 회로의 특징은 드라이브단과 전력단으로 구성되어 있는데, 입력/출력 매칭 회로를 제외한 바이어스 회로(11)와 인터스테이지(Interstage) 매칭 회로(CP)가 더 포함되어 있다. 상기 인터스테이지 매칭 회로는 2단 MMIC 베어 칩(10)에 내장되어 있는 두 증폭기(A1, A2) 사이의 DC 커플링을 위해 형성되게 되고, 상기 바이어스 회로(11)는 증폭기(A1, A2)에 각각 내장되어 있는 트랜지스터(미도시)의 베이스단에 바이어스를 공급하기 위해 형성되게 된다.As shown in FIG. 1, the internal circuit of the bare chip 10 includes a drive stage and a power stage. The bias circuit 11 and the interstage matching circuit C P excluding the input / output matching circuit are included. ) Is included. The interstage matching circuit is formed for DC coupling between two amplifiers A1 and A2 embedded in the two-stage MMIC bare chip 10, and the bias circuit 11 is connected to the amplifiers A1 and A2. It is formed to supply a bias to a base end of a transistor (not shown), each built-in.
이때, 상기 드라이브단에 Class A와 전력단에 Class AB의 바이어스 조건에서 HBT MMIC 형의 베어 칩(10) 임피던스 특성이 측정되게 된다.In this case, the impedance characteristics of the bare chip 10 of the HBT MMIC type are measured under a bias condition of Class A at the drive stage and Class AB at the power stage.
상기 Class A는 A급 증폭으로 출력 전압 파형이 입력 파형과 거의 같은 증폭의 종류를 말하며, 트랜지스터의 동작 특성이 직선으로 되어 있는 구간에서 동작시키게 된다. 한편, Class B는 B급 증폭으로 동작점이 컬렉터 전류의 차단점에 오도록 바이어스를 주어 입력이 없을 때는 컬렉터 전류가 흐르지 않고 입력이 있으면 그 반주기의 기간 동안만 컬렉터 전류가 흐르도록 동작하는 증폭 방식을 의미한다. 그리고, 상기 Class AB는 AB급 증폭으로서 동작점을 A급과 B급 중간, 즉 차단점 바로 위 부근에 둔 증폭 방식을 의미한다.Class A refers to a class A amplification, which refers to a kind of amplification in which the output voltage waveform is almost the same as that of the input waveform. On the other hand, Class B is a class B amplification that biases the operating point to the collector current blocking point, so that no collector current flows when there is no input, and collector current flows only during the half-cycle period when there is an input. do. In addition, the Class AB refers to an amplification scheme in which the operating point is a class AB amplification with the operating point in the middle of class A and class B, that is, just above the break point.
도 2에서는 베어 칩(10)의 임피던스 특성을 측정한 도면이 도시되어 있는데 (a)에는 입력측 임피던스 값, (b)에는 출력측 임피던스 값을 각각 나타내는 것으로서 상기 베어 칩(10)은 동작 주파수에서 입력/출력 임피던스가 낮음을 보여주고 있다.In FIG. 2, the impedance characteristics of the bare chip 10 are measured. The input impedance value is shown in (a) and the output impedance value is represented in (b), and the bare chip 10 is input / output at an operating frequency. The output impedance is low.
이렇게, 상기 입력측 임피던스 값과 출력측 임피던스 값을 측정한 후에 50 OHM L, C 공액 매칭을 수행하게 되는데, 상기 L, C 공액 매칭의 수행 결과가 도 3a 및 도 3b에 도시되어 있다. 이때, 도 3b에 도시된 바와 같이 출력 매칭에 있어서는 높은 고조파 성분을 억제시키기 위해 L, C 저역통과 필터 구조가 설계되게 된다.Thus, after measuring the input impedance value and the output impedance value, 50 OHM L and C conjugate matching is performed. Results of performing L and C conjugate matching are shown in FIGS. 3A and 3B. At this time, in the output matching, as shown in FIG. 3B, L and C low pass filter structures are designed to suppress high harmonic components.
즉, 도 3a에 도시된 입력 매칭부(15)는 입력 저항(R1)과 출력 저항(R2) 사이에 제4 스트립 라인(S4), 제5 및 제 6캐패시터(C5, C6), 제1 및 제2 인덕터(L1, L2)가 추가되게 된다. 한편, 도 3B에 도시된 출력 매칭부(25)는 입력 저항(R1)과 출력 저항(R2) 사이에 제3 스트립 라인(S3), 제7 내지 제 9캐패시터(C7, C8, C9), 제3 내지 제7 인덕터(L3, L4, L5, L6, L7)가 추가되게 된다.That is, the input matching unit 15 illustrated in FIG. 3A may include a fourth strip line S4, fifth and sixth capacitors C5 and C6, first and second lines between the input resistor R1 and the output resistor R2. Second inductors L1 and L2 are added. Meanwhile, the output matching unit 25 illustrated in FIG. 3B includes a third strip line S3, seventh through ninth capacitors C7, C8, and C9 between the input resistor R1 and the output resistor R2. Third to seventh inductors L3, L4, L5, L6, and L7 are added.
상기에서 S 매개변수를 이용하여 입력/출력 매칭부(15, 25)가 추가 설계된 전력 증폭기 회로는 도 4에 도시된 바와 같이 입력/출력 매칭부(15, 25)와, 전원 노이즈 제거를 위한 바이 패스부(C1, C2, C3, C4), 쵸크 코일부(S1, S2), 패키징(Packaging)되지 않은 베어 칩(10)을 직접 보드 상에 연결하기 위한 베어 칩(10)과 보드 사이의 연결 수단인 본드 와이어부(미도시)로 구성되어 있다.In the power amplifier circuit in which the input / output matching units 15 and 25 are additionally designed using the S parameter, the input / output matching units 15 and 25, as shown in FIG. Connection between the bare chip 10 and the board for directly connecting the pass parts C1, C2, C3, C4, the choke coil parts S1, S2, and the bare chip 10 that is not packaged on the board It is comprised by the bond wire part (not shown) which is a means.
특히, 상기 쵸크 코일부(S1, S2)는 DC 개방, AC 단락 역할을 수행하는데 이상적으로 λ／4로 설계되지만 본 발명에서는 전력 증폭기 모듈의 전압 강하 및 소형화 구현을 위해 λ／8로 설계되게 된다.In particular, the choke coils S1 and S2 are ideally designed to be λ / 4 for performing DC opening and AC shorting, but in the present invention, the choke coils S1 and S2 are designed to be λ / 8 for voltage drop and miniaturization of the power amplifier module. .
또한, 도 4에는 도 3b에서 언급한 바와 같이 전력 증폭기 모듈의 출력단에는 저역통과 필터 구조의 특성 임피던스 50 OHM 출력 매칭이 수행되었음을 알 수 있는데, 이는 본딩 와이어 값과 동작 주파수 이상에서 발생하는 고조파 성분을 억제하기 위한 것이다.In addition, in FIG. 4, as shown in FIG. 3B, it can be seen that the output impedance of the low pass filter structure has a 50 OHM output matching characteristic of the low pass filter, which is used to detect harmonics generated above the bonding wire value and the operating frequency. It is to suppress.
상기와 같은 방식으로 설계된 전력 증폭기 모듈은 도 5 및 도 6과 표 1에 그 설계 결과가 자세히 나타나 있다.The design of the power amplifier module designed in the above manner is shown in detail in FIGS. 5 and 6 and Table 1.
즉, 본 발명에 의한 전력 증폭기는 50 OHM의 입력/출력 매칭에 근접하게 설계되어 있으며, 이득은 요구 조건보다 2dB 이상 향상된 28dB를 얻었고, VSWR은 1.5 : 1로 요구 조건을 만족하고 있다.In other words, the power amplifier according to the present invention is designed to be close to 50 OHM input / output matching, gain is 28dB which is 2dB or more improved than the requirement, and VSWR is 1.5: 1 to satisfy the requirement.
상기와 같이 구성되는 본 발명의 전력 증폭기 모듈의 매칭방법은 HBT MMIC 형태의 베어 칩에 대한 S 매개변수의 적용에 따라 선형화 설계를 구현하기 위해 회로의 입력단과 출력단에 각각 입력 및 출력 매칭부를 추가 설계하는 동시에 S 매개변수 값을 이용하여 K 안정계수를 만족한 상태에서 특성 임피던스 50 OHM 입력/출력 매칭에 대해 이득, 아이솔레이터, VSWR을 만족하도록 설계할 뿐만 아니라 인덕턴스(L) 값을 마이크로파용 전송 선로의 일종인 U-스트립 선로가 고려된 전력 증폭기의 설계가 가능해질 수 있는 효과가 있다.In the matching method of the power amplifier module of the present invention configured as described above, in order to implement a linearization design according to the application of the S parameter to the HBT MMIC type bare chip, an additional input and output matching unit is respectively designed at the input and output terminals of the circuit. At the same time, it is designed to satisfy gain, isolator, and VSWR for characteristic impedance 50 OHM input / output matching with S parameter value using S parameter value, and to measure inductance (L) value of microwave transmission line. The U-strip line, a kind of power amplifier, can be designed.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990046046A KR20010038170A (en) | 1999-10-22 | 1999-10-22 | A matching method of power amplifier module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990046046A KR20010038170A (en) | 1999-10-22 | 1999-10-22 | A matching method of power amplifier module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010038170A true KR20010038170A (en) | 2001-05-15 |
Family
ID=19616507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990046046A KR20010038170A (en) | 1999-10-22 | 1999-10-22 | A matching method of power amplifier module |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010038170A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418180B1 (en) * | 2001-07-10 | 2004-02-11 | 학교법인 한국정보통신학원 | Power amplifier by using linearizing capacitor |
| KR100600995B1 (en) * | 2002-05-20 | 2006-07-19 | 학교법인 한국정보통신학원 | Linear power amplifier for predistortion by using bypass capacitor |
-
1999
- 1999-10-22 KR KR1019990046046A patent/KR20010038170A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418180B1 (en) * | 2001-07-10 | 2004-02-11 | 학교법인 한국정보통신학원 | Power amplifier by using linearizing capacitor |
| KR100600995B1 (en) * | 2002-05-20 | 2006-07-19 | 학교법인 한국정보통신학원 | Linear power amplifier for predistortion by using bypass capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7154336B2 (en) | High-frequency power amplifier | |
| CN100477494C (en) | High power Doherty amplifier | |
| WO2006016299A1 (en) | Integrated f-class amplifier with output parasitic capacitance compensation | |
| KR20070116115A (en) | Method and system for output matching of rf transistors | |
| CN1613178A (en) | Amplifier with bias compensation using a current mirror circuit | |
| US20050189996A1 (en) | Self-biased darlington amplifier | |
| Kucharski et al. | A 109–137 GHz power amplifier in SiGe BiCMOS with 16.5 dBm output power and 12.8% PAE | |
| US5926069A (en) | Low noise amplifier | |
| CN100514847C (en) | Amplifier circuit | |
| WO2002056462A9 (en) | Gain and bandwidth enhancement for rf power amplifier package | |
| US6456163B1 (en) | High-frequency amplifier circuit having a directly-connected bias circuit | |
| CN116582091B (en) | signal amplifier | |
| KR20010038170A (en) | A matching method of power amplifier module | |
| Lee et al. | InGaP/GaAs HBT broadband power amplifier IC with 54.3% fractional bandwidth based on cascode structure | |
| Squartecchia et al. | Optimization of InP DHBT stacked-transistors for millimeter-wave power amplifiers | |
| Ghosh et al. | 305-GHz Cascode Power Amplifier Using Capacitive Feedback Fabricated Using SiGe HBT's with f max of 450 GHz | |
| CN111541424B (en) | Power amplifying circuit | |
| US6566962B2 (en) | Apparatus and method for tuning an inter-stage matching network of an integrated multistage amplifier | |
| KR20050055675A (en) | Structure for improving the radio frequency performance in darlington amplifier | |
| US7199667B2 (en) | Integrated power amplifier arrangement | |
| CN112187195A (en) | Low-power-consumption radio frequency gain module amplifier chip | |
| CN213879767U (en) | S-band hybrid integrated circuit | |
| US20230092413A1 (en) | Radiofrequency amplifier | |
| JP2013131802A (en) | Rf power amplifier and method of operating the same | |
| CN112532190A (en) | S-band hybrid integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |