KR20010036046A - Method for forming insulating layer using ambient comprising deuterium gas in semiconductor device - Google Patents
Method for forming insulating layer using ambient comprising deuterium gas in semiconductor device Download PDFInfo
- Publication number
- KR20010036046A KR20010036046A KR1019990042882A KR19990042882A KR20010036046A KR 20010036046 A KR20010036046 A KR 20010036046A KR 1019990042882 A KR1019990042882 A KR 1019990042882A KR 19990042882 A KR19990042882 A KR 19990042882A KR 20010036046 A KR20010036046 A KR 20010036046A
- Authority
- KR
- South Korea
- Prior art keywords
- deuterium
- semiconductor substrate
- gas
- insulating film
- insulating layer
- Prior art date
Links
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 title claims abstract description 84
- 229910052805 deuterium Inorganic materials 0.000 title claims abstract description 84
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000007789 gas Substances 0.000 claims abstract description 41
- 239000012495 reaction gas Substances 0.000 claims abstract description 15
- 238000011065 in-situ storage Methods 0.000 claims abstract description 10
- 239000011261 inert gas Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000376 reactant Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 238000000137 annealing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 27
- 238000009792 diffusion process Methods 0.000 description 20
- 125000006850 spacer group Chemical group 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 9
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 7
- 229910001882 dioxygen Inorganic materials 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히, 중수소(Deuterium) 가스를 포함하는 분위기를 사용하는 절연막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming an insulating film using an atmosphere containing deuterium gas.
반도체 소자가 고집적화 또는 고속화됨에 따라 소자의 크기가 줄어들고 있고 상대적으로 동작 전류(operation current)가 증가되고 있다. 이에 따라, HCI(Hot Carrier Injection) 특성이 열화되는 불량이 발생할 수 있다. HCI 현상은 트랜지스터의 장기적인 신뢰성을 저해하는 중요한 요소로 인식되고 있다. 따라서, 반도체 소자, 특히 트랜지스터의 장기적인 신뢰성 확보와 성능(performance) 향상을 위해서 HCI 특성 향상이 요구되고 있다.As semiconductor devices are becoming more integrated or faster, the size of the devices is decreasing and the operation current is relatively increased. Accordingly, a defect may occur in which hot carrier injection (HCI) characteristics are deteriorated. The HCI phenomenon is recognized as an important factor that hinders the long-term reliability of transistors. Therefore, in order to secure long-term reliability and performance of semiconductor devices, particularly transistors, improvement of HCI characteristics is required.
HCI 현상은 실리콘의 반도체 기판과 게이트 절연막의 실리콘 산화물(SiO2)층의 계면에 존재하는 댕글링 본드(dangling bond)에 결합된 수소 원자를 분리시키는 요인으로 작용할 수 있다. 수소 원자가 댕글링 본드에서 분리됨에 따라, 계면에는 여러 에너지 준위(energy state)가 다량 유발될 수 있다. 이와 같은 계면 에너지 준위들의 존재는 소자의 특성을 변화시키는 요인으로 작용할 수 있다.The HCI phenomenon may act as a factor for separating hydrogen atoms bonded to dangling bonds present at the interface between the semiconductor substrate of silicon and the silicon oxide (SiO 2 ) layer of the gate insulating layer. As the hydrogen atoms are separated from the dangling bonds, many energy states can be induced at the interface. The presence of such interfacial energy levels can act as a factor that changes the characteristics of the device.
이와 같은 HCI 현상에 따른 소자의 불량을 방지하기 위해서, 수소 열처리에 의한 수소 패시베이션(hydrogen passivation)을 개선하여 중수소를 이용하여 금속 배선 상을 패시베이션하는 방안이 제시되고 있다. 그러나, 반도체 소자가 고집적화 또는 고속화됨에 따라 다층의 금속 배선 구조가 필수적으로 도입되고 있다. 다층의 금속 배선 구조의 도입은 결국 중수소 가스의 확산 경로가 증가됨을 의미한다. 이와 같은 확산 경로의 증가에 따라, 중수소 가스가 반도체 기판의 표면 또는 계면에 존재하는 댕글링 본드에까지 다다를 확률이 매우 희박해지고 있다.In order to prevent the defect of the device due to the HCI phenomenon, a method for passivating a metal wiring phase using deuterium by improving hydrogen passivation by hydrogen heat treatment has been proposed. However, as semiconductor devices are becoming more integrated or faster, multilayer metal wiring structures are necessarily introduced. Introduction of a multi-layered metallization structure means that the diffusion path of deuterium gas is increased. As the diffusion path increases, the probability of reaching the dangling bond present on the surface or the interface of the semiconductor substrate becomes very slim.
더욱이, 다층의 금속 배선 구조는 다층의 층간에 실리콘 질화막 등과 같이 중수소의 확산도가 매우 낮은 막질의 도입을 수반할 수 있다. 이러한 실리콘 질화막 등은 평탄화 공정 등에서 연마의 종료점 등으로 이용되고 있다. 따라서, 중수소 가스가 다층 금속 배선 구조를 투과 또는 확산하여 실리콘 원소로 이루어지는 반도체 기판의 표면 또는 계면에 존재하는 댕글링 본드에 다다르기가 더욱 어려워지고 있다.In addition, the multilayer metal wiring structure may involve the introduction of a film having a very low diffusion degree of deuterium, such as a silicon nitride film, between the multilayer layers. Such a silicon nitride film or the like is used as an end point of polishing or the like in a planarization step or the like. Therefore, it is more difficult for deuterium gas to penetrate or diffuse the multilayer metal wiring structure to reach dangling bonds present on the surface or interface of the semiconductor substrate made of silicon element.
이에 따라, 다층 금속 배선 공정을 완료한 후 금속 합금(metal alloy) 공정 등에서 중수소를 이용하여 열처리를 수행하더라도, 실제 실리콘의 반도체 기판 표면에 존재하는 댕글링 본드에 결합하는 중수소는 극히 미미하게 된다. 이에 따라, HCI 현상을 효과적으로 억제하기가 어렵다.Accordingly, even though the heat treatment is performed using deuterium in the metal alloy process after completing the multi-layer metal wiring process, the deuterium bonded to the dangling bond present on the surface of the semiconductor substrate of silicon is extremely small. Accordingly, it is difficult to effectively suppress the HCI phenomenon.
본 발명이 이루고자 하는 기술적 과제는, 중수소 처리 효과를 극대화하여 HCI 현상 억제를 효과적으로 구현할 수 있는 반도체 소자의 절연막 형성 방법을 제공하는 데 있다.An object of the present invention is to provide a method of forming an insulating film of a semiconductor device that can effectively suppress the HCI phenomenon by maximizing the deuterium treatment effect.
도 1 내지 도 5는 본 발명의 제1실시예에 의한 반도체 소자의 절연막 형성 방법을 설명하기 위해서 개략적으로 도시한 도면들이다.1 to 5 are schematic views for explaining a method of forming an insulating film of a semiconductor device according to a first embodiment of the present invention.
도 6 및 도 7은 본 발명의 제2실시예에 의한 반도체 소자의 절연막 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.6 and 7 are cross-sectional views schematically illustrating a method of forming an insulating film of a semiconductor device according to a second embodiment of the present invention.
도 8은 본 발명의 제3실시예에 의한 반도체 소자의 절연막 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.8 is a cross-sectional view schematically illustrating a method of forming an insulating film of a semiconductor device according to a third embodiment of the present invention.
도 9는 본 발명의 제4실시예에 의한 반도체 소자의 절연막 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.9 is a cross-sectional view schematically illustrating a method of forming an insulating film of a semiconductor device according to a fourth embodiment of the present invention.
〈도면의 주요 부호에 대한 간략한 설명〉<Brief description of the major symbols in the drawings>
100; 반도체 기판, 150; 소자 분리 영역,100; Semiconductor substrate, 150; Device isolation area,
210; 게이트 절연막, 230; 스페이서막,210; A gate insulating film 230; Spacer film,
235; 스페이서, 250; 층간 절연막,235; Spacer, 250; Interlayer insulation film,
270, 290; 배선간 절연막, 310; 게이트,270, 290; Inter-wire insulating film 310; gate,
330;캐핑막, 410, 430; 배선.330; capping films 410 and 430; Wiring.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판을 도입하고, 상기 반도체 기판 상에 반응 가스 및 중수소 가스를 인 시튜로 공급하여 상기 반도체 기판 상에 절연막을 증착한다. 이때, 상기 절연막을 증착하는 단계와 인 시튜로 상기 중수소가 상기 반도체 기판의 표면으로 확산하여 댕글링 본드와 결합할 수 있다.An aspect of the present invention for achieving the above technical problem is to introduce a semiconductor substrate, and supply an reactant gas and deuterium gas on the semiconductor substrate in situ to deposit an insulating film on the semiconductor substrate. In this case, the deuterium may diffuse to the surface of the semiconductor substrate and bond with the dangling bond in situ and depositing the insulating layer.
상기 절연막을 증착하는 단계에서 상기 반응 가스 및 상기 중수소 가스는 상기 반도체 기판 상에 함께 공급된다. 또는 상기 절연막을 증착하는 단계에서 상기 중수소 가스는 상기 반응 가스가 상기 반도체 기판 상에 공급된 연후에 순차적으로 상기 반도체 기판 상에 추가의 비활성 가스와 함께 공급될 수 있다.In the depositing of the insulating layer, the reaction gas and the deuterium gas are supplied together on the semiconductor substrate. Alternatively, in the depositing of the insulating layer, the deuterium gas may be sequentially supplied with the additional inert gas on the semiconductor substrate after the reaction gas is supplied on the semiconductor substrate.
본 발명에 따르면, 반도체 기판과 게이트 절연막과의 계면에 중수소가 효율적으로 확산하여 도달할 수 있어, 효과적으로 중수소가 댕글링 본드에 결합하도록 유도할 수 있다.According to the present invention, deuterium can efficiently reach and reach the interface between the semiconductor substrate and the gate insulating film, thereby effectively inducing deuterium to bond to the dangling bond.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 ″상″에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements. In addition, when a layer is described as being on another layer or ″ on ″ of a semiconductor substrate, the layer may exist in direct contact with the other layer or semiconductor substrate, or a third layer therebetween. May be interposed.
실리콘의 반도체 기판과 접촉하는 실리콘 산화물의 절연막간의 계면에 존재하는 댕글링 본드는 계면에 여러 준위의 에너지 준위를 발생시키는 요인으로 작용할 수 있다. 이러한 댕글링 본드에 중수소가 확산하여 결합함으로써, 상기한 바와 같은 여러 준위의 에너지 준위가 발생되는 것을 억제할 수 있다. 중수소는 반도체 기판을 이루는 실리콘의 광자 산란 에너지(phonon scattering energy)와 유사한 진동 에너지(vibration energy)를 가지므로, 댕글링 본드와 중수소의 결합은 댕글링 본드와 수소간의 결합에 비해 HCI에 대한 강한 내성을 지닐 수 있다.Dangling bonds present at the interface between the insulating film of silicon oxide in contact with the semiconductor substrate of silicon may act as a factor for generating energy levels of various levels at the interface. By deuterium diffusion and bonding to such dangling bonds, generation of energy levels of various levels as described above can be suppressed. Since deuterium has a vibration energy similar to the phonon scattering energy of silicon constituting the semiconductor substrate, the bond between the dangling bond and the deuterium has a stronger resistance to HCI than the bond between the dangling bond and hydrogen. It can have
본 발명의 실시예들은 게이트 절연막, 스페이서(spacer) 또는 배선 간을 절연하는 층간 절연막 등과 같은 절연막을 형성할 때, 절연막 형성을 위해 조성하는 분위기(ambient)에 중수소 가스 또는 중수소 가스를 포함하는 혼합 가스를 더 포함시키는 것을 제시한다. 즉, 절연막을 형성하는 공정에 중수소 열처리를 병행하는 것을 제시하고 있다. 이와 같이 함으로써, 중수소의 확산 경로를 단축시킬 수 있다. 확산 경로의 단축은 중수소가 확산하여 댕글링 본드와 결합되는 효율을 증가시킬 수 있어, 실리콘의 반도체 기판 표면에 존재하는 댕글링 본드에 중수소가 효과적으로 결합할 수 있도록 유도할 수 있다.Embodiments of the present invention, when forming an insulating film, such as a gate insulating film, a spacer or an interlayer insulating film to insulate between wirings, a mixed gas containing deuterium gas or deuterium gas in an atmosphere for forming the insulating film It suggests to include more. That is, it is proposed to perform deuterium heat treatment in parallel with the process of forming an insulating film. By doing in this way, the diffusion path of deuterium can be shortened. Shortening of the diffusion path may increase the efficiency in which deuterium diffuses and bonds with the dangling bonds, thereby inducing deuterium to effectively bind to the dangling bonds present on the surface of the semiconductor substrate of silicon.
이하, 본 발명의 실시예들을 도면들을 참조하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
도 1은 본 발명의 제1실시예에 의한 반도체 소자의 게이트 절연막 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도이고, 도 2 내지 도 5는 도 1의 게이트 절연막을 형성하는 방법을 설명하기 위해서 개략적으로 도시한 공정 타이밍도(timing diagram)들이다.1 is a cross-sectional view schematically illustrating a method of forming a gate insulating film of a semiconductor device according to a first exemplary embodiment of the present invention, and FIGS. 2 to 5 are schematic views illustrating a method of forming the gate insulating film of FIG. 1. Process timing diagrams are shown.
도 1을 참조하면, 반도체 기판(100)을 챔버(chamber) 등에 도입한다. 반도체 기판(100) 상에는 소자 분리 영역(150)이 형성되어 있어, 트랜지스터 등이 형성될 활성 영역이 설정되어 있다.Referring to FIG. 1, the semiconductor substrate 100 is introduced into a chamber or the like. An isolation region 150 is formed on the semiconductor substrate 100, and an active region in which a transistor or the like is formed is set.
반도체 기판(100) 상에 반응 가스와 중수소 가스를 인 시튜(in-situ)로 공급하여, 절연막을 형성한다. 상기한 반응 가스는 절연막을 형성하기 위한 소오스(source) 물질 또는 첨가 물질 등을 포함할 수 있다. 예를 들어, 도 1에 도시된 바와 같이 게이트 절연막(210)을 반도체 기판(100)의 표면에 형성할 경우, 상기한 반응 가스로 산화 반응 가스를 이용할 수 있다. 즉, 산소 가스(O2) 또는 오존(O3) 등을 포함하는 산화 반응 가스를 상기한 반응 가스로 반도체 기판(100) 상에 제공할 수 있다.The reaction gas and the deuterium gas are supplied to the semiconductor substrate 100 in-situ to form an insulating film. The reaction gas may include a source material or an additive material for forming an insulating film. For example, when the gate insulating layer 210 is formed on the surface of the semiconductor substrate 100 as shown in FIG. 1, an oxidizing reaction gas may be used as the reaction gas. That is, the oxidation reaction gas containing oxygen gas (O 2 ), ozone (O 3 ), or the like may be provided on the semiconductor substrate 100 as the reaction gas.
한편, 상기한 중수소 가스는 상기 반응 가스와 함께 공급되어질 수 있거나 또는 순차적으로 진공 단절(vacuum break)없이 공급되어질 수 있다. 또한, 상기한 중수소 가스와 함께 불활성 가스(inert gas)가 더 공급될 수 있다.On the other hand, the deuterium gas may be supplied together with the reaction gas or may be supplied sequentially without a vacuum break. In addition, an inert gas may be further supplied together with the deuterium gas.
이러한 반응 가스와 중수소 가스를 공급하는 단계를 상기한 게이트 절연막(210)을 형성하는 공정을 예로 들어, 다음에 제시되는 타이밍도(timing diagram)들을 참조하여 구체적으로 설명한다.The step of supplying the reactive gas and the deuterium gas will be described in detail with reference to the timing diagrams shown below, taking the process of forming the gate insulating film 210 as an example.
도 2를 참조하면, 반도체 기판(도 1의 100)이 도입된 후 저온으로 일정 시간 동안 스탠바이(stand by) 상태를 유지한다. 게이트 절연막(210)을 형성할 경우를 예를 들면, 대략 400℃ 내지 500℃ 정도의 낮은 온도에서 일정 시간 스탠바이 한다. 이때, 분위기는 불활성 가스를 이용한다.Referring to FIG. 2, after the semiconductor substrate (100 of FIG. 1) is introduced, a standby state is maintained at a low temperature for a predetermined time. In the case of forming the gate insulating film 210, for example, the gate insulating film 210 is standby for a predetermined time at a low temperature of about 400 ° C to 500 ° C. At this time, the atmosphere uses an inert gas.
이후에, 온도를 상대적으로 높은 반응 온도까지 상승시킨다. 예를 들어, 대략 800℃ 내지 1000℃ 정도의 높은 온도로 상승시킨 후 절연막이 형성되는 반응이 진행될 동안 일정 온도로 유지한다. 게이트 절연막(210)을 형성할 경우, 실리콘 소오스를 별도로 공급하지 않고 반도체 기판(100) 상에 산소 가스 등과 같은 산화 분위기를 제공하여 반도체 기판(100) 표면의 실리콘이 산화되도록 할 수 있다.Thereafter, the temperature is raised to a relatively high reaction temperature. For example, the temperature is raised to a high temperature of about 800 ° C. to 1000 ° C., and then maintained at a constant temperature during the reaction of forming the insulating film. When the gate insulating layer 210 is formed, the silicon on the surface of the semiconductor substrate 100 may be oxidized by providing an oxidizing atmosphere such as oxygen gas on the semiconductor substrate 100 without separately supplying a silicon source.
이때, 산소 가스와 함께 중수소 가스(D2)를 공급한다. 즉, 게이트 절연막(210)을 형성할 때의 분위기로 산화 반응을 위한 산소 가스와 함께 중수소 가스를 함께 이용한다. 이와 같이 하면, 실리콘의 산화에 의해서 게이트 절연막(210)이 형성되며, 게이트 절연막(210)을 확산 투과하는 중수소(도 1의 D)가 반도체 기판(100)과 게이트 절연막(210)의 계면에 존재하는 댕글링 본드와 결합하게 된다. 이때, 중수소(D)의 확산 경로는 도 1에 도시된 바와 같이 게이트 절연막(210)의 두께 정도에 불과하므로, 계면에 도달하여 댕글링 본드와 결합하는 효율이 극대화될 수 있다.At this time, deuterium gas (D 2 ) is supplied together with the oxygen gas. That is, deuterium gas is used together with oxygen gas for the oxidation reaction as an atmosphere when the gate insulating film 210 is formed. In this way, the gate insulating film 210 is formed by oxidation of silicon, and deuterium (D in FIG. 1) that diffuses and penetrates the gate insulating film 210 exists at the interface between the semiconductor substrate 100 and the gate insulating film 210. Combined with Dangling Bond. In this case, since the diffusion path of the deuterium D is only about the thickness of the gate insulating layer 210 as shown in FIG. 1, the efficiency of reaching the interface and coupling with the dangling bond may be maximized.
이후에, 반도체 기판(100)의 온도를 저하시켜 다시 스탠바이 상태로 유지한다. 이때의 분위기로는 불활성 가스를 사용하는 것이 바람직하다.Thereafter, the temperature of the semiconductor substrate 100 is lowered to maintain the standby state again. As an atmosphere at this time, it is preferable to use an inert gas.
도 2에 도시된 바와 같이 게이트 절연막(210)을 형성할 때 분위기로 산소 가스와 중수소 가스를 함께 공급할 수 있으나, 진공 단절 없이, 즉, 인 시튜로 순차적으로 중수소 가스를 공급할 수 있다.As shown in FIG. 2, oxygen gas and deuterium gas may be supplied together to the atmosphere when the gate insulating layer 210 is formed, but the deuterium gas may be sequentially supplied without vacuum disconnection, that is, in situ.
예를 들어, 도 3에 도시된 바와 같이 고온으로 유지시키는 상태에서 반도체 기판(100) 상에 산화 반응을 위한 산소 가스를 공급한다. 이어서, 진공 단절 없이 중수소 가스를 반도체 기판(100) 상에 제공할 수 있다. 이와 같이 공급되는 중수소 가스로부터 중수소가 상기한 산소 가스의 제공에 의해서 형성된 게이트 절연막(210)을 확산 투과하여 계면의 댕글링 본드에 결합할 수 있다. 게이트 절연막(210)의 두께 정도가 중수소의 확산 경로이므로 중수소가 댕글링 본드에 높은 효율로 결합할 수 있다. 한편, 중수소 가스를 공급하는 동안에도 반도체 기판(100)의 온도는 높은 상태로 유지할 수 있다. 한편, 이와 같이 제공되는 중수소 가스는 불활성 가스에 의해서 희석된 상태로 제공되어질 수 있다.For example, as shown in FIG. 3, oxygen gas for an oxidation reaction is supplied onto the semiconductor substrate 100 in a state of being maintained at a high temperature. Deuterium gas may then be provided on the semiconductor substrate 100 without vacuum disconnection. From the deuterium gas supplied in this way, deuterium may diffusely penetrate through the gate insulating film 210 formed by the provision of the above oxygen gas and may be bonded to the dangling bond at the interface. Since the thickness of the gate insulating layer 210 is a diffusion path of deuterium, deuterium may be coupled to the dangling bond with high efficiency. On the other hand, the temperature of the semiconductor substrate 100 can be kept high even while the deuterium gas is supplied. On the other hand, the deuterium gas provided in this way may be provided in a diluted state by the inert gas.
또한, 도 4에 도시된 바와 같이 중수소 가스를 진공 단절 없이 인 시튜로 공급하기 이전에 불활성 가스를 먼저 공급하여 반도체 기판(100)이 장착되는 챔버 내부를 퍼징(purging)시킬 수 있다. 또한, 반응 온도인 고온으로부터 스탠바이 상태로 온도를 낮추는 과정에서 상기한 바와 같이 중수소 가스를 불활성 가스로 희석하여 제공할 수 있다.In addition, as shown in FIG. 4, an inert gas may be supplied first to supply deuterium gas to the in-situ without vacuum disconnection, thereby purging the inside of the chamber in which the semiconductor substrate 100 is mounted. In addition, in the process of lowering the temperature from the high temperature, which is the reaction temperature, to the standby state, the deuterium gas may be diluted with an inert gas and provided.
또는, 도 5에 도시된 바와 같이 중수소 가스를 불활성 가스로 희석하여, 고온에서의 반응 공정이 끝난 후 챔버 내부 또는 반도체 기판(100)의 온도가 스탠바이 상태의 저온으로 하강한 후에 반도체 기판(100) 상에 제공할 수 있다. 이때, 고온으로부터 저온으로 온도가 하강하는 동안 불활성 가스를 제공하여 챔버 내부를 퍼징 시킬 수 있다.Alternatively, as shown in FIG. 5, the deuterium gas is diluted with an inert gas, and after completion of the reaction process at a high temperature, the temperature of the inside of the chamber or the semiconductor substrate 100 decreases to a low temperature in a standby state, and thus the semiconductor substrate 100 It can be provided in the phase. At this time, the inside of the chamber may be purged by providing an inert gas while the temperature is lowered from the high temperature to the low temperature.
이와 같이 도 2 내지 도 5에 제시된 바와 같이 중수소 가스를 게이트 절연막(210)을 형성하는 공정과 병행하도록 하면, 중수소가 댕글링 본드에 다다르는 확산 경로를 단축시킬 수 있다. 따라서, 중수소가 댕글링 본드와 보다 효율적으로 결합할 수 있다. 이는 게이트 절연막(210)과 반도체 기판(100)에 존재하는 댕글링 본드가 중수소와 보다 원활하게 결합할 수 있음을 의미하므로, HCI 특성 개선을 구현할 수 있게 된다.As described above with reference to FIGS. 2 to 5, when the deuterium gas is parallel to the process of forming the gate insulating layer 210, the diffusion path of the deuterium to the dangling bond may be shortened. Thus, deuterium can bind more efficiently with dangling bonds. This means that the dangling bonds present in the gate insulating layer 210 and the semiconductor substrate 100 can be combined with deuterium more smoothly, thereby improving HCI characteristics.
상술한 바와 같이 게이트 절연막을 형성하는 공정을 예로 들어 본 발명의 제1실시예를 설명하였으나, 본 발명은 이에 한정되지 않고 반도체 소자를 제조하는 공정에 수반되는 절연막을 형성하는 공정들에 적용될 수 있다. 예를 들어, 다음의 도 6 및 도 7에 도시되는 스페이서를 형성하는 공정, 그리고 도 8 및 도 9에 각각 도시되는 층간 절연막 및 배선간 절연막을 형성하는 공정에도 적용될 수 있다.As described above, the first embodiment of the present invention has been described taking the process of forming the gate insulating film as an example, but the present invention is not limited thereto and may be applied to the processes of forming the insulating film accompanying the process of manufacturing the semiconductor device. . For example, the present invention can also be applied to the process of forming the spacers shown in Figs. 6 and 7, and the process of forming the interlayer insulating film and the inter-wire insulating film shown in Figs. 8 and 9, respectively.
도 6 및 도 7은 본 발명의 제2실시예에 의한 반도체 소자의 스페이서를 형성하는 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.6 and 7 are cross-sectional views schematically illustrating a method of forming a spacer of a semiconductor device in accordance with a second embodiment of the present invention.
도 6 및 도 7을 참조하면, 반도체 기판(100) 상에 형성된 게이트(310)의 측벽에 스페이서(도 7의 235)를 절연 물질, 예컨대 실리콘 산화물로 형성하는 공정에, 제1실시예에서 설명한 바와 같은 방법으로 반응 가스와 함께 인 시튜로 중수소 가스를 제공할 수 있다.6 and 7, the process of forming the spacer 235 of FIG. 7 from an insulating material, for example, silicon oxide, on the sidewall of the gate 310 formed on the semiconductor substrate 100, is described in the first embodiment. Deuterium gas can be provided in situ with the reaction gas in a manner as described above.
도6을 참조하면, 스페이서(도 7의 235)를 위한 스페이서막(230)을 캐핑막(capping layer;330)을 개재하여 증착할 때, 제공되는 절연 물질 소오스, 예컨대, 실리콘 소오스 등과 같은 반응 가스와 함께 도 2를 참조하여 설명한 바와 마찬가지로 중수소 가스를 반도체 기판(100) 상에 제공할 수 있다. 이때, 중수소 가스로부터 공급되는 중수소(D)의 확산은 형성되는 스페이서막(230)을 투과 확산하여 이루어지므로, 반도체 기판(100)과 게이트 절연막(210)의 계면에 존재하는 댕글링 본드와 효과적으로 결합할 수 있다.Referring to FIG. 6, when a spacer film 230 for a spacer (235 of FIG. 7) is deposited through a capping layer 330, a reactant gas such as an insulating material source provided, for example, a silicon source, or the like is provided. In addition, as described with reference to FIG. 2, deuterium gas may be provided on the semiconductor substrate 100. At this time, since the diffusion of deuterium (D) supplied from the deuterium gas is achieved by permeate diffusion through the spacer film 230 is formed, it is effectively coupled with the dangling bond present at the interface between the semiconductor substrate 100 and the gate insulating film 210. can do.
또는, 도 3 내지 도 5를 각각 참조하여 설명한 바와 마찬가지로 절연 물질 소오스를 포함하는 반응 가스를 제공하여 스페이서막(230)을 형성한 후, 진공 단절 없이 인 시튜로 중수소 가스를 불활성 가스를 제공하는 단계를 수반하며 순차적으로 제공할 수 있다.Alternatively, as described above with reference to FIGS. 3 to 5, after forming the spacer layer 230 by providing a reaction gas including an insulating material source, providing an inert gas with deuterium gas in situ without vacuum disconnection. It can be provided sequentially.
도 7을 참조하면, 스페이서막(230)을 이방성 식각하여 스페이서(235)를 형성한 후, 순차적으로 진공 단절 없이 인 시튜로 중수소 가스를 제공하여 중수소 분위기를 형성한 상태로 중수소 열처리를 수행할 수 있다. 이때, 중수소(D)는 스페이서(235) 등을 투과 확산하거나 계면 등을 확산 경로로 하여 하부의 반도체 기판(100)과 게이트 절연막(210)의 계면에 도달한다. 이에 따라, 보다 효과적으로 중수소가 댕글링 본드와 결합할 수 있다.Referring to FIG. 7, after the spacer film 230 is anisotropically etched to form the spacer 235, deuterium heat treatment may be performed in a state in which a deuterium atmosphere is formed by providing deuterium gas in situ without vacuum disconnection. have. At this time, the deuterium D reaches the interface between the semiconductor substrate 100 and the gate insulating film 210 at the lower portion through the diffusion of the spacer 235 or the like as a diffusion path. Thus, deuterium can more effectively bind with dangling bonds.
도 8은 본 발명의 제3실시예에 의한 반도체 소자의 층간 절연막을 형성하는 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.8 is a cross-sectional view schematically illustrating a method of forming an interlayer insulating film of a semiconductor device according to a third embodiment of the present invention.
도 8을 참조하면, 게이트(210)의 인근에서 노출되는 활성 영역의 반도체 기판(100)을 덮는 층간 절연막(250)을 실리콘 산화물 등으로 형성할 때, 제2실시예에서 설명한 바와 같이 중수소를 포함하는 분위기에서 층간 절연막(250)을 증착하는 공정을 수행할 수 있다. 이때, 중수소는 층간 절연막(250)을 투과 확산하여 하부의 반도체 기판(100)과 게이트 절연막(210)의 계면에 도달할 수 있다. 중수소(D)의 확산 경로는 층간 절연막(250)의 두께 정도에 불과하므로, 중수소(D)가 댕글링 본드와 보다 효과적으로 결합할 수 있다.Referring to FIG. 8, when the interlayer insulating layer 250 covering the semiconductor substrate 100 in the active region exposed in the vicinity of the gate 210 is formed of silicon oxide or the like, deuterium is included as described in the second embodiment. The deposition of the interlayer insulating film 250 may be performed in the atmosphere. In this case, deuterium may penetrate and diffuse the interlayer insulating layer 250 to reach an interface between the semiconductor substrate 100 and the gate insulating layer 210. Since the diffusion path of the deuterium D is only about the thickness of the interlayer insulating layer 250, the deuterium D may be more effectively combined with the dangling bond.
도 9는 본 발명의 제4실시예에 의한 반도체 소자의 배선간 절연막을 형성하는 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.FIG. 9 is a cross-sectional view schematically illustrating a method of forming an inter-wire insulating film of a semiconductor device according to a fourth exemplary embodiment of the present invention.
도 9를 참조하면, 게이트(410) 또는 반도체 기판(100)의 활성 영역에 접촉하는 제1배선(410) 또는 제1배선(410)에 연장되는 제2배선(430) 등을 절연시키는 배선간 절연막(270 또는 290)을 실리콘 산화물 등으로 형성하는 공정에서도 중수소 가스를 포함하는 분위기를 사용할 수 있다. 이때, 중수소(D)는 이러한 배선간 절연막(270 또는 290) 또는 하부의 스페이서(235) 또는 층간 절연막(250)을 투과 확산하거나 계면을 통해서 확산하여 반도체 기판(100)과 게이트 절연막(210)의 계면에 도달한다. 따라서, 중수소(D)의 확산 경로는 이러한 절연막들의 두께 정도이므로, 보다 효과적으로 중수소가 댕글링 본드에 결합할 수 있다.Referring to FIG. 9, an interconnection that insulates the first wiring 410 or the second wiring 430 extending from the first wiring 410 in contact with the active region of the gate 410 or the semiconductor substrate 100. In the step of forming the insulating film 270 or 290 with silicon oxide or the like, an atmosphere containing deuterium gas may be used. At this time, the deuterium (D) is transmitted through the inter-wire insulating film 270 or 290 or the lower spacer 235 or the inter-layer insulating film 250 or diffused through the interface to form the semiconductor substrate 100 and the gate insulating film 210. Reach the interface. Therefore, since the diffusion path of the deuterium D is about the thickness of these insulating layers, deuterium can be more effectively bonded to the dangling bond.
이후에, 이와 같은 배선간 절연막(270 또는 290) 상에 금속 배선들(도시되지 않음)이 다층으로 형성된다. 종래의 경우에 금속 배선들이 다층 구조로 형성된 이후에 중수소 열처리를 함으로써, 중수소의 확산 경로가 길어지고 또한 다층 금속 배선 구조를 위한 평탄화 공정에 도입되는 실리콘 질화막 등에 의한 확산 억제가 발생할 수 있다.Thereafter, metal wires (not shown) are formed in multiple layers on the inter-wire insulating film 270 or 290. In the conventional case, the deuterium heat treatment is performed after the metal wirings are formed in the multilayer structure, so that the diffusion path of the deuterium becomes long and the diffusion suppression by the silicon nitride film or the like introduced into the planarization process for the multilayer metal wiring structure may occur.
그러나, 본 발명의 실시예에서는 다층 금속 배선 구조를 형성하기 이전의 게이트 산화막(210), 스페이서(235), 층간 절연막(250) 또는 배선간 절연막(270 또는 290)을 형성하는 공정에 중수소를 포함하는 분위기를 도입함으로써, 중수소의 확산 경로를 단축시킬 수 있다. 또한, 중수소의 확산을 억제하는 실리콘 질화막 등에 의한 확산 억제를 회피할 수 있다. 이에 따라, 확산된 중수소가 반도체 기판(100)과 게이트 절연막(210)과의 계면에 존재하는 댕글링 본드와 보다 효과적으로 결합할 수 있다. 따라서, HCI 특성의 개선이 효과적으로 구현될 수 있어, 반도체 소자의 장기적인 신뢰성 및 성능의 개선을 얻을 수 있다.However, in the exemplary embodiment of the present invention, deuterium is included in the process of forming the gate oxide film 210, the spacer 235, the interlayer insulating film 250, or the interwire insulating film 270 or 290 before forming the multilayer metal wiring structure. By introducing an atmosphere, the diffusion path of deuterium can be shortened. Further, diffusion suppression by a silicon nitride film or the like which suppresses diffusion of deuterium can be avoided. As a result, the diffused deuterium may be more effectively combined with the dangling bond present at the interface between the semiconductor substrate 100 and the gate insulating layer 210. Therefore, the improvement of the HCI characteristics can be effectively implemented, so that the long-term reliability and performance of the semiconductor device can be obtained.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.As mentioned above, although this invention was demonstrated in detail through the specific Example, this invention is not limited to this, It is clear that the deformation | transformation and improvement are possible by the person of ordinary skill in the art within the technical idea of this invention.
상술한 본 발명에 따르면, 절연막을 형성하는 공정과 함께 중수소 열처리를 병행함으로써, 중수소를 효과적으로 반도체 기판 표면으로 확산시킬 수 있다. 이에 따라, 중수소가 댕글링 본드와 효율적으로 결합하게 유도할 수 있다. 따라서, 보다 높은 효율로 결합된 중수소와 댕글링 본드간의 결합에 의해서 HCI 특성이 개선될 수 있어, 반도체 소자의 특성 개선이 이루어질 수 있다.According to the present invention described above, deuterium can be effectively diffused to the surface of the semiconductor substrate by performing deuterium heat treatment in parallel with the step of forming the insulating film. As a result, deuterium can be efficiently bound to the dangling bond. Therefore, HCI characteristics can be improved by coupling between deuterium and dangling bonds bonded at higher efficiency, thereby improving characteristics of the semiconductor device.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990042882A KR20010036046A (en) | 1999-10-05 | 1999-10-05 | Method for forming insulating layer using ambient comprising deuterium gas in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990042882A KR20010036046A (en) | 1999-10-05 | 1999-10-05 | Method for forming insulating layer using ambient comprising deuterium gas in semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010036046A true KR20010036046A (en) | 2001-05-07 |
Family
ID=19614063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990042882A KR20010036046A (en) | 1999-10-05 | 1999-10-05 | Method for forming insulating layer using ambient comprising deuterium gas in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010036046A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100759649B1 (en) * | 2003-09-23 | 2007-09-17 | 미크론 테크놀로지,인코포레이티드 | Methods of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition |
-
1999
- 1999-10-05 KR KR1019990042882A patent/KR20010036046A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100759649B1 (en) * | 2003-09-23 | 2007-09-17 | 미크론 테크놀로지,인코포레이티드 | Methods of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7071107B2 (en) | Method for manufacturing a semiconductor device | |
| JP3323055B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH1174352A (en) | Semiconductor device and manufacture thereof | |
| KR100724573B1 (en) | Fabrication methods of a semiconductor device having a hydrogen source layer | |
| JP2002203899A (en) | Method for forming copper interconnection structure | |
| JPH06244185A (en) | Wiring structure and its manufacture | |
| US7300862B2 (en) | Method for manufacturing semiconductor device | |
| US20220216178A1 (en) | Semiconductor structure and method of forming the same | |
| KR100300868B1 (en) | Method for forming ferroelectric capacitor by using diffusion barrier containing nitrogen | |
| KR100361209B1 (en) | Method of forming a copper wiring in a semiconductor device | |
| KR20010036046A (en) | Method for forming insulating layer using ambient comprising deuterium gas in semiconductor device | |
| KR100675895B1 (en) | Metal interconnection of semiconductor device and method of fabricating the same | |
| CN111162002B (en) | Memory manufacturing method and memory | |
| JPH06163521A (en) | Fabrication of semiconductor device | |
| CN111312689B (en) | Top copper process structure of integrated circuit and manufacturing method thereof | |
| KR100420406B1 (en) | Oxygen stuffing method for titanium nitride layer | |
| JPH11340330A (en) | Manufacture of semiconductor device | |
| JP3562357B2 (en) | Method for manufacturing semiconductor device | |
| KR100565758B1 (en) | Method for Forming Insulate Layer of Semi-conductor Device | |
| JP3252801B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100540635B1 (en) | Method for surface treatment of fluorine doped silicate glass | |
| KR0172283B1 (en) | Method of forming metal wire of a semiconductor device | |
| KR100414306B1 (en) | Metal contact method of semiconductor device | |
| JPH06163522A (en) | Interlayer insulation film for semiconductor device | |
| KR100256262B1 (en) | Method for forming inter layer insulating layer of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |