KR20010028995A - 통신시스템의 다중경로 콤바이너 제어 방법 - Google Patents

통신시스템의 다중경로 콤바이너 제어 방법 Download PDF

Info

Publication number
KR20010028995A
KR20010028995A KR1019990041562A KR19990041562A KR20010028995A KR 20010028995 A KR20010028995 A KR 20010028995A KR 1019990041562 A KR1019990041562 A KR 1019990041562A KR 19990041562 A KR19990041562 A KR 19990041562A KR 20010028995 A KR20010028995 A KR 20010028995A
Authority
KR
South Korea
Prior art keywords
channel
path
combiner
transmission
channel card
Prior art date
Application number
KR1019990041562A
Other languages
English (en)
Other versions
KR100379381B1 (ko
Inventor
이제석
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR10-1999-0041562A priority Critical patent/KR100379381B1/ko
Publication of KR20010028995A publication Critical patent/KR20010028995A/ko
Application granted granted Critical
Publication of KR100379381B1 publication Critical patent/KR100379381B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0204—Channel estimation of multiple channels

Abstract

본 발명은 기지국 제어부에서 채널 송신 콤바이너의 제어를 용이하게 할 수 있는 통신시스템에서 다중경로 콤바이너 제어 방법에 관한 것이다. 이와 같은 통신시스템에서 다중경로 콤바이너 제어 방법은 다중경로를 지원 가능한 모뎀칩을 가진 복수개의 채널카드로 구성된 다중프로세서 어셈블리와 다중경로 채널 송신 콤바이너로 구성된 무선주파 및 채널 프로세서 어셈블리를 구비한 기지국 장치에서, 상기 채널카드의 상태가 정상인가를 판단하는 제 1 단계와, 상기 채널카드의 상태가 정상이면 상기 채널 카드가 3중 경로 모드를 지원가능한 모뎀칩을 가진 채널 카드인지를 판단하는 제 2 단계와, 상기 채널카드가 3중 경로 모드를 지원 가능한 모드인 경우이면 경로의 수가 3보다 작은가를 판단하는 제 3 단계와, 상기 판단결과에 따라 상기 복수개의 채널카드의 송신 경로를 나누어 상기 송신 콤바이너의 레지스터의 해당 비트가 하이로 셋팅 될 수 있도록 채널 콤바이너 인에이블 마스크를 생성하는 제 4 단계로 이루어진다. 따라서, 다중 채널 및 다중경로를 구비한 기지국의 콤바이너 제어의 확장성을 향상시킬 수 있다.

Description

통신시스템의 다중경로 콤바이너 제어 방법{Multi-path combiner control method in communication system}
본 발명은 통신시스템의 다중경로 콤바이너 제어 방법에 관한 것으로 특히 한 쉘프당 다중-주파수 할당, 다중 섹터로 사용하는 기지국의 쉘프 제어부에서 채널 송신 콤바이너의 인에이블/디세이블 제어를 용이하게 할 수 있는 통신시스템의 다중경로 콤바이너 제어 방법에 관한 것이다.
일반적으로 종래의 기지국 모뎀 칩은 송신 경로(Path)가 3중 경로(3 Path)로 그 이용이 제한되어 있기 때문에 기지국 기저대역 디지털 채널(Base Band Digital Channel)을 담당하는 쉘프(Shelf)는 한 쉘프당 1FA(Frequency Assignment) -3Sector로 이용하여 왔고 한 쉘프당 1FA-3Sector에 대한 제어 방법에 따라 현재 운용중에 있다.
그러나 모뎀 칩의 기술의 발전 및 하드웨어의 고집적화로 인해 모뎀 칩의 송신 경로가 6중 경로까지 가능하면서 한 쉘프당 2FA-3Sector, 1FA-6Sector 또는 6FA-Omni Sector까지 탑재가 가능해지고 있다.
이하, 첨부된 도면을 참조하여 종래 기지국의 무선주파 및 채널 제어 쉘프의 3중 경로 채널 송신 콤바이너 및 송신 경로의 하드웨어적인 구성에 대하여 설명하기로 한다.
도 1은 종래 기지국의 무선주파 및 채널 제어 쉘프의 3중 경로 채널 송신 콤바이너 및 송신 경로의 하드웨어적인 구성도이다.
종래 기지국의 무선주파 및 채널 제어 쉘프의 3중 경로 채널 송신 콤바이너 및 송신 경로의 하드웨어 적인 구성은 도 1에 나타낸 바와 같이, 이동통신시스템의 기지국(Base Station Transceiver System) 장치를 구성하는 다수의 어셈블리중 기지국 프로세서(Base Station Processor : BSP)의 제어에 따라 코드분할 다중접속(CDMA) 시스템의 디지털 신호 처리 기능을 하는 다중채널 프로세서 어셈블리(Multi-Channel Processor Assembly : 이하 MCPA라 약칭 함)(10)와, 상기 RCPA(10)에서 전송된 디지털 신호의 무선주파 및 채널 제어를 하는 무선주파 및 채널 제어 프로세서 어셈블리(Radio-Frequency ＆ Channel Control Processor Assembly : 이하 RCPA라 약칭 함)(20)와, 상기 RCPA(20)에서 전송된 신호의 주파수를 변환시키는 기지국 섹터 변환 및 상/하향 변환 어셈블리(Base Station Sector Conversion ＆ Up/Down Convertor Assembly : 이하 BUDA라 약칭 함)(30)에서, 상기 3중 경로 채널 송신 콤바이너는 RCPA(20)내에 제 0부터 제 2 경로 채널 송신 콤바이너 포트(21a,21b,21c)의 3포트로써 3중 경로 채널 송신 콤바이너(combiner)(21)가 구성된다.
여기서, MCPA(10)는 각각 3중 경로 모뎀 칩을 포함하는 제 0부터 제 M 채널 카드(11a,11b,···, 11m+1)로 구성되고, BUDA(30)는 제 0부터 제 2 BUDA(30a,30b, 30c)로 구성된다.
이와 같은 구성을 갖는 종래 기술은 송신 콤바이너 제어시 제 0부터 제 M-1 채널 카드(11a,11b,···, 11m)로 수신되는 디지털 신호는 제 0부터 제 2 경로 채널 송신 콤바이너 포트(21a,21b,21c)에 선택적으로 할당되며, 각 경로의 송신 콤바이너의 레지스터(Register)내의 각 비트(Bit0부터 Bit M-1)들은 M개의 제 0부터 제 M-1 채널 카드(11a,11b ···11m)에 대응하여 제어된다.
예를 들면, 제 M-1 채널카드(11m)의 출력 데이터 전송로를 열기 위해 RCPA(20)내의 제 0부터 제 2 경로 채널 송신 콤바이너 포트(21a,21b,21c)를 인에이블(Enable)시키려면 모든 경로(P0 ∼ P2)들의 콤바이너 레지스터 포트의 M-1 비트를 하이(High)로 인에이블 시킨다. 이렇게 인에이블된 각각의 콤바이너 들은 3개 경로의 제 0부터 제 2 BUDA(30a,30b,30c)로 데이터를 전송한다.
이를 도 2를 참조하여 상세히 설명하기로 한다.
도 2는 도 1에 나타낸 바와 같은 무선주파 및 채널 제어 쉘프의 3중 경로 채널 송신 콤바이너의 제어 포트의 플로우차트이다.
종래 무선주파 및 채널 제어 쉘프의 3중 경로 채널 송신 콤바이너 포트의 제어 흐름은 경로 0(도 1의 21a)부터 처리를 시작한다(S1).
그 다음, 채널 인에이블 마스크를 초기화한다(S2).
채널 카드 0(Channel Card 0)(도 1의 CHC 0)부터 처리를 시작한다(S3).
이어서, 채널 카드0의 상태가 정상인가를 판단한다(S4).
판단결과(S4) 채널 카드0이 정상이면 송신 채널 인에이블을 생성한다(S5).
판단결과(S4) 채널 카드0이 정상이 아니면 채널카드를 다음 채널 카드 번호(즉, 채널카드 1(CHC 1))로 증가시킨다(S6).
이어서, 채널카드 번호가 M-1 보다 작거나 같은가를 판단한다(S7).
판단결과(S7) 채널카드 번호가 M-1 보다 작거나 같다면 다시 채널 카드(채널 카드 1) 상태가 정상인가를 판단하는 단계(S4)로 루프한다.
그러나, 판단결과(S7) 채널카드 번호가 M-1 보다 크다면 채널 인에이블 마스크를 이용하여 해당 경로에 대한 채널 송신 콤바인 포트에 기입한다(S8).
이어서, 경로 번호를 증가(경로 1(21b))시킨다(S9).
그 다음, 경로번호가 3보다 작은가를 판단한다(S10).
판단결과(S10) 경로 번호가 3보다 작다면 채널 인에이블 마스크를 초기화(P1 초기화)하는 단계(S2)로 루프한다.
이와 같은 종래 기지국의 무선주파 및 채널 제어 쉘프의 3중 경로 채널 송신 콤바이너 제어에 있어서는 3중 경로 모드 모뎀 칩으로 제작된 채널 카드로 구성된 경우와, 6중 경로 모드 모뎀 칩으로 제작된 채널 카드로 구성되는 경우, 그리고 두 종류의 채널 카드들이 혼용이 되는 경우, 그리고 6중 경로 이상의 다중경로(Multi-Path)를 지원하는 모뎀 칩으로 채널 카드가 구성되는 경우에 있어서는 채널 송신 콤바이너의 제어가 불가능하여 확장성이 용이하지 않은 문제점이 있었다.
본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 서로 다른 다중경로를 지원하는 모뎀 칩으로 구성된 다중 채널 카드가 탑재된 다중경로 콤바이너를 제어할 수 있는 통신시스템의 다중경로 콤바이너 제어 방법을 제공하기 위한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 다중경로를 지원 가능한 모뎀칩을 가진 복수개의 채널카드로 구성된 다중프로세서 어셈블리와 다중경로 채널 송신 콤바이너로 구성된 무선주파 및 채널 프로세서 어셈블리를 구비한 기지국 장치에서, 상기 채널카드의 상태가 정상인가를 판단하는 제 1 단계와, 상기 채널카드의 상태가 정상이면 상기 채널 카드가 3중 경로 모드를 지원가능한 모뎀칩을 가진 채널 카드인지를 판단하는 제 2 단계와, 상기 채널카드가 3중 경로 모드를 지원 가능한 모드인 경우이면 경로의 수가 3보다 작은가를 판단하는 제 3 단계와, 상기 판단결과에 따라 상기 복수개의 채널카드의 송신 경로를 나누어 상기 송신 콤바이너의 레지스터의 해당 비트가 하이로 셋팅 될 수 있도록 채널 콤바이너 인에이블 마스크를 생성하는 제 4 단계로 이루어진다.
이상과 같은 본 발명에 따르면, 기지국 무선주파 및 채널 제어 쉘프가 3중 경로 모드 모뎀 칩으로 제작된 채널 카드로 구성된 경우와 6중 경로 모드 모뎀 칩으로 제작된 채널 카드로 구성된 경우 단일 루틴으로 채널 송신 콤바이너 제어가 가능하며 두 종류의 채널 카드들이 혼용되는 경우에도 3중 경로 모드로 동작시킬 수 있는 장점이 있다.
도 1은 종래 기지국의 무선주파 및 채널 제어 쉘프의 3중 경로 채널 송신 콤바이너 및 송신 경로의 하드웨어적인 구성도
도 2는 도 1에 나타낸 바와 같은 무선주파 및 채널 제어 쉘프의 3중 경로 채널 송신 콤바이너의 제어 포트 플로우차트
도 3은 본 발명 제 1 실시예에 따른 기지국의 무선주파 및 채널 제어 쉘프의 6중 경로 송신 콤바이너 및 그 송신 경로의 하드웨어적인 구성도
도 4는 본 발명 제 2 실시예에 따른 기지국의 무선주파 및 채널 제어 쉘프의 6중 경로 채널 송신 콤바이너 및 그 송신 경로의 하드웨어적인 구성도
도 5는 도 3 및 도 4에 나타낸 기지국의 무선주파 및 채널 제어 쉘프의 6중 경로 채널 송신 콤바이너의 제어 흐름 플로우차트
*도면의 주요 부분에 대한 부호의 설명*
40,70 : 다중채널 프로세서 어셈블리(MCPA)
50,80 : 무선주파 및 채널 제어 프로세서 어셈블리(RCPA)
60,90 : 기지국 섹터 변환 및 상/하향 변환 어셈블리(BUDA)
41,71 : 채널 카드 51, 81 : 6중 경로 채널 송신 콤바이너
82, 83 : 제 1, 제 2 3중 경로 채널 송신 콤바이너
이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.
도 3은 본 발명 제 1 실시예에 따른 기지국의 무선주파 및 채널 제어 쉘프의 6중 경로 송신 콤바이너 및 그 송신 경로의 하드웨어적인 구성도이다.
본 발명에 따른 기지국의 무선주파 및 채널 제어 쉘프의 6중 경로 채널 송신 콤바이너 및 송신 경로의 하드웨어 적인 구성은 이동통신시스템의 기지국(Base Station Transceiver System) 장치를 구성하는 다수의 어셈블리중 기지국 프로세서(Base Station Processor : BSP)의 제어에 따라 코드분할 다중접속(CDMA) 시스템의 디지털 신호 처리 기능을 하는 MCPA(Multi-Channel Processor Assembly)(40)에 구성되는 채널카드가 제 0부터 제 N-1 채널카드(41a,41b···41n)로 구성되고, 상기 MCPA(40)에서 전송된 디지털 신호의 무선주파 및 채널 제어를 하는 RCPA(Radio-Frequency ＆ Channel Control Processor Assembly)(50)가 제 0부터 제 5 경로 채널 송신 콤바이너 포트(51a,51b···51f)로 구성되며, 상기 RCPA(50)에서 전송된 신호의 주파수를 변환시키는 BUDA(Base Station Sector Conversion ＆ Up/Down Convertor Assembly)(60)가 제 0부터 제 5 BUDA(60a,60b···60f)로 구성된다.
여기서 제 0부터 제 N-1 채널 카드(41a,41b···41n)는 각각 6중 경로 모뎀 칩을 포함하고 각각의 채널 카드의 출력 데이터는 RCPA(50)내의 제 0부터 제 5 경로 채널 송신 콤바이너 포트(51a,51b···51f)에 모두 할당될 수 있으며 또한 각 경로(P0부터 P5)의 콤바이너 내의 모든 콤바이너 비트(비트 0부터 비트 N-1)에 모든 채널 카드들이 할당될 수 있다. 예를 들면 제 0부터 제 N-1 채널 카드(41a,41b···41n)(참고적으로 도 1의 M보다 도 3의 N이 큰 값을 갖는다)의 출력 데이터의 전송로를 열기 위해 RCPA(50)내의 제 0부터 제 5 채널 송신 콤바이너 포트(51a,51b···51f)를 인에이블 시키려면 모든 경로(P0부터 P5)들의 콤바이너 레지스터 포트의 N-1개 비트를 모두 하이로 인에이블 시킨다. 이렇게 인에이블된 각각의 콤바이너 들은 6개 경로의 제 0부터 제 5 BUDA(60a,60b···60n)로 데이터를 전송한다.
도 4는 본 발명 제 2 실시예에 따른 기지국의 무선주파 및 채널 제어 쉘프의 6중 경로 채널 송신 콤바이너 및 그 송신 경로의 하드웨어적인 구성도이다.
본 발명 제 2 실시예에 따른 기지국의 무선주파 및 채널 제어 쉘프의 6중 경로 채널 송신 콤바이너 및 그 송신 경로의 구성은 이동통신시스템의 기지국(Base Transceiver System) 장치를 구성하는 다수의 어셈블리중 기지국 프로세서(Base Station Processor : BSP)의 제어에 따라 코드분할 다중접속(CDMA)시스템의 디지털 신호 처리 기능을 하는 MCPA(Multi-Channel Processor Assembly)(70)에 구성되는 채널카드가 제 0부터 제 (N-1)/2 채널카드(71a,71b···71n/2)의 구성을 갖는 첫 번째 채널 카드부(71A)와, 제 N/2부터 제 N-1 채널 카드(71(n+1)/2,···71n-1)의 구성을 갖는 두 번째 채널 카드부(71B)로 구성되며, 상기 MCPA(70)에서 전송된 디지털 신호의 무선주파 및 채널 제어를 하는 RCPA(Radio-Frequency ＆ Channel Control Processor Assembly)(80)가 제 0부터 제 2 경로 채널 송신 콤바이너 포트(81a,81b,81c)로 구성되는 제 1 3중 경로 채널 송신 콤바이너(82A)와, 제 3부터 제 5 경로 채널 송신 콤바이너 포트(81d, 81e,81f)로 구성되는 제 2 3중 경로 채널 송신 콤바이너(82B)로 구성된다. 그리고, 상기 RCPA(80)에서 전송된 신호의 주파수를 변환시키는 BUDA(Base Station Sector Conversion ＆ Up/Down Convertor Assembly)(90) 역시 제 1 3중 경로 채널 송신 콤바이너(82A)에서 전송된 신호를 변환시키는 제 0부터 제 2 BUDA(91a,91b,91c)로 구성되는 첫 번째 BUDA(91A)와, 제 2 3중 경로 채널 송신 콤바이너(82B)에서 전송된 신호를 변환시키는 제 3부터 제 5 BUDA(91d,91e,91f)로 구성되는 두 번째 BUDA(91B)로 구성된다.
여기서 제 0부터 제 N-1 채널 카드(71a,71b···71n)는 각각 3중 경로 모뎀 칩을 포함하고 6중 경로 채널 송신 콤바이너(81)로 구성된 쉘프에 3중 경로 모뎀 칩으로 제작된 다중 채널 카드를 이용할 경우에는 첫 번째 채널 카드부(71A)는 6중 경로 채널 송신 콤바이너(81)의 제 1 3중 경로 채널 송신 콤바이너(81A)의 제 0부터 제 2 송신 포트(P0부터 P2)로 할당되어 전송로가 이루어지며, 나머지 절반의 두 번째 채널카드부(71B)는 제 2 3중 경로 채널 송신 콤바이너(81B)의 제 3부터 제 5 송신 포트(P3부터 P5)로 할당되어 전송로가 이루어진다.
그리고 각각의 채널 카드별로 할당된 경로에 해당되는 채널 송신 콤바이너 레지스터 포트의 모든 콤바이너 비트(비트 0부터 비트 N-1)는 할당된 채널 카드에 한해서 인에이블 되어야 한다. 예를 들면 제 (N-1)/2 채널 카드(71n/2)의 출력 데이터 전송로를 열기 위해서는 RCPA(80)내의 송신 콤바이너중 제 0부터 제 2 포트(P0부터 P2)의 (N-1)/2 비트를 하이로 인에이블 시켜야 하며, 제 N-1 채널 카드(71n)의 출력 데이터 전송로를 열기 위해서는 RCPA(80)내의 송신 콤바이너중 제 3부터 제 5 포트(P3부터 P5)의 N-1 비트를 하이로 인에이블 시켜야 한다. 이때, 제 (N-1)/2 채널 카드(71n/2)의 출력 데이터는 RCPA(80)의 송신 콤바이너를 거쳐 제 0부터 제 2 BUDA(91a,91b,91c)로 전송되며 제 N-1 채널카드(71n)의 출력 데이터는 제 3부터 제 5 BUDA(91d,91e,91f)로 전송된다.
도 5는 도 3 및 도 4에 나타낸 기지국의 무선주파 및 채널 제어 쉘프의 6중 경로 채널 송신 콤바이너의 제어 흐름 플로우차트이다.
6중 경로까지 지원가능한 모뎀 칩으로 구성된 다중 채널 카드가 탑재된 6중 경로 형상 구조의 송신 콤바이너에 대한 제어(본 발명 제 1 실시예)와 3중 경로까지 지원하는 모뎀 칩으로 구성된 다중 채널 카드가 탑재된 6중 경로 구조의 송신 콤바이너에 대한 제어(본 발명 제 2 실시예)를 하는 것을 보여준다.
송신 콤바이너의 인에이블 포트가 제어되는 시점은 오버헤드(overhead) 채널 및 트래픽(traffic) 채널이 정상적으로 연결된 시점과 채널 언블록(Unblock)되는 시점으로 먼저, 제 0 경로(pathNum 0)부터 처리를 시작한다(S21).
그 다음, 채널 인에이블 마스크를 초기화한다(S22).
채널 카드 0(Channel Card 0)(도 3 또는 도 4의 CHC 0)부터 처리를 시작한다(S23).
이어서, 채널 카드0의 상태가 정상인가를 판단한다(S24).
판단결과(S24) 채널 카드0이 정상이 아니면 채널카드를 다음 채널 카드 번호(즉, 채널카드 1(CHC 1))로 증가시킨다(S30).
그러나, 판단결과(S24) 채널 카드0이 정상이면 3중 경로 모드인가를 판단한다(S25).
판단결과(S25) 3중 경로 모드가 아니면 6중 경로 모드이므로 각각의 경로별 채널 카드별로 송신 콤바이너 레지스터 포트의 비트 맵(Map)에 매칭(matching)시켜 인에이블 되어야 하는 해당 비트가 하이로 셋팅될 수 있도록 채널 인에이블 마스크가 생성된다(S29). 즉. 이 값을 송신 콤바이너 레지스터 포트에 기입(Write)한다.
그러나, 판단결과(S25) 3중 경로 모드이면 경로번호가 3보다 작거나 같은가를 판단한다(S26).
판단결과(S26) 경로번호가 3보다 작으면 채널 카드 번호가 (N-1)/2보다 작거나 같은가를 판단한다(S27).
판단결과(S27) 채널 카드 번호가 (N-1)/2보다 작거나 같다면 즉, 제 0부터 제 2 경로(P0부터 P2)이므로 인에이블 되어야 하는 해당 비트가 하이로 셋팅될 수 있도록 채널 인에이블 마스크를 생성한다(S29). 즉, 이 값을 송신 콤바이너 레지스터 포트에 기입(Write)한다.
그러나, 판단결과(S27) 채널 카드 번호가 (N-1)/2보다 작거나 크지 않다면 채널 카드 번호를 증가시킨다(S30).
그리고, 판단결과(S26) 경로 번호가 3보다 작지 않다면(크거나 같다면) 채널 카드 번호가 (N-1)/2보다 큰가를 판단한다(S28).
판단결과(S28) 채널 카드 번호가 (N-1)/2보다 크다면 즉, 제 3부터 제 5 경로(P3부터 P5)이므로 인에이블 되어야 하는 해당 비트가 하이로 셋팅될 수 있도록 채널 인에이블 마스크를 생성한다(S29). 즉, 이 값을 송신 콤바이너 레지스터 포트에 기입(Write)한다.
그러나, 판단결과(S28) 채널 카드 번호가 (N-1)/2보다 크지 않거나 같다면 채널 카드 번호를 증가시킨다(S30).
이어서, 채널카드 번호가 N-1 보다 작거나 같은가를 판단한다(S31).
판단결과(S31) 채널카드 번호가 N-1 보다 작거나 같다면 다시 채널 카드(증가시킨 채널 카드 번호인 채널 카드 1(CHC 1)) 상태가 정상인가를 판단하는 단계(S24)로 루프한다. 즉, 채널 카드 개수(N-1) 만큼 S23에서 S31 단계를 반복한다.
그러나, 판단결과(S31) 채널카드 번호가 N-1 보다 크다면 해당 경로에 대한 채널 송신 콤바인 포트에 기입한다(S32).
이어서, 경로 번호를 증가(경로 2)시킨다(S33).
그다음, 경로번호가 6보다 작은가를 판단한다(S34).
판단결과(S34) 경로 번호가 6보다 작다면 채널 인에이블 마스크를 초기화(P1 초기화)하는 단계(S21)로 루프한다. 즉, 6중 경로를 지원하므로 6중 경로까지 S21부터 S34 단계를 반복하는 것이다.
본 발명은 기지국 무선주파 및 채널 제어 쉘프가 3중 경로 모드 모뎀 칩으로 제작된 채널 카드로 구성된 경우와 6중 경로 모드 모뎀 칩으로 제작된 채널 카드로 구성된 경우 단일 루틴으로 채널 송신 콤바이너 제어가 가능하며 두 종류의 채널 카드들이 혼용되는 경우에는 3중 경로 모드로 동작시킬 수 있다. 또한 추후로 6중 경로 이상의 다중경로를 지원하는 모뎀 칩으로 채널 카드가 구성되는 경우에도 확장성을 용이하게 할 수 있는 효과가 있다.

Claims (2)

  1. 다중경로를 지원 가능한 모뎀칩을 가진 복수개의 채널카드로 구성된 다중프로세서 어셈블리와 다중경로 채널 송신 콤바이너로 구성된 무선주파 및 채널 프로세서 어셈블리를 구비한 기지국 장치에서,
    상기 채널카드의 상태가 정상인가를 판단하는 제 1 단계와;
    상기 채널카드의 상태가 정상이면 상기 채널 카드가 3중 경로 모드를 지원가능한 모뎀칩을 가진 채널 카드인지를 판단하는 제 2 단계와;
    상기 채널카드가 3중 경로 모드를 지원 가능한 모드인 경우이면 경로의 수가 3보다 작은가를 판단하는 제 3 단계와;
    상기 판단결과에 따라 상기 복수개의 채널카드의 송신 경로를 나누어 상기 송신 콤바이너의 레지스터의 해당 비트가 하이로 셋팅 될 수 있도록 채널 콤바이너 인에이블 마스크를 생성하는 제 4 단계로 이루어지는 것을 특징으로 하는 통신시스템의 다중경로 콤바이너 제어 방법.
  2. 제 1 항에 있어서, 상기 제 1 단계부터 제 4 단계는 상기 경로수와 상기 채널카드수 만큼 반복하는 것을 특징으로 하는 통신시스템의 다중경로 콤바이너 제어 방법.
KR10-1999-0041562A 1999-09-28 1999-09-28 통신시스템의 다중경로 콤바이너 제어 방법 KR100379381B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0041562A KR100379381B1 (ko) 1999-09-28 1999-09-28 통신시스템의 다중경로 콤바이너 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0041562A KR100379381B1 (ko) 1999-09-28 1999-09-28 통신시스템의 다중경로 콤바이너 제어 방법

Publications (2)

Publication Number Publication Date
KR20010028995A true KR20010028995A (ko) 2001-04-06
KR100379381B1 KR100379381B1 (ko) 2003-04-10

Family

ID=19613069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0041562A KR100379381B1 (ko) 1999-09-28 1999-09-28 통신시스템의 다중경로 콤바이너 제어 방법

Country Status (1)

Country Link
KR (1) KR100379381B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499468B1 (ko) * 2000-03-13 2005-07-07 엘지전자 주식회사 통신 시스템에서 데이터 수집 방법
KR100682050B1 (ko) * 2001-04-18 2007-02-12 넥스원퓨처 주식회사 다중채널 데이터송수신 모뎀

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499468B1 (ko) * 2000-03-13 2005-07-07 엘지전자 주식회사 통신 시스템에서 데이터 수집 방법
KR100682050B1 (ko) * 2001-04-18 2007-02-12 넥스원퓨처 주식회사 다중채널 데이터송수신 모뎀

Also Published As

Publication number Publication date
KR100379381B1 (ko) 2003-04-10

Similar Documents

Publication Publication Date Title
JP3217307B2 (ja) 無線送信装置
US6333926B1 (en) Multiple user CDMA basestation modem
USRE36591E (en) Transmission diversity for a CDMA/TDD mobile telecommunication system
EP1670157B1 (en) Method and system for CDMA mobile communication
JP3181440B2 (ja) Ｃｄｍａ方式通信装置
US20070189369A1 (en) Open-Loop Diversity Technique for Systems Employing Multi-Transmitter Antennas
US7187665B2 (en) Apparatus and method of scheduling channel allocation in dynamic TDMA frame
US7822106B2 (en) Enhanced rake structure
US20060203895A1 (en) Multiple channel joint decoding at mobile handset
US6920122B1 (en) Control method of channel assign
KR100379381B1 (ko) 통신시스템의 다중경로 콤바이너 제어 방법
US6678313B1 (en) Correlation circuit for spread spectrum communication
US20030120994A1 (en) Convolutional encoding using a modified multiplier
US6763028B2 (en) Transceiver apparatus
US7050826B2 (en) Hardware structure for a transmission/reception device for mobile radio applications, and method for processing data in such a transmission/reception device
US6985468B2 (en) Memory circuit and coherent detection circuit
US20010004379A1 (en) Combiner
EP0729240B1 (en) Code division multiple access cellular mobile radio systems
US5983105A (en) Method and receiver implemented on the rake principle
KR100264971B1 (ko) 이동 통신 채널 구성 방법 및 장치
EP1300961B1 (en) Receiving unit and semiconductor device
US6748014B1 (en) Correlator/FIR filter unit for dual-mode transceiver
US8041326B2 (en) Data transmission method
EP1158688A1 (en) Dynamic finger allocation for rake receiver
CN101369823A (zh) 耙式接收器、路径搜寻器及结合装置与行动通讯装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee