KR20010025817A - Channel persumption apparatus of reverse direction link in the CDMA system - Google Patents

Channel persumption apparatus of reverse direction link in the CDMA system Download PDF

Info

Publication number
KR20010025817A
KR20010025817A KR1019990036851A KR19990036851A KR20010025817A KR 20010025817 A KR20010025817 A KR 20010025817A KR 1019990036851 A KR1019990036851 A KR 1019990036851A KR 19990036851 A KR19990036851 A KR 19990036851A KR 20010025817 A KR20010025817 A KR 20010025817A
Authority
KR
South Korea
Prior art keywords
channel
adder
output
component
value
Prior art date
Application number
KR1019990036851A
Other languages
Korean (ko)
Inventor
김진일
Original Assignee
박종섭
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업 주식회사 filed Critical 박종섭
Priority to KR1019990036851A priority Critical patent/KR20010025817A/en
Publication of KR20010025817A publication Critical patent/KR20010025817A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/709Correlator structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • H04B1/7115Constructive combining of multi-path signals, i.e. RAKE receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements
    • H04L27/2689Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2695Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation with channel estimation, e.g. determination of delay spread, derivative or peak tracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PURPOSE: An apparatus for estimating channels in a reverse link of a CDMA(Code Division Multiple Access) system is provided to find out an amplitude and a phase of a channel in a state of a pilot signal not being transmitted, and to estimate the channel by using a maximum output correlation value only of an existing rake receiver, then to detect a synchronization by using estimated channel information. CONSTITUTION: Adders(S21,S22) add an I(In-phase) component(d_I(t)) and a Q(quadrature) component(d_Q(t) to a PN(Pseudo Noise) code of an I channel whose synchronization is adjusted with a transmission signal. Adders(S23,S24) add an output of the adder(S21) to a W¬1(t) and a W¬M(t). Adders(S25,S26) add an output of the adder(S22) to the W¬1(t) and the W¬M(t). Integral circuits(20-23) perform integral processes as many as 64 chips corresponding to one Walsh code period, from outputs of the adders(S23-S25). A maximum correlation value selector(24) selects a biggest value from 64 correlator outputs of the I channel from the integral circuits(20-23), and takes the value as a Z_ll¬k(m,l)''max. The selector(24) selects a biggest value from 64 correlator outputs of a Q channel, and takes the value as a Z_Ql¬k(m,l)''max. A channel estimator(25) estimates a size component and a phase component of a channel, by using the taken values.

Description

씨디엠에이 시스템의 역방향 링크에서의 채널 추정장치 {Channel persumption apparatus of reverse direction link in the CDMA system}Channel persumption apparatus of reverse direction link in the CDMA system

본 발명은 IS-95 등을 포함하는 CDMA시스템에 관한 것으로, 특히 파일롯 신호의 전송이 없는 상태에서 채널의 진폭과 위상을 용이하게 알아낼 수 있는 CDMA시스템의 역방향 링크에서의 채널 추정장치에 관한 것이다.The present invention relates to a CDMA system including an IS-95, and more particularly, to a channel estimating apparatus in a reverse link of a CDMA system that can easily find out the amplitude and phase of a channel in the absence of a pilot signal transmission.

일반적으로 무선통신에는 신호가 전송되는 채널의 정보(위상 및 크기정보)를 이용하는 동기방식의 복조기가 채널정보를 모르는 상태에서 신호를 복조하는 비동기 방식의 복조기에 비해 2-3dB의 성능 향상이 있다.In general, in wireless communication, a synchronous demodulator using information (phase and size information) of a channel on which a signal is transmitted has a performance improvement of 2-3 dB compared to an asynchronous demodulator that demodulates a signal without knowing the channel information.

그러나 현재 이동통신의 주류를 이루고 있는 CDMA시스템의 역방향 채널에서는 전력소모 등의 이유로 파일롯 신호의 전송을 하지 않으므로 채널정보를 얻을 수 있는 동기 검파는 불가능하다.However, in the reverse channel of the CDMA system which is the mainstream of mobile communication, the synchronous detection for channel information is impossible because the pilot signal is not transmitted due to power consumption.

그 대신 역방향채널에서는 비동기 검파가 사용되고 있으며, 64-어레이 직교 방식이 현재 IS-95시스템의 역방향에 적용되고 있다.Instead, asynchronous detection is used in the reverse channel, and 64-array orthogonality is currently applied in the reverse direction of IS-95 systems.

여기서 상기 파일롯 신호는 송신단과 수신단에서 약속되어 있는 신호로 시스템에서 채널추정을 하거나 동기를 맞출 때 사용된다.Here, the pilot signal is a signal promised at the transmitter and the receiver and is used when channel estimation or synchronization is performed in the system.

도 1은 일반적인 64-어레이 DS-CDMA시스템의 송신부 구성을 나타낸 블록도로, CDMA채널에서 채널 코딩을 거쳐 나온 데이터를 입력으로 받아 해당하는 왈쉬 코드를 출력하는 64-어레이 왈쉬 코드 시퀀스(1)와, CDMA 시스템에서 대역을 확산시키기 위한 PN코드를 발생시키는 I쇼트 코드부(2) 및 Q쇼트 코드부(3)와, 상기 64-어레이 왈쉬 코드 시퀀스(1)의 출력과 I쇼트 코드부(2) 및 Q쇼트 코드부(3)의 출력을 더하는 덧셈기(S1)(S2)와, 상기 덧셈기(S2)의 출력을 일정시간 지연시키는 지연부(4)와, 상기 덧셈기(S1)의 출력과 cosωc(t)의 출력을 곱하는 곱셈기(A1)와, 상기 지연부(4)에 의해 지연된 출력과 sinωc(t)를 곱하는 곱셈기(A2)로 구성된 것이다.1 is a block diagram showing the configuration of a transmitting unit of a typical 64-array DS-CDMA system. An I-short code section 2 and a Q-short code section 3 for generating a PN code for spreading a band in a CDMA system, the output of the 64-array Walsh code sequence 1 and the I-short code section 2 And an adder (S1) (S2) for adding the output of the Q short code unit (3), a delay unit (4) for delaying the output of the adder (S2) for a predetermined time, and the output of the adder (S1) and cosωc ( A multiplier A1 for multiplying the output of t) and a multiplier A2 for multiplying the output delayed by the delay unit 4 and sinωc (t).

이와같이 구성된 종래 64-어레이 DS-CDMA시스템의 송신부에 있어서는, 64-어레이 왈쉬 코드 시퀀스(1)에서 입력 데이터를 6비트씩 묶어 이에 해당하는 왈쉬 코드를 출력한다.In the transmission unit of the conventional 64-array DS-CDMA system configured as described above, input data is grouped by 6 bits in the 64-array Walsh code sequence 1 to output corresponding Walsh codes.

그리고 I쇼트 코드부(2)와 Q쇼트 코드부(3)에서는 CDMA시스템에서 대역을 확산시키기 위한 PN코드를 발생시키며, 이때 지연부(4)에 의해 Q쇼트 코드부(3)의 출력이 일정시간 지연되는데 이 지연부(4)로 오프셋 QPSK(Quadrature Phase Shift Keying)를 사용한다.The I-short code section 2 and the Q-short code section 3 generate a PN code for spreading the band in the CDMA system, and the output of the Q-short code section 3 is constant by the delay section 4. The delay unit 4 uses an offset quadrature phase shift keying (QPSK).

즉, 6 비트의 정보 비트열이 심볼 그룹되어 26개의 직교 왈쉬-하다마드 코드중 하나로 매핑된 후 각 심볼이 PN 코드에 의해 확산된다.That is, six bits of information bit strings are grouped into symbols and mapped to one of 2 6 orthogonal Walsh-Hadamard codes, and then each symbol is spread by the PN code.

여기서, i 번째 사용자의 전송 신호 si(t)는 다음 수학식 1과 같이 표시된다.Here, the transmission signal s i (t) of the i-th user is expressed by Equation 1 below.

도 2는 종래 비동기 검파방식의 레이크 수신기의 구성을 나타낸 것으로, 수신신호{r(t)}와 cosωc(t)를 곱하는 곱셈기(A3)와, 수신신호{r(t)}와 sinωc(t)를 곱하는 곱셈기(A4)와, 상기 곱셈기(A3)의 출력을 필터링하는 로우패스필터인 LPF(5)와, 상기 곱셈기(A4)의 출력을 필터링하는 로우패스필터인 LPF(6)와, 상기 LPF(5)의 출력과{a^i}_I (t),{a^i} _Q (t)을 각각 더하는 덧셈기(S3)(S4)와, 상기 LPF(6)의 출력과 {a^i}_I (t),{a^i} _Q (t)을 각각 더하는 덧셈기(S5)(S6)와, 상기 덧셈기(S3)의 출력과 W ^1 (t),W^M (t)을 각각 더하는 덧셈기(S7)(S8)와, 상기 덧셈기(S4)의 출력과 W ^1 (t),W^M (t)을 각각 더하는 덧셈기(S9)(S10)와, 상기 덧셈기(S5)의 출력과 W ^1 (t),W^M (t)의 출력을 더하는 덧셈기(S11)(S12)와, 상기 덧셈기(S6)의 출력과 W ^1 (t),W^M (t)의 출력을 더하는 덧셈기(S13)(S14)와, 상기 덧셈기(S7-S14)의 출력으로부터 한 왈쉬 코드의 주기에 해당하는 64칩만큼의 적분을 수행하는 적분기회로(7-14)와, 상기 적분기회로(7)(11)의 출력을 더하는 덧셈기(S15)와, 상기 적분기 회로(8)(12)의 출력을 더하는 덧셈기(S16)와, 상기 적분기 회로(9)(13)의 출력을 더하는 덧셈기(S17)와, 상기 적분기 회로(10)(14)의 출력을 더하는 덧셈기(S18)과, 상기 덧셈기(S15-S18)로부터 에너지를 구하기 위하여 적분된 값의 제곱을 취하는 제곱기(15-18)와, 상기 제곱기(15)(17)의 출력을 더하는 덧셈기(S19)와, 상기 제곱기(16)(18)의 출력을 더하는 덧셈기(S20)와, 상기 덧셈기(S19)(S20)의 출력(S1-SM)으로부터 최고값을 선택하는 최고값 선택부(19)로 구성된 것이다.2 shows a configuration of a conventional rake receiver of an asynchronous detection method. The multiplier A3 multiplies the received signal {r (t)} and cosωc (t), the received signal {r (t)} and sinωc (t). A multiplier (A4) multiplying by, a low pass filter (LPF) 5 for filtering the output of the multiplier (A3), a low pass filter (LPF 6) for filtering the output of the multiplier (A4), and the LPF An adder S3 (S4) that adds the output of (5) and {a ^ i} _I (t) and {a ^ i} _Q (t), respectively, and the output of the LPF 6 and {a ^ i} _I (t), {a ^ i} _Q (t) adder (S5) (S6) and the output of the adder (S3) and W ^ 1 (t), W ^ M (t) An adder S7 (S8), an output of the adder S4, an adder S9 (S10) for adding W ^ 1 (t) and W ^ M (t), respectively, and an output of the adder S5, Adder (S11) (S12) that adds the outputs of W ^ 1 (t), W ^ M (t), the output of the adder (S6) and the outputs of W ^ 1 (t), W ^ M (t) To the adders S13 and S14, and to the outputs of the adders S7 to S14. An integrator circuit 7-14 that performs integration of 64 chips corresponding to a period of one Walsh code, an adder S15 that adds outputs of the integrator circuits 7 and 11, and the integrator circuit. (8) an adder (S16) for adding the outputs of (12), an adder (S17) for adding the outputs of the integrator circuits (9) and (13), and an adder for adding the outputs of the integrator circuits (10, 14) ( S18), a squarer 15-18 that takes the square of the integrated value to obtain energy from the adders S15-S18, and an adder S19 that adds the outputs of the squarers 15, 17, and And an adder (S20) for adding the outputs of the squarers (16) and (18), and a maximum value selector (19) for selecting the highest value from the outputs (S1-SM) of the adders (S19) and (S20). will be.

이와같은 구성에 있어서, 기지국에서는 다경로 성분을 추적하기 위한 레이크 수신기를 사용하고 있으며, 도 2는 레이크 수신기의 l번째 가지를 나타낸 것으로, I 채널 저역 통과 성분은 다음 수학식 2와 같다.In this configuration, the base station uses a rake receiver for tracking the multipath component, Figure 2 shows the first branch of the rake receiver, the I channel low-pass component is represented by the following equation (2).

만일, 원하는 사용자가 k번째 사용자라고 가정하면, 이때 tau_{n_l} ^k``은 l번째 다경로 추적 성분이며 tau_{n_l} ^k``가 동기장치에 의하여 정확히 추정되었을 경우 다음 수학식 3과 같이 d_{II}^{k,n_l } (t)``를 정의 할 수 있다.If it is assumed that the desired user is the k-th user, then tau_ {n_l} ^ k`` is the l-th multipath tracking component and tau_ {n_l} ^ k '' is correctly estimated by the synchronizer. You can define d_ {II} ^ {k, n_l} (t) '' as

d_{II} ^{k,n_l} ~=~ d_I (t) a_I^k (t- tau_{n_l}^k )d_ {II} ^ {k, n_l} ~ = ~ d_I (t) a_I ^ k (t-tau_ {n_l} ^ k)

따라서, 상기 수학식 2를 수학식 3에 대입하면 다음 수학식 4와 같다.Therefore, when Equation 2 is substituted into Equation 3, Equation 4 is obtained.

도 2에서 l번째 수신기의 m 번째 상관기의 출력은 다음 수학식 5와 같이 정의된다.In FIG. 2, the output of the m th correlator of the l th receiver is defined as in Equation 5 below.

여기서 I_{1,II}^{k,k}``는 Q채널의 확산 PN부호에 의한 자기 간섭 성분이며, I_{2,II}^{k,k}``는 다경로 성분으로 인한 수신기의 l번째 가지의 자기 간섭 성분이고, I_{II}^{k,i}``는 다중 사용자에 의한 간섭 성분이다.Where I_ {1, II} ^ {k, k} '' is the magnetic interference component due to the spread PN code of the Q channel, and I_ {2, II} ^ {k, k} '' is the receiver due to the multipath component. Is the magnetic interference component of the l-th branch of, and I_ {II} ^ {k, i} '' is the interference component by multiple users.

그리고 N_{II}^{k}``은 AWGN에 의한 항이며, 같은 방법으로 Z_IQ ^k (m,l)``, Z_QI ^k (m,l)``, Z_QQ ^k (m,l)``에 대하여 표현할 수 있고, 상관기의 출력은 다음 수학식 6과 같은 결과를 얻는다.And N_ {II} ^ {k} '' are terms according to AWGN, and Z_IQ ^ k (m, l) ``, Z_QI ^ k (m, l) ``, Z_QQ ^ k (m, l ), And the output of the correlator gives the result as shown in Equation 6 below.

여기서 Ew는 심볼 에너지이며 EW=PTW이다. 동일 이득 결합기 레이크 수신기인 경우 k번째 사용자의 심볼 판정 변수는 다음 수학식 7과 같다.Where E w is the symbol energy and E W = PT W. In the case of an equal gain combiner Rake receiver, the symbol decision variable of the k-th user is expressed by Equation 7 below.

여기서, S_k (m,l)은 다음 수학식 8과 같다. Here, S_k (m, l) is as shown in Equation (8).

s_k (m,l) ~=~[Z_{II}^k (m,l)+Z_{QQ}^k (m,l) ]^2 + [Z_{IQ}^k (m,l)-Z_{QI}^k (m,l)]^2s_k (m, l) ~ = ~ [Z_ {II} ^ k (m, l) + Z_ {QQ} ^ k (m, l)] ^ 2 + [Z_ {IQ} ^ k (m, l)- Z_ {QI} ^ k (m, l)] ^ 2

수신단에서 심볼을 결정하기 위하여 수학식 8에 최대비 판정을 적용한다. 즉, M개의 상관기 출력 중 최대인 것을 선택하는 것으로 AWGN 채널에서 최적의 성능을 갖는다.The maximum ratio decision is applied to Equation 8 to determine the symbol at the receiving end. That is, selecting the maximum of the M correlator outputs has the best performance in the AWGN channel.

그러나 다중 사용자 환경은 AWGN이 아니므로 최적의 성능을 나타내지는 않으나 단순성 때문에 널리 사용되고 있다However, the multi-user environment is not AWGN, so it does not show optimal performance but is widely used due to its simplicity.

본 발명은 이와같은 점에 부응하여 안출한 것으로, 본 발명의 목적은, 별도의 학습 신호의 추가없이 기존 레이크 수신기의 최대 출력 상관값만을 이용하여 채널을 추정하도록 하는 CDMA시스템의 역방향 링크에서의 채널 추정장치를 제공하는데 있다.The present invention has been devised in response to this, and an object of the present invention is to provide a channel in a reverse link of a CDMA system for estimating a channel using only the maximum output correlation value of an existing rake receiver without adding a learning signal. The present invention provides an estimation apparatus.

이와같은 본 발명에 의하면 추정된 채널 정보를 이용하여 동기 검파를 함으로써 시스템의 성능개선과 용량증대를 얻을 수 있다.According to the present invention as described above, by performing synchronous detection using estimated channel information, it is possible to improve performance and increase capacity of the system.

도 1은 종래 64-어레이 DS-CDMA시스템의 송신부 블록도1 is a block diagram of a transmitter of a conventional 64-array DS-CDMA system.

도 2는 종래 비동기 검파 방식의 구성도2 is a block diagram of a conventional asynchronous detection method

도 3은 본 발명에 따른 채널 추정장치의 구성도3 is a block diagram of a channel estimating apparatus according to the present invention;

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

S21-S26:덧셈기 20-23:적분기회로S21-S26: Adder 20-23: Integrator Circuit

24:최대상관값 선택부 25:채널추정부24: Maximum correlation value selector 25: Channel estimation

이와같은 목적을 달성하기 위한 본 발명은 적분기회로로부터 I채널의 64개의 상관기 출력중에서 가장 큰 값을 선택하여 Z_II ^k (m,l)``max로 취하고, Q채널의 64개의 상관기 출력중에서 가장 큰 값을 선택하여 Z_QI ^k (m,l)``max로 취하는 최대상관값 선택부를 구비하고, 상기 최대상관값 선택부로부터의 Z_II ^k (m,l)``max, Z_QI ^k (m,l)``max을 이용하여 채널의 파라미터인 크기성분과 위상성분을 추정하는 채널 추정부를 구비하여 구성함을 특징으로 한다.In order to achieve the above object, the present invention selects the largest value among the 64 correlator outputs of the I channel from the integrator circuit, takes Z_II ^ k (m, l) `` max, and selects the largest value among the 64 correlator outputs of the Q channel. Select a large value and have a maximum correlation value selection section taking Z_QI ^ k (m, l) `` max, and Z_II ^ k (m, l) `` max, Z_QI ^ k ( and a channel estimator for estimating a magnitude component and a phase component which are parameters of a channel using m, l) `` max.

이하, 본 발명의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 구성도로, 레이크 수신기의 각 가지로 입력된 수신신호의 저역통과된 동위상 성분인d_I (t)와 직교성분인 d_Q (t)를 전송신호와 동기가 맞추어진 동위상 채널의 PN코드인a_I ^k (t)``에 각각 더하는 덧셈기(S21) 및 덧셈기(S22)와, 상기 덧셈기(S21)의 출력과 W ^1 (t),W^M (t)을 각각 더하는 덧셈기(S23)(S24)와, 상기 덧셈기(S22)의 출력과 W ^1 (t),W^M (t)을 각각 더하는 덧셈기(S25)(S26)와, 상기 덧셈기(S23-S25)의 출력으로부터 한 왈쉬 코드의 주기에 해당하는 64칩만큼의 적분을 수행하는 적분기회로(20-23)와, 상기 적분기 회로(20-23)로부터 I채널의 64개의 상관기 출력중에서 가장 큰 값을 선택하여 Z_II ^k (m,l)``max로 취하고, Q채널의 64개의 상관기 출력중에서 가장 큰 값을 선택하여 Z_QI ^k (m,l)``max로 취하는 최대상관값 선택부(24)와, 상기 최대상관값 선택부(24)로부터의 Z_II ^k (m,l)``max, Z_QI ^k (m,l)``max을 이용하여 채널의 파라미터인 크기성분과 위상성분을 추정하는 채널 추정부(25)로 구성된다.3 is a configuration diagram of the present invention, in which a low-pass in-phase component d_I (t) and an orthogonal component d_Q (t) of a received signal input to each branch of a rake receiver are synchronized with a transmission signal in phase channel Adder (S21) and adder (S22), respectively, and add the output of the adder (S21) and W ^ 1 (t), W ^ M (t) Adder (S23) (S24), the output of the adder (S22), adders (S25) (S26) to add W ^ 1 (t) and W ^ M (t), respectively, of the adders (S23-S25) An integrator circuit 20-23 that performs integration of 64 chips corresponding to a period of one Walsh code from the output and the largest value among 64 correlator outputs of I channels are selected from the integrator circuit 20-23. The maximum correlation value selector 24 taking Z_II ^ k (m, l) `` max and selecting the largest value among the 64 correlator outputs of the Q channel and taking Z_QI ^ k (m, l) `` max. And to the maximum correlation value selector 24. Consists of Z_II ^ k (m, l) `` max, Z_QI ^ k (m, l) `channel estimation unit 25 for estimating the channel parameter magnitude component and a phase component using the` max.

이와같이 구성된 본 발명의 작용을 설명하면 다음과 같다.Referring to the operation of the present invention configured as described above is as follows.

먼저,d_I (t)``와 d_Q (t)``는 레이크(RAKE) 수신기의 각 가지로 입력된 수신 신호의 저역 통과된 동위상 성분과 직교 위상 성분이고는 시간 t에서 추정된 k번째 사용자의 계수 추정값이다.First, d_I (t) and d_Q (t) are the low pass in-phase and quadrature components of the received signal input to each branch of the RAKE receiver. Is the coefficient estimate of the k-th user estimated at time t.

즉, 각 경로를 통하여 수신된 신호 d_I (t)``는 전송 신호와 동기가 맞추어진 동위상 채널의 PN 코드(a_I ^k (t)``)와 더해진 후, 64 개의 왈쉬 코드와 상관 관계를 취하게 되는데 이때, m 번째 왈쉬 코드와의 상관기의 출력은 다음 수학식 9와 같다.That is, the signal d_I (t), '' received through each path, is added to the PN code (a_I ^ k (t) ``) of the in-phase channel synchronized with the transmission signal and then correlated with 64 Walsh codes. In this case, the output of the correlator with the m th Walsh code is expressed by Equation 9 below.

또한, d_Q (t)``에 동위상 채널의 채널의 PN 코드를 곱합 후, M 개의 왈쉬 코드와 상관 관계를 취하면, 다음 수학식 10과 같은 m 번째 왈쉬 코드와의 상관기의 출력을 얻게 된다.In addition, multiplying the PN codes of the channels of the in-phase channel by d_Q (t), and correlating the M Walsh codes yields the output of the correlator with the m th Walsh code as shown in Equation 10 below. .

상기 수학식 9, 수학식 10에서 상관기의 출력 Z_II ^k (m,l)``, Z_QI ^k (m,l)``는 m=j 일 때(즉, 앞 심볼의 결정이 올바른 결정일 때) 추정할려고 하는 채널의 값과 간섭 신호의 합으로 나타나게 된다.In Equations 9 and 10, the outputs of the correlators Z_II ^ k (m, l) `` and Z_QI ^ k (m, l) '' are m = j (that is, when the decision of the preceding symbol is a correct decision). ) The sum of the channel value and the interference signal to be estimated.

통상, 올바른 심볼의 결정은 상관기의 출력값 중 최대의 값을 취했을 때 얻을 확률이 크므로 M개의 상관기 출력중 가장 큰 출력값을 취하는데, 이는 다음 수학식 11, 수학식 12와 같이 선택하면 된다.In general, since the probability of determining the correct symbol is large when the maximum value of the output values of the correlator is taken, the largest output value of the M correlator outputs is obtained, which can be selected as shown in Equations 11 and 12 below.

여기서,이고, omega_c``와 tau_{n_l}``은 알 수 있는 값이다.here, Omega_c and tau_ {n_l} are known values.

그리고 I_{II} ^{k,k} (l)``, I_{II} ^{k,i} (l)``, N_{II} ^{k} (l)``은 모두 평균 0을 갖는 가우시안 분포의 신호로 볼 수 있으므로,에 기초를 둔 치우치지 않은 추정(unbiased estimation)을 할 수 있다.And I_ {II} ^ {k, k} (l) ``, I_ {II} ^ {k, i} (l) ``, N_ {II} ^ {k} (l) `` are all on average 0 Can be seen as a signal of a Gaussian distribution with Unbiased estimation based on

여기서,는 채널의 정보 이외에 가산성 잡음의 영향을 포함하고 있으므로 이전 채널 추정값을 이용하는 적응 방식을 사용하여 가산성 잡음으로 인한 영향을 제거할 수 있다.here, In addition to the information of the channel, since the influence of the additive noise is included, an adaptive method using the previous channel estimate can be used to eliminate the effect of the additive noise.

그리고 현재 추정할려고 하는 채널 계수의 값은 한 심볼 전의 채널 계수 값과 어느 정도 상관 관계를 유지하고 있으므로 이러한 상관 관계를 이용하여 채널 추정의 정확도를 높일 수 있다.In addition, since the channel coefficient value to be estimated currently has a degree of correlation with the channel coefficient value of one symbol before, the accuracy of channel estimation can be improved by using the correlation.

즉, 페이딩 채널 계수의 값은 "1차 가우스-마코프 과정"(first-order Gauss-Markov process)으로 표현될 수 있다.That is, the value of the fading channel coefficient may be expressed as a "first-order Gauss-Markov process".

위와 같은 관계를 이용하여 다음 수학식 13과 같이 채널 추정을 할 수 있는데 먼저, 이전 채널 추정값에 beta``를 곱하고에 (1-beta``)를 곱한다.Using this relationship, we can estimate the channel as shown in Equation 13. First, multiply the previous channel estimate by beta, Multiply by (1-beta``).

다음에 두 값을 더함으로써 채널 계수의 추정값을 얻어내며 이 값은 이전 추정값을 이용하여 가산성 잡음으로 인한 영향을 제거한 값이 된다.Next, we add the two values to obtain an estimate of the channel coefficients, which are then removed from the effects of additive noise using the previous estimates.

여기서는 k번째 사용자의 시간 t에서의 채널 계수 추정값이며, beta``는 망각 상수(forgetting factor)이다.here Is an estimate of the channel coefficient at time t of the k-th user, and beta `` is a forgetting factor.

그리고 I_{II} ^{k,k} (l)``, I_{II} ^{k,i} (l)``, N_{II} ^{k} (l)``의 확률 밀도 함수는 모두 가우시안이므로, 채널 추정 에러의 분포를 가우시안으로 생각할 수 있다.And probability density functions of I_ {II} ^ {k, k} (l) ``, I_ {II} ^ {k, i} (l) ``, N_ {II} ^ {k} (l) `` Since are all Gaussian, the distribution of channel estimation error can be considered as Gaussian.

이상에서 설명한 바와같은 본 발명은 파이롯 신호의 전송이 없는 상태에서 채널의 진폭과 위상을 알아내는 채널 추정기를 제공하여 별도의 학습신호의 추가없이 기존 레이크 수신기의 최대 출력 상관값만을 이용하여 채널을 추정하고 추정된 채널 정보를 이용하여 동기 검파를 함으로써 시스템의 성능을 개선할 수 있음은 물론 용량을 증대할 수 있는 효과가 있다.As described above, the present invention provides a channel estimator that finds the amplitude and phase of a channel in the absence of a pilot signal, and uses only the maximum output correlation value of an existing rake receiver without adding a learning signal. By estimating and using the estimated channel information for synchronous detection, the performance of the system can be improved and the capacity can be increased.

Claims (1)

레이크 수신기의 각 가지로 입력된 수신신호의 저역통과된 동위상 성분인d_I (t)와 직교성분인 d_Q (t)를 전송신호와 동기가 맞추어진 동위상 채널의 PN코드인a_I ^k (t)``에 각각 더하는 덧셈기(S21) 및 덧셈기(S22)와,The low-pass in-phase component d_I (t) and the orthogonal component d_Q (t) of the received signal input to each branch of the rake receiver are a_I ^ k (t) which is the PN code of the in-phase channel synchronized with the transmission signal. Adder (S21) and adder (S22), respectively, added to 상기 덧셈기(S21)의 출력과 W ^1 (t),W^M (t)을 각각 더하는 덧셈기(S23)(S24)와,An adder (S23) (S24) for adding the output of the adder (S21) and W ^ 1 (t) and W ^ M (t), respectively; 상기 덧셈기(S22)의 출력과 W ^1 (t),W^M (t)을 각각 더하는 덧셈기(S25)(S26)와,An adder (S25) (S26) for adding the output of the adder (S22) and W ^ 1 (t) and W ^ M (t), respectively, 상기 덧셈기(S23-S25)의 출력으로부터 한 왈쉬 코드의 주기에 해당하는 64칩만큼의 적분을 수행하는 적분기회로(20-23)와,An integrator circuit 20-23 which performs integration of 64 chips corresponding to a period of one Walsh code from the outputs of the adders S23-S25; 상기 적분기 회로(20-23)로부터 I채널의 64개의 상관기 출력중에서 가장 큰 값을 선택하여 Z_II ^k (m,l)``max로 취하고, Q채널의 64개의 상관기 출력중에서 가장 큰 값을 선택하여 Z_QI ^k (m,l)``max로 취하는 최대상관값 선택부(24)와,From the integrator circuit 20-23, select the largest value among the 64 correlator outputs of the I channel, take Z_II ^ k (m, l) `` max, and select the largest value among the 64 correlator outputs of the Q channel. The maximum correlation value selector 24, taking Z_QI ^ k (m, l) 상기 최대상관값 선택부(24)로부터의 Z_II ^k (m,l)``max, Z_QI ^k (m,l)``max을 이용하여 채널의 파라미터인 크기성분과 위상성분을 추정하는 채널 추정부(25)를 포함하여 구성된 것을 특징으로 하는 씨디엠에이 시스템의 역방향 링크에서의 채널 추정장치.A channel for estimating a magnitude component and a phase component, which are parameters of a channel, using Z_II ^ k (m, l) `` max and Z_QI ^ k (m, l) `` max from the maximum correlation value selector 24. And an estimator (25). The apparatus for estimating a channel in a reverse link of a CD system.
KR1019990036851A 1999-09-01 1999-09-01 Channel persumption apparatus of reverse direction link in the CDMA system KR20010025817A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990036851A KR20010025817A (en) 1999-09-01 1999-09-01 Channel persumption apparatus of reverse direction link in the CDMA system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990036851A KR20010025817A (en) 1999-09-01 1999-09-01 Channel persumption apparatus of reverse direction link in the CDMA system

Publications (1)

Publication Number Publication Date
KR20010025817A true KR20010025817A (en) 2001-04-06

Family

ID=19609633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990036851A KR20010025817A (en) 1999-09-01 1999-09-01 Channel persumption apparatus of reverse direction link in the CDMA system

Country Status (1)

Country Link
KR (1) KR20010025817A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745688B1 (en) * 2004-07-09 2007-08-03 한국전자통신연구원 Apparatus for encoding and decoding multichannel audio signal and method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07140224A (en) * 1993-11-16 1995-06-02 Nippondenso Co Ltd Spread spectrum signal tracking device
US5577025A (en) * 1995-06-30 1996-11-19 Qualcomm Incorporated Signal acquisition in a multi-user communication system using multiple walsh channels
KR19990077691A (en) * 1998-03-10 1999-10-25 마츠시타 덴끼 산교 가부시키가이샤 Time division duplex cdma mobile entity communication system and method therefor
KR20000066034A (en) * 1999-04-12 2000-11-15 서평원 Frame Synchronization Confirmation Method using Optimal Pilot Symbol
KR20000075164A (en) * 1999-05-29 2000-12-15 서평원 Frame Synchronization Method using Optimal Pilot Pattern
KR20000075107A (en) * 1999-05-28 2000-12-15 서평원 a cell searching method using optimal frame synchronization code

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07140224A (en) * 1993-11-16 1995-06-02 Nippondenso Co Ltd Spread spectrum signal tracking device
US5577025A (en) * 1995-06-30 1996-11-19 Qualcomm Incorporated Signal acquisition in a multi-user communication system using multiple walsh channels
KR19990077691A (en) * 1998-03-10 1999-10-25 마츠시타 덴끼 산교 가부시키가이샤 Time division duplex cdma mobile entity communication system and method therefor
KR20000066034A (en) * 1999-04-12 2000-11-15 서평원 Frame Synchronization Confirmation Method using Optimal Pilot Symbol
KR20000075107A (en) * 1999-05-28 2000-12-15 서평원 a cell searching method using optimal frame synchronization code
KR20000075164A (en) * 1999-05-29 2000-12-15 서평원 Frame Synchronization Method using Optimal Pilot Pattern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745688B1 (en) * 2004-07-09 2007-08-03 한국전자통신연구원 Apparatus for encoding and decoding multichannel audio signal and method thereof

Similar Documents

Publication Publication Date Title
US7167456B2 (en) Apparatus for estimating propagation path characteristics
EP0842568B1 (en) Adaptive despreader
EP0716520B1 (en) Cdma demodulation circuit and demodulating method
US7889782B2 (en) Joint de-spreading and frequency correction using a correlator
MXPA98000853A (en) Des-extendedor adapta
CA2462504A1 (en) Code tracking loop with automatic power normalization
JPH11509702A (en) Method and apparatus for spread spectrum channel estimation
US20020196733A1 (en) Carrier phase recovery of multi-rate signals
CA2653507C (en) Simple and robust digital code tracking loop for wireless communication systems
JP2005244982A (en) Channel estimation in cdma receiver
JP4720360B2 (en) Chip equalizer for spread spectrum receiver, noise figure calculation method and filter coefficient determination method used in the chip equalizer
CN101467380B (en) Method and apparatus for estimating noise varience
JP4059443B2 (en) Method and WCDMA for receiving a multi-rate physical channel
WO2000036760A1 (en) Channel estimation for a cdma system using pre-defined symbols in addition to pilot symbols
US7586980B2 (en) Apparatus for coherent combining type demodulation in communication system and method thereof
KR20010025817A (en) Channel persumption apparatus of reverse direction link in the CDMA system
WO2002067453A1 (en) Tuning the fingers of a rake receiver
JP2991236B1 (en) Error estimation apparatus for direct-sequence reception data and direct-sequence reception apparatus
US7756192B2 (en) Despreading of modulated signals with low noise
JP2855170B2 (en) CDMA demodulation circuit and demodulation method
KR100327415B1 (en) Cdma receiver and method for controlling dynamic range thereof
JP4190962B2 (en) CDMA receiver, and channel estimation apparatus and method thereof
KR20010054456A (en) channel estimation method, and apparatus for the same
JP4051818B2 (en) Radio equipment using CDMA transmission system
JP2005328355A (en) Communication equipment

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee