KR20010024327A - 다중 출력 프로그래머블 기준 전압원 - Google Patents

다중 출력 프로그래머블 기준 전압원 Download PDF

Info

Publication number
KR20010024327A
KR20010024327A KR1020007003316A KR20007003316A KR20010024327A KR 20010024327 A KR20010024327 A KR 20010024327A KR 1020007003316 A KR1020007003316 A KR 1020007003316A KR 20007003316 A KR20007003316 A KR 20007003316A KR 20010024327 A KR20010024327 A KR 20010024327A
Authority
KR
South Korea
Prior art keywords
reference voltage
charging current
sample hold
circuit
input
Prior art date
Application number
KR1020007003316A
Other languages
English (en)
Other versions
KR100636864B1 (ko
Inventor
질렛게리시.
Original Assignee
오쿠모토 리차드
크레던스 시스템스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오쿠모토 리차드, 크레던스 시스템스 코포레이션 filed Critical 오쿠모토 리차드
Publication of KR20010024327A publication Critical patent/KR20010024327A/ko
Application granted granted Critical
Publication of KR100636864B1 publication Critical patent/KR100636864B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G01R31/2841—Signal generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

본 발명에 의한 프로그래머블 전압원(28, 29, 30)은 일련의 입력 데이터 값(22의 출력)에 의해 결정되는 레벨을 가지는 한 세트의 출력 기준 전압(V1-V3)을 생성하는데, 여기서 각 입력 데이터 값은 개별적인 하나의 기준 전압에 해당한다. 전압원은 충전 전류(ICH)를 생성하기 위한 충전 전류 발생기(28) 및 한 세트의 샘플 홀드 회로(30)를 포함하는데, 여기서 각 샘플 홀드 회로는 개별적인 하나의 데이터 값에 해당하며, 개별적인 하나의 출력 기준 전압을 생성한다. 충전 전류 발생기는 각 데이터 값을 연속적으로 수신하고 충전 전류를 해당 샘플 홀드 회로에 공급하며, 샘플 홀드 회로는 충전 전류를 적분함으로써 출력 기준 전압을 조정한다. 충전 전류 발생기는 샘플 홀드 회로에 의해 생성된 출력 기준 전압을 모니터하고 충전 전류를 기준 전압 레벨과 입력 데이터에 의해 표시되는 레벨의 차에 비례하는 레벨로 설정한다. 따라서 샘플 홀드 회로의 기준 전압 출력은 입력 데이터에 의해 표시되는 레벨로 안정화된다.

Description

다중 출력 프로그래머블 기준 전압원 {MULTIPLE OUTPUT PROGRAMMABLE REFERENCE VOLTAGE SOURCE}
일반적으로 집적 회로 테스터는 핀 전자 회로(pin electronics circuits) 세트를 포함하며, 여기서 하나의 핀 전자 회로는 테스트 중인 집적 회로 소자(device under test; DUT)의 각 단자에 해당한다. 각 핀 전자 회로는 해당 DUT 단자에서 모든 테스트 동작을 수행한다. 예를 들어 핀 전자 회로는 개개의 하이(high) 및 로우(low) 논리 레벨을 가지는 테스트 신호를 DUT 단자에 전송할 수 있다. DUT에 따라, 때로는 핀에 따라, 테스트 신호에 대한 적당한 하이 및 로우 논리 레벨이 서로 다르므로, 테스트 신호에 대한 적당한 하이 및 로우 논리 레벨을 표시하기 위해 개별적인 기준 전압 신호가 각각의 핀 전자 회로에 제공된다. 또한 핀 전자 회로는 단자에서 생성된 DUT 출력 신호를 다른 입력 기준 전압 신호와 비교하여, 이 단자에서의 DUT 출력 신호의 논리 상태를 결정한다. 또한 핀 전자 회로는 다른 여러 가지 테스트 동작을 수행할 수 있는데, 이는 추가 입력 기준 전압 신호를 요구한 다.
따라서 각 핀 전자 회로는 다수의 입력 기준 전압 신호를 요구할 수 있다. 예를 들어 IC 테스터가 64 핀 전자 회로를 가지고, 각 핀 전자 회로가 8개의 가변 입력 기준 전압을 요구하면, 집적 회로 테스터는 512개의 독립적인 가변 기준 전압을 생성할 수 있는 프로그래머블 전압원을 요구한다. 512개의 가변 기준 전압을 생성할 수 있는 프로그래머블 전압원을 사용할 수 있다 하더라도, 각 기준 전압을 공급하기 위해 개별적인 디지털-아날로그 변환기(digital-to-analog converter; DAC)를 사용하기 위해서는 많은 경비가 든다. 따라서 값이 비싸지 않은 다중 기준 전압원이 요구된다.
본 발명은 일반적으로 기준 전압원에 관한 것이며, 구체적으로는 다중 출력 기준 전압을 동시에 제공하는 프로그래머블 기준 전압원에 관한 것이다.
도 1은 본 발명에 따른 다중 출력, 프로그래머블 기준 전압원을 사용하는 집적 회로 테스터를 형성하는 블록도를 예시한다.
도 2는 도 1의 프로그래머블 기준 전압원을 보다 상세한 블록도로 예시한다.
도 3은 도 2의 프로그래머블 기준 전압원의 여러 가지 신호의 동작을 예시하는 타이밍도이다.
본 발명의 제1 태양에 따른 프로그래머블 전압원은 일련의 입력 데이터 값에 의해 결정되는 레벨을 가지는 출력 기준 전압 세트를 생성하는데, 여기서 각각의 입력 데이터 값은 개별적인 하나의 기준 전압에 해당한다. 전압원은 충전 전류를 생성하는 충전 전류 발생기(charging current generator) 및 샘플 홀드 회로(sample and hold circuit) 세트를 포함하며, 여기서 각 샘플 홀드 회로는 개별적인 데이터 값에 해당하고, 개별적인 출력 기준 전압을 생성한다. 충전 전류 발생기는 각각의 데이터 값을 연속적으로 수신하고, 충전 전류를 해당 샘플 홀드 회로에 공급하며, 샘플 홀드 회로는 충전 전류를 적분(integrating)함으로써 출력 기준 전압을 조정한다. 충전 전류 발생기는 샘플 홀드 회로에 의해 생성된 출력 기준 전압을 모니터하고, 충전 전류를 기준 전압 레벨과 입력 데이터에 의해 표시되는 레벨 사이의 차에 비례하는 레벨로 설정한다. 샘플 홀드 회로의 기준 전압 출력은 입력 데이터에 의해 표시된 레벨로 신속하게 안정화된다.
본 발명의 제2 태양에 따라, 충전 전류 발생기는 회로 노드로부터 각 입력 데이터 값에 비례하는 전류를 인출하는 디지털-아날로그 변환기(DAC), 조정될 샘플 홀드 회로의 기준 전압 출력에 비례하는 전류를 노드에 공급하는 피드백 회로, 및 이 노드에서 생성된 전압에 따라 충전 전류를 생성하는 차동 증폭기를 포함한다.
본 발명의 제3 태양에 따라, DAC가 입력 데이터 값의 변화에 응답하여 출력 전류를 새로운 레벨로 설정할 필요가 있는 경우 전압원은 차동 증폭기의 오프셋을 자동 제로화(auto-zero)한다.
따라서 본 발명의 목적은 값이 비싸지 않은 프로그래머블 다중 기준 전압원을 제공하는 것이다.
본 명세서의 결론부는 본 발명의 사상에 대하여 명확하게 설명하고 특허 청구한다. 그러나 동일한 도면 부호가 동일한 구성요소를 표시하는 첨부된 도면을 참조하여 명세서의 나머지 부분을 읽는다면, 당업자는 본 발명의 이점과 목적과 함께 본 발명의 동작 및 그 방법 모두를 잘 이해하게 될 것이다.
도 1은 테스트 중인 집적 회로 소자(DUT)를 테스트하는 집적 회로 테스터(10)를 예시한다. 테스터(10)는 핀 전자 회로(14) 세트를 포함하며, 여기서 각 핀 전자 회로는 DUT(12)의 개별적인 입/출력 단자와 연결된다. 각 핀 전자 회로(14)는 해당 포맷 및 타이밍 회로(format and timing circuit; 16)로부터 전송되는 한 세트의 M 타이밍 신호에 응답하여 해당 DUT 단자에서 테스트 동작을 수행한다. 각 TIMING 신호는 핀 전자 회로(14)의 개별적인 동작을 제어한다. 종래의 컴퓨터 버스(24)를 통해 외부 호스트 컴퓨터로부터 전송되는 인스트럭션에 의해 프로그래밍되는 패턴 발생기(18)는 각 테스트 사이클마다 개별적인 패턴 벡터(데이터 워드)를 각 포맷 및 타이밍 회로(16)에 공급한다. 각 패턴 벡터는 테스트 사이클동안 출력 타이밍 신호의 상태가 변경되는 시간을 포맷 및 타이밍 회로(16)에 통지한다.
각 핀 전자 회로(14)는 DUT 단자에서 다양한 테스트 동작을 수행할 수 있다. 핀 전자 회로는 예를 들어 일부 입력 TIMING 신호에 응답하여 테스트 신호를 DUT 단자에 공급하고 TIMING 신호의 상태 변경에 의해 표시되는 시간에 테스트 신호를 하이 및 로우 논리 레벨 사이에서 토글링(toggle)할 수 있다. DUT에 따라 때로는 DUT 단자에 따라 테스트 신호에 대한 적당한 하이 및 로우 논리 레벨이 서로 다르기 때문에, 컴퓨터 버스(24)를 통해 호스트 컴퓨터(25)로부터 전송되는 데이터에 의해 프로그래밍되는 기준 전압원(20)은 테스트 신호에 대한 적당한 하이 및 로우 논리 레벨을 표시하기 위해 개별적인 가변 기준 전압 신호를 각 핀 전자 회로(14)에 공급한다. 또한 핀 전자 회로(14)는 단자에서 생성된 DUT 출력 신호를 전압원(20)에 의해 제공되는 다른 기준 전압 신호와 비교하여, 이 단자에서의 DUT 출력 신호의 논리 상태를 결정한다. 또한 핀 전자 회로(14)는 다른 여러 가지 테스트 동작을 수행할 수 있는데, 이는 전압원(20)으로부터 전송되는 추가 기준 전압 신호를 요구한다.
따라서 전압원(20)은 각 핀 전자 회로(14)에 대한 다수의 가변 기준 전압 신호를 생성해야 한다. 예를 들어 테스터(10)가 64 핀 전자 회로(14)를 가지고 각 핀 전자 회로(14)가 8개의 가변 입력 기준 전압을 요구하면, 전압원(20)은 N = 512개의 독립적인 가변 기준 전압 V1-VN을 핀 전자 회로에 제공해야 한다. 패턴 발생기, 포맷 및 타이밍 회로(16), 및 핀 전자 회로(14)는 당업계에 알려져 있으므로, 본원에서는 여기에 대하여 상세하게 기술하지 않는다. 본 발명은 기준 전압원(20) 및 집적 회로 테스터에서의 그 사용과 관련되어 있다. 기준 전압원(20)에 대해서는 아래에서 상세하게 기술한다.
프로그래머블 기준 전압원
도 2는 도 1의 프로그래머블 기준 전압원(20)을 보다 상세한 블록도로 예시하며, 여기서 출력 기준 전압 V1-VN의 수 N은 3이다. 전압원(20)은 컴퓨터 버스(24)를 통해 도 1의 호스트 컴퓨터(25)에 의해 액세스되는 종래의 RAM(random access memory; 22) 시스템을 포함한다. 컴퓨터 버스(24)를 통해 데이터, 어드레스 및 제어 신호를 수신하는 종래의 메모리 제어기를 포함하는 RAM(22)는 N=3개의 어드레스가능한 저장 위치를 제공하는데, 여기서 각각의 저장 위치는 전압원(20) 각각이 생성하는 N=3개의 출력 기준 전압 V1-V3 중 하나의 전압에 해당한다. 기준 전압원(20)을 프로그래밍하기 위해, 도 1의 호스트 컴퓨터(25)는 데이터 값을 버스(24)를 통해 각각의 RAM(20)의 저장 위치에 기록한다. 각 데이터 값은 기준 전압 V1-V3 중 개별적인 하나의 희망 전압 레벨을 표시한다.
또한 기준 전압원(20)은 한 세트의 3개의 종래 샘플 홀드 회로(30(1)-30(3))를 포함하며, 여기서 하나의 샘플 홀드 회로는 출력 기준 전압 V1-V3 중에서 개별적인 하나의 전압을 생성한다. 각 샘플 홀드 회로(30(1)-30(3))의 출력 전압 V1-V3의 레벨은 샘플 홀드 회로 내의 내부 커패시터(도시되지 않음)의 전하와 비례한다. 샘플 모드(sampling mode)인 경우, 샘플 홀드 회로(30(1)-30(3)) 중에서 임의의 하나의 회로에 의해 생성되는 출력 기준 전압 V1-V3은 충전 전류 발생기(28)에 의해 생성되는 충전 전류 ICH에 의해 조정될 수 있다. 충전 전류 ICH는 샘플 모드로 동작하는 샘플 홀드 회로(30(1)-30(3)) 내의 내부 커패시터(도시하지 않음)의 전하를 증가시키거나 감소시킬 수 있다. 연이어 홀드 모드인 경우, 각 샘플 홀드 회로(30(1)-30(3))는 이전의 샘플 모드 동안에 얻어진 내부 커패시터의 전하에 따라 출력 기준 전압 V1-V3을 생성한다. 제어기(26)에 의해 생성되는 신호 세트S1-S3은 샘플 홀드 회로(30(1)-30(3))를 샘플 모드와 홀드 모드 사이에서 스위칭한다. 따라서 신호 S1-S3 중의 하나의 신호에 의해 샘플 모드가 되는 경우, 각 샘플 홀드 회로(30(1)-30(3))는 충전 전류 ICH를 적분함으로써 출력 전압을 조정한다.
카운터(23)의 출력 카운트는 통상적으로 0이기 때문에, 도 1의 호스트 컴퓨터(25)가 RAM(22)에 데이터를 적재하지 않는 경우, RAM(22)는 어드레스 O에 저장된 데이터 값을 출력한다. 적당한 데이터를 RAM(22)에 적재한 후, 호스트 컴퓨터는 LOAD 신호 펄스를 제어기(26)에 전송한다. 제어기(26)―여기서 제어기(26)는 입력 시스템 신호(CLOCK)에 의해 클록되는 종래의 시퀀서임―는 제어 신호 S1 및 F1 쌍을 인가함으로써 LOAD 신호 펄스에 응답한다. S1 신호에 의해 샘플 홀드 회로(30(1))는 샘플 모드로 설정되는데, 샘플 모드동안에 발생기(28)의 충전 전류 ICH출력은 샘플 홀드 회로(30(1)) 내의 커패시터의 전하를 조정하고, 이에 따라 출력 기준 전압 V1을 조정한다. F1 제어 신호에 의해 피드백 회로(29)는 기준 전압 V1을 피드백 전압 입력 VX로 충전 전류 발생기(28)에 공급한다. 발생기(28)에 의해 생성되는 충전 전류 ICH의 크기는 발생기(28)의 입력인 피드백 전압 VX의 크기와 RAM(22)의 데이터 값 출력을 기준으로(referenced) 하는 희망 전압 레벨의 크기 사이의 차에 비례한다. 따라서 기준 전압 V1(이에 따라 피드백 전압 VX)이 희망 전압 레벨보다 작은 경우, 충전 전류 ICH는 V1을 증가시키기 위해 샘플 홀드 회로(30(1)) 내의 커패시터의 전하를 증가시킨다. 기준 전압 V1이 희망 전압 레벨보다 높은 경우, 피드백 전압 VX에 의해 발생기(28)는 샘플 홀드 회로(30(1)) 내의 커패시터의 전하를 감소시키도록 충전 전류 ICH를 설정하고, 이에 따라 기준 전압 V1이 감소된다. 출력 전압 V1의 레벨이 RAM(22)로부터 발생기(28)로 입력되는 데이터에 의해 표시되는 희망 레벨에 도달하는 경우, 발생기(28)는 충전 전류 ICH를 샘플 홀드 회로(30(1))의 내부 커패시터의 매우 작은 누설 전류로 감소시키는데, 기본적으로는 O으로 감소시킨다.
이 때 출력 기준 전압 V1을 희망 레벨로 안정화함으로써, 제어기(26)는 S1 및 F1 제어 신호를 인가해제하고, S2 및 F2 제어 신호 및 클록 카운터(23)를 인가한다. S2 신호에 의해 샘플 홀드 회로(30(1))는 샘플 모드로 설정되고, F2 신호에 의해 전압 V2는 피드백 전압 VX로 발생기(28)로 피드백한다. 카운터(23)의 카운트 출력에 의해 RAM(22)은 어드레스 1에 저장된 데이터 값을 판독한다. 이러한 데이터 값은 샘플 홀드 회로(30(2))의 출력 전압 V2에 대한 희망 레벨을 표시한다. 그 이후에 샘플 홀드 회로(30(2))의 출력 전압 V2는 RAM(22)의 어드레스 1에서 판독된 데이터의 값에 의해 표시되는 레벨로 안정된다.
그 후 제어기(26)는 클록 카운터(23)를 한번 더 클록하고, S2 및 F2를 인가해제하고, 제어 신호 S3 및 F3을 인가한다. 샘플 홀드 회로(30(3))는 충전 전류 발생기(28)로 피드백되는 피드백 전압 VX를 제어하는 출력 전압 V3으로 샘플링 모드를 시작한다. RAM(22)이 어드레스 2에 저장된 데이터 값을 판독하여 충전 전류 발생기(28)로 전송함으로써, 샘플 홀드 회로(30(3))의 출력 전압 V3은 이 데이터에 의해 표시되는 레벨에서 안정화된다. 그 후 제어기(26)는 S3 및 F3을 인가해제하고, 카운터(23)를 리셋하고, 도 1의 호스트(25)로부터의 다른 LOAD 신호를 기다린다. 따라서 프로그래밍 전압원(20)의 절차가 완료된다.
충전 전류 발생기(28)는 전류 디지털-아날로그 변환기(DAC; 34)를 포함한다. DAC(34)는 회로 노드(52)로부터 데이터의 크기에 비례하는 전류 ISO를 인출(draw)함으로써 RAM(22)의 데이터 출력에 응답한다. 제어기(26)로부터의 신호 S* AO에 의해 제어되는 FET 패스 트랜지스터(pass transistor; 36)는 노드(52)를 차동 증폭기(38)의 제1 입력과 선택적으로 연결하여 적당한 이득 1000을 가진다. 커패시터(43)는 증폭기(38)의 제2 입력을 접지와 연결한다. 제2 FET 패스 트랜지스터(40)는 제어기(26)로부터의 다른 신호 SAO에 응답하여 차동 증폭기(38)의 제1 입력을 선택적으로 접지시킨다. 또한 SAO신호에 의해 제어되는 제3 FET 패스 트랜지스터(42)는 증폭기(38)의 출력을 제2 입력과 선택적으로 연결한다. 증폭기(38)는 입력 양단의 작은 전압차를 증폭함으로써 전류 발생기(28)의 출력 전류 ISO를 생성한다.
피드백 회로(29)는 해당 샘플 홀드 회로(30(1)-30(3))의 출력 전압 V1-V3을 증폭하는 단위 이득 증폭기(44(1)-44(3)) 세트를 포함한다. 제어기(26)로부터의 제어 신호 F1-F3에 의해 제어되는 FET 패스 트랜지스터(46(1)-46(3)) 세트는 충전 전류 발생기(28) 내의 단위 이득 증폭기(48)의 입력에 피드백 전압 VX를 제공하기 위해 증폭기 44(1)-44(3) 중에서 해당하는 하나의 증폭기 출력을 선택적으로 연결한다. 레지스터(49)를 통해 DAC(34)의 출력과 연결되는 증폭기(48)는 트랜지스터(44(1)-44(3)) 중에서 어느 트랜지스터가 턴온되는가에 따라 출력 전압 V1 - VN 중에서 선택된 하나의 출력 전압과 동등한 전압 V'X를 생성한다. 증폭기(48)는 레지스터(49)를 통해 전류 ISO를 전류 DAC(34)로 공급한다. 대부분의 V'X는 레지스터(49)의 양단에서 전압 강하되며, 증폭기(38)의 입력 양단에는 작은 오프셋 전압만이 남는다. 증폭기(38)는 전압을 증폭시켜 출력 충전 전류 ICH를 생성한다. VX에 응답하여 증폭기(48)에 의해 생성되는 전류 ISO가 DAC(34)에 의해 인출되는 전류보다 작은 경우, 증폭기(38)는 포지티브 충전 전류 ICH를 생성하며, 결과적으로 VX를 현재 제어하는 개개의 기준 전압 V-V3을 증가시킨다. VX에 응답하여 증폭기(48)에 의해 생성되는 전류 ISO가 DAC(34)에 의해 인출되는 전류보다 큰 경우, 증폭기(38)는 네거티브 충전 전류 ICH를 생성하며, 결과적으로 VX를 현재 제어하는 개개의 기준 전압 V1-V3을 감소시킨다.
도 3은 도 2의 전압원(20)의 다양한 신호 동작을 예시하는 타이밍도이다. 전압원(20)이 LOAD 신호 펄스를 수신할 때까지 도 2의 제어기(26)는 통상적으로 F1 신호를 인가하여 트랜지스터(46(1))를 턴온하고 통상적으로 F2 및 F3 신호를 인가해제하여 트랜지스터(46(2) 및 46(3))를 턴오프한다. 또한 통상적으로 제어기(26)가 S1-S3 신호를 인가해제하기 때문에, 모든 샘플 홀드 회로(30(1)-30(3))는 홀드 모드가 된다. 통상적으로 카운터(23)는 출력 카운트를 O으로 유지하여, 도 1의 호스트(25)가 데이터를 RAM(22)에 기록하지 않는 경우 RAM(22)은 제1 저장 위치(어드레스 0)에 저장된 데이터를 판독한다. 패스 트랜지스터(46(1))를 턴온함으로써, 증폭기(44(1) 및 (48))는 피드백 전압 V(X)를 발생기(28)에 공급하기 위해 통상적으로 V1을 사용한다.
도 1의 호스트 컴퓨터(25)가 데이터를 RAM(22)에 적재한 후 LOAD 신호 펄스를 제어기(26)로 전송하는 경우, 제어기(26)는 SAO신호를 짧게 인가하여 트랜지스터(40, 42)를 턴온하고, 결과적으로 증폭기(38)의 제1 입력을 접지하고 증폭기(38)의 출력을 제2 입력과 연결한다. 이 때문에 커패시터(43)는 증폭기(38)의 오프셋 전압을 충전하는데, 이 전압은 제1 입력이 접지 레벨인 경우에 생성되는 전압이다. 증폭기(38)는 노드(52)에 나타나는 작은 전압 V*(X)보다 1000배 큰 출력 전압을 생성하도록 되어 있기 때문에, O 전압 V* SO신호가 증폭기(38)에 공급되면 충전 전류 ICH가 실질적으로 O 암페어가 되도록 오프셋을 보상할 필요가 있다. 커패시터(43)를 VOFF로 충전함으로써 프로그래머블 전압원(20)이 증폭기(38)를 "자동 제로화"하기 때문에, 그 후에 트랜지스터(40, 42)가 오프되고 트랜지스터(36)가 온되면, 증폭기(38)의 출력 전류 IOUT는 입력 전압 V*X와 직접 비례하며, 무시해도 좋은 오프셋을 가진다. 증폭기(38)가 CMOS 트랜지스터를 사용하여 구현되는 경우에, VOFF는 비교적 큰 값이 될 수 있다.
커패시터(43)가 적당한 오프셋 전압 VOFF를 충전할 시간을 가진 후에, 제어기(26)는 SAO신호를 인가해제하고, S* AO및 S1 신호를 인가하여, 그 결과 트랜지스터(40, 42)를 턴오프하고, 트랜지스터(36 및 46(1))를 턴온한다. 그 후 증폭기(38)는 RAM(22)의 어드레스 O의 데이터에 의해 결정되는 값에서 안정화되는 출력 전류 ICH를 생성한다. S1에 의해 샘플 모드로 설정되는 샘플 홀드 회로(30(1))는 출력 기준 전압 신호 V1을 RAM(22)의 출력 데이터에 비례하는 값으로 설정한다. 트랜지스터(46(1))가 턴온되면, 증폭기(44(1))는 새로운 값 V1을 충전 전류 발생기(28)로 피득백하여, 노드(52)에서 전압 V*X를 변경한다. 증폭기(38, 44(1), 48) 및 샘플 홀드 회로(30(1))를 통과하는 피드백 루프는 ISO및 V*X가 증폭기(38)의 고유 오프셋을 보상하면서 커패시터(43) 양단의 전압 VOFF를 신속하게 안정화하도록 한다. 이 때 샘플 홀드 회로(30(1))의 기준 전압 출력 V1은 RAM(22)의 데이터 출력에 의해 표시되는 값으로 안정화된다.
기준 전압 V1의 값이 안정화될 수 있는 충분한 시간을 허용한 후에, 제어기(26)는 S1 신호를 인가해제하고, 그 후에 샘플 홀드 회로(30(1))가 이후의 IOUT의 크기 변화에도 불구하고 V1의 크기를 현재의 레벨로 유지하도록 한다. S1 신호를 턴오프한 후에, 제어기(26)는 S* A0신호를 턴오프하고 SAO신호를 턴온하여 증폭기(38)를 다시 자동 제로화한다. 제어기는 또한 F1 신호를 턴오프하고 F2 신호를 턴온하여, 트랜지스터(46(1))를 턴오프하고 트랜지스터(46(2))를 턴온하며, 결과적으로 충전 전류 발생기(28)에 공급되는 피드백 전압 VX으로 V2를 공급한다.
VOFF가 안정화될 수 있는 시간이 지난 후에, 제어기(26)는 S* AO신호를 턴온하고, SAO신호를 턴오프하여, 결과적으로 트랜지스터(36)를 턴온하고, 트랜지스터(40, 42)를 턴오프한다. 또한 제어기(26)는 COUNT 신호 펄스를 클록 카운터(50)에 공급하여 RAM(22)에 공급되는 어드레스 ADDR을 증가시키며, 따라서 RAM(22)는 V2의 값을 제어할 RAM 어드레스 1의 데이터를 전류 DAC(34)로 공급한다. 그 후 제어기(26)가 S2 신호를 턴온하기 때문에, 충전 전류 ICH는 샘플 홀드 회로(30(2)) 내의 커패시터의 전하의 조정을 시작하며, 결과적으로 기준 전압 V2가 조정된다. 기준 전압 V2가 RAM(22)의 어드레스 1의 데이터에 의해 표시되는 레벨로 안정화되기 위한 시간이 지난 후에, 제어기(26)는 S2를 인가해제하고, 샘플 홀드 회로(30(2))가 V2를 이 레벨로 유지하도록 한다. 또한 제어기(26)는 F2를 인가해제하고, F3을 인가하여, V3이 충전 전류 발생기(28)로 피드백되는 피드백 전압 VX를 제어하도록 한다. 그 후에 제어기(26)는 SA0신호를 인가해제하고 S* AO신호를 인가하여 증폭기(38)를 다시 한번 자동 제로화한다.
VOFF가 안정화될 수 있는 시간이 지난 후에, 제어기(26)는 S* AO신호를 턴온하고, SAO신호를 턴오프하여, 결과적으로 트랜지스터(36)를 턴온하고, 트랜지스터(40, 42)를 턴오프한다. 또한 제어기(26)는 다른 COUNT 신호 펄스를 카운터(50)에 공급하여 RAM(22)에 공급되는 어드레스를 증가시키며, 따라서 RAM(22)는 V3의 값을 제어할 RAM 어드레스 2의 데이터를 판독한다. 그 후 제어기(26)가 S3 신호를 턴온하기 때문에, 충전 전류 ICH는 샘플 홀드 회로(30(2)) 내의 커패시터의 전하의 조정을 시작하며, 결과적으로 기준 전압 V3이 조정된다. 기준 전압 V3이 RAM(22) 어드레스 2의 데이터에 의해 표시되는 값으로 안정화되기 위한 시간이 지난 후에, 제어기(26)는 S3을 인가해제한다. 또한 제어기(26)는 SA0신호를 인가해제하고 S* AO신호를 인가하여 증폭기(38)를 다시 한번 자동 제로화한다.
이 때 모든 출력 전압 V1-V3은 RAM(22) 내의 데이터에 의해 표시되는 값을 유지한다. 제어기(26)는 F3을 턴오프하고, F1을 턴온하고, RESET 펄스를 제어기(29)로 전송하여, 카운트 출력을 O으로 리셋한다. 그 후 제어기(26)는 HOST로부터 다른 LOAD 신호를 수신할 때까지 기다린 다음, 절차를 다시 시작한다.
아무리 작은 양의 누설 전류를 가지는 경우에도 자주 자동제로화를 수행해야 하지만, 커패시터(43)가 충분히 작은 누설 전류를 가지는 경우에는 RAM(22)이 새로운 데이터 값을 판독할 때마다 증폭기(38)를 자동 제로화할 필요가 없다는 것에 주의해야 한다. 그러나 DAC(34)가 RAM(22)로부터 새로운 입력 데이터 값을 수신한 후에 출력 전류 ISO를 안정화하기 위해서는 약간의 시간이 필요하기 때문에, 제어기(26)는 짧은 주기의 시간을 사용하여 증폭기(38)를 자동 제로화할 수 있다. 따라서 RAM(22)으로부터 각 데이터 값을 판독한 후에 증폭기(38)를 자동 제로화하는 절차는 출력 기준 전압 V1-VN을 새로운 값으로 설정하는데 필요한 전체 시간을 증가시키지 않는다.
지금까지 본 발명에 따른 프로그래머블 다중 출력 기준 전압원에 대하여 설명하였다. 예를 들어 N=3 출력 기준 전압을 제공하는 전압원(20)이 도 2에 예시되어 있지만, 당업자는 샘플 홀드 회로(30)의 수를 증가시키고 피드백 회로(29) 및 제어기(26)를 적당하게 조정함으로써 출력 전압의 수를 늘릴 수 있다는 것을 이해하게 될 것이다. 따라서 전술한 명세서가 본 발명의 바람직한 실시예에 대하여 설명하고 있지만, 당업자는 본 발명을 벗어나지 않고 바람직한 실시예에 대하여 다수의 변경을 실시할 수 있다.
본 발명에 따른 커패시터는 충분히 작은 누설 전류를 가지므로 RAM이 새로운 데이터 값을 판독할 때마다 증폭기를 자동 제로화할 필요가 없다. 또한 본 발명에 의한 제어기는 짧은 주기의 시간을 사용하여 증폭기를 자동 제로화할 수 있다. 따라서 RAM으로부터 각 데이터 값을 판독한 후에 증폭기를 자동 제로화하는 절차는 출력 기준 전압을 새로운 값으로 설정하는데 필요한 전체 시간을 증가시키지 않는다.

Claims (12)

  1. 입력으로 제공되는 피드백 전압 레벨과 입력으로 제공되는 데이터 값을 기준으로 하는 레벨 사이의 차에 비례하는 크기를 가지는 충전 전류를 발생시키는 충전 전류 발생기(28);
    샘플 모드로 동작하는 동안에는 상기 충전 전류를 적분함으로써 출력 기준 전압을 생성하고, 홀드 모드로 동작하는 동안에는 출력 기준 전압을 상기 충전 전류에 상관없이 일정한 레벨로 유지하는 복수의 샘플 홀드 회로(30); 및
    상기 충전 전류 발생기의 입력으로 일련의 데이터 값―여기서 일련의 데이터 값 각각은 상기 복수의 샘플 홀드 회로 각각에 대응됨―을 인가하고, 상기 대응 데이터 값이 상기 충전 전류 발생기에 공급되는 경우에는 상기 각 샘플 홀드 회로를 상기 샘플 모드로 설정하고, 상기 대응 데이터 값이 상기 충전 전류 발생기에 공급되지 않는 경우에는 상기 각 샘플 홀드 회로를 상기 홀드 모드로 설정하며, 상기 피드백 전압―여기서 피드백 전압의 레벨은 상기 샘플 모드로 동작하는 동안 임의의 샘플 홀드 회로의 출력 기준 전압에 의해 제어됨―을 상기 충전 전류 발생기로 공급하는 제어 수단(22, 23, 26, 29)
    을 포함하는 복수의 기준 전압 생성 장치.
  2. 제1항에 있어서,
    상기 충전 전류 발생기 수단이
    회로 노드(52);
    상기 회로 노드에 제1 전류를 공급하기 위해 상기 피드백 전압을 증폭하는 제1 증폭기 수단(48, 49);
    상기 각 데이터 값을 수신하고, 상기 회로 노드로부터 제2 전류―여기서 제2 전류는 수신된 각 데이터 값에 응답하여 설정된 레벨을 가짐―를 인출하는 디지털-아날로그 변환기 수단(34); 및
    상기 충전 전류를 발생시키기 위해 상기 회로 노드에서 생성된 전압 레벨을 증폭하는 제2 증폭기 수단(36, 38, 40, 42, 43)
    을 포함하는 복수의 기준 전압 생성 장치.
  3. 제2항에 있어서,
    상기 제2 증폭기 수단이
    접지 노드;
    제1·제2 입력 단자 및 하나의 출력 단자를 가지며, 상기 출력 단자에서 상기 충전 전류를 생성하기 위해 상기 제1 입력 단자와 제2 입력 단자 사이의 전압차를 증폭하는 차동 증폭기(38);
    폐쇄된 경우에는 상기 제1 입력 단자를 상기 회로 노드와 연결하고, 개방된 경우에는 상기 제1 단자와 상기 회로 노드의 연결을 해제하는 제1 스위치 수단(36);
    폐쇄된 경우에는 상기 제1 입력 단자를 상기 접지 노드와 연결하고, 개방된 경우에는 상기 제1 단자와 상기 접지 노드의 연결을 해제하는 제2 스위치 수단(36);
    폐쇄된 경우에는 상기 증폭기 출력 단자를 상기 제2 입력 단자와 연결하고, 개방된 경우에는 상기 증폭기 출력 단자와 상기 제2 입력 단자의 연결을 해제하는 제3 스위치 수단(36); 및
    상기 제2 입력 단자를 상기 접지 노드와 결합하는 커패시터(43)
    를 포함하는 복수의 기준 전압 생성 장치.
  4. 제3항에 있어서,
    상기 제어 수단이
    상기 디지털-아날로그 변환기에 각 데이터 값이 공급된 후 소정 주기동안에는 상기 제1 스위치 수단을 폐쇄하고 상기 제2·제3 스위치 수단을 개방하며,
    다른 경우에는 상기 제1 스위치 수단을 개방하고 상기 제2 ·제3 스위치 수단을 폐쇄하는
    복수의 기준 전압 생성 장치.
  5. 테스트 중인 회로 소자(DUT)의 복수의 단자에 논리 신호를 제공하는 장치에 있어서,
    A) 논리 신호를 생성하여 개별적인 DUT 단자에 각각 공급하는 복수의 핀 전자 회로(14); 및
    B) 개별적인 기준 전압을 생성하여 상기 각 핀 전자 회로에 공급하는 기준 전압원 수단(20)
    을 포함하고,
    상기 논리 신호는 각 핀 전자 회로에 의해 생성되며, 상기 핀 전자 회로의 입력으로 공급되는 기준 전압에 따라 설정되는 제1 및 제2 논리 레벨 사이에서 교번하며,
    상기 기준 전압원 수단(20)은
    Ⅰ) 입력으로 제공되는 피드백 전압 레벨과 입력으로 제공되는 데이터 값을 기준으로 하는 레벨 사이의 차에 비례하는 크기를 가지는 충전 전류를 발생시키는 충전 전류 발생기(28);
    Ⅱ) 샘플 모드로 동작하는 동안에는 상기 충전 전류를 적분함으로써 출력 기준 전압을 생성하고, 홀드 모드로 동작하는 동안에는 출력 기준 전압을 상기 충전 전류에 상관없이 일정한 레벨로 유지하는 복수의 샘플 홀드 회로(30); 및
    Ⅲ) 상기 충전 전류 발생기의 입력으로 일련의 데이터 값―여기서 일련의 데이터 값 각각은 상기 복수의 샘플 홀드 회로 각각에 대응됨―을 인가하고, 상기 대응 데이터 값이 상기 충전 전류 발생기에 공급되는 경우에는 상기 각 샘플 홀드 회로를 상기 샘플 모드로 설정하고, 상기 대응 데이터 값이 상기 충전 전류 발생기에 공급되지 않는 경우에는 상기 각 샘플 홀드 회로를 상기 홀드 모드로 설정하며, 상기 피드백 전압―여기서 피드백 전압의 레벨은 상기 샘플 모드로 동작하는 동안 임의의 샘플 홀드 회로의 출력 기준 전압에 의해 제어됨―을 상기 충전 전류 발생기로 공급하는 제어 수단(22, 23, 26, 29)
    을 포함하는
    복수의 단자에 논리 신호를 제공하는 장치.
  6. 제5항에 있어서,
    상기 충전 전류 발생기 수단이
    회로 노드(52);
    상기 회로 노드에 제1 전류를 공급하기 위해 상기 피드백 전압을 증폭하는 제1 증폭기 수단(48, 49);
    상기 각 데이터 값을 수신하고, 상기 회로 노드로부터 제2 전류―여기서 제2 전류는 수신된 각 데이터 값에 응답하여 설정된 레벨을 가짐―를 인출하는 디지털-아날로그 변환기 수단(34); 및
    상기 충전 전류를 발생시키기 위해 상기 회로 노드에서 생성된 전압 레벨을 증폭하는 제2 증폭기 수단(36, 38, 40, 42, 43)
    을 포함하는 복수의 단자에 논리 신호를 제공하는 장치.
  7. 제6항에 있어서,
    상기 제2 증폭기 수단이
    접지 노드;
    제1·제2 입력 단자 및 하나의 출력 단자를 가지며, 상기 출력 단자에서 상기 충전 전류를 생성시키기 위해 상기 제1 입력 단자와 제2 입력 단자 사이의 전압차를 증폭하는 차동 증폭기(38);
    폐쇄된 경우에는 상기 제1 입력 단자를 상기 회로 노드와 연결하고, 개방된 경우에는 상기 제1 단자와 상기 회로 노드의 연결을 해제하는 제1 스위치 수단(36);
    폐쇄된 경우에는 상기 제1 입력 단자를 상기 접지 노드와 연결하고, 개방된 경우에는 상기 제1 단자와 상기 접지 노드의 연결을 해제하는 제2 스위치 수단(36);
    폐쇄된 경우에는 상기 증폭기 출력 단자를 상기 제2 입력 단자와 연결하고, 개방된 경우에는 상기 증폭기 출력 단자와 상기 제2 입력 단자의 연결을 해제하는 제3 스위치 수단(36); 및
    상기 제2 입력 단자를 상기 접지 노드와 결합하는 커패시터(43)
    를 포함하는 복수의 단자에 논리 신호를 제공하는 장치.
  8. 제7항에 있어서,
    상기 제어 수단이
    상기 디지털-아날로그 변환기에 각 데이터 값이 공급된 후 소정 주기동안에는 상기 제1 스위치 수단을 폐쇄하고 상기 제2·제3 스위치 수단을 개방하며,
    다른 경우에는 상기 제1 스위치 수단을 개방하고 상기 제2 ·제3 스위치 수단을 폐쇄하는 복수의 단자에 논리 신호를 제공하는 장치.
  9. 한 세트의 입력 데이터 값에 의해 결정되는 레벨을 가지는 한 세트의 기준 전압을 생성하는 방법에 있어서,
    충전 전류를 복수의 샘플 홀드 회로 각각에 공급하는 단계를 포함하고,
    상기 각 입력 데이터 값은 기준 전압 중의 하나에 해당하는 희망 레벨을 표시하며,
    상기 샘플 홀드 회로 각각은 개별적인 하나의 데이터 값에 대응하고, 충전 전류를 적분함으로써 해당 기준 전압을 생성하며,
    각 샘플 홀드 회로에 공급되는 충전 전류는 샘플 홀드 회로에 의해 생성되는 기준 전압과 해당 데이터 값에 의해 표시되는 희망 레벨 사이의 차에 비례하는 크기를 가지는
    기준 전압 생성 방법.
  10. 일련의 입력 데이터 값―여기서 각 입력 데이터 값은 개별적인 하나의 기준 전압에 대응함―에 의해 결정되는 레벨을 가지는 한 세트의 출력 기준 전압을 생성하는 프로그래머블 전압원에 있어서,
    충전 전류를 생성하는 충전 전류 발생기; 및
    개별적인 하나의 데이터 값에 대응하며, 개별적인 하나의 출력 기준 전압을 생성하는 복수의 샘플 홀드 회로
    를 포함하고,
    상기 충전 전류 발생기는 각 입력 데이터 값을 연속적으로 수신하고 충전 전류를 해당 샘플 홀드 회로에 공급하며,
    상기 샘플 홀드 회로는 충전 전류를 적분함으로써 상기 출력 기준 전압을 조정하고,
    상기 충전 전류 발생기는 샘플 홀드 회로에 의해 생성되는 출력 기준 전압을 모니터하며, 충전 전류를 기준 전압 레벨과 대응 입력 데이터 값에 의해 표시되는 레벨과의 차에 비례하는 레벨로 설정하는
    프로그래머블 전압원.
  11. 제10항에 있어서,
    상기 충전 전류 발생기가
    회로 노드;
    접지 노드;
    각 입력 데이터 값에 비례하는 전류를 상기 회로 노드로부터 인출하는 디지털-아날로그 변환기(DAC);
    출력 기준 전압을 조정하는 샘플 홀드 회로의 기준 전압 출력에 비례하는 전류를 상기 노드로 공급하는 수단; 및
    상기 회로 노드와 상기 접지 노드 사이의 전압차에 따라 충전 전류를 생성하는 차동 증폭기
    를 포함하는 프로그래머블 전압원.
  12. 제11항에 있어서,
    상기 DAC가 각 입력 데이터 값을 수신하는 즉시 차동 증폭기를 자동 제로화하는 수단을 추가로 포함하는 프로그래머블 전압원.
KR1020007003316A 1997-09-29 1998-09-28 다중 출력 프로그래머블 기준 전압원 KR100636864B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/939,572 1997-09-29
US08/939,572 US5905403A (en) 1997-09-29 1997-09-29 Multiple output programmable reference voltage source
PCT/US1998/020378 WO1999017179A1 (en) 1997-09-29 1998-09-28 Multiple output programmable reference voltage source

Publications (2)

Publication Number Publication Date
KR20010024327A true KR20010024327A (ko) 2001-03-26
KR100636864B1 KR100636864B1 (ko) 2006-10-19

Family

ID=25473395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007003316A KR100636864B1 (ko) 1997-09-29 1998-09-28 다중 출력 프로그래머블 기준 전압원

Country Status (5)

Country Link
US (1) US5905403A (ko)
EP (1) EP1025476A4 (ko)
JP (1) JP2001518654A (ko)
KR (1) KR100636864B1 (ko)
WO (1) WO1999017179A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546327B1 (ko) * 2003-06-03 2006-01-26 삼성전자주식회사 피드백 제어 시스템 및 방법
KR20170081046A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 유기발광표시장치, 데이터 드라이버 및 샘플 홀드 회로

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6374379B1 (en) 1999-02-05 2002-04-16 Teradyne, Inc. Low-cost configuration for monitoring and controlling parametric measurement units in automatic test equipment
US6282682B1 (en) 1999-02-05 2001-08-28 Teradyne, Inc. Automatic test equipment using sigma delta modulation to create reference levels
US6449669B1 (en) * 1999-08-30 2002-09-10 Intel Corporation Method and apparatus for providing bimodal voltage references for differential signaling
US6321282B1 (en) 1999-10-19 2001-11-20 Rambus Inc. Apparatus and method for topography dependent signaling
US6577179B2 (en) * 1999-11-15 2003-06-10 Intel Corporation Dynamic line termination with self-adjusting impedance
US6766484B2 (en) * 2002-10-15 2004-07-20 Sun Microsystems, Inc. Method and apparatus for fully characterizing propagation delay through an n-input circuit
CN101739995B (zh) * 2008-11-06 2012-07-18 瑞昱半导体股份有限公司 脚位共用的模拟前端处理装置及其脚位共用方法
US8990592B2 (en) * 2012-01-25 2015-03-24 Smsc Holdings S.A.R.L. Overcoming limited common-mode range for USB systems
JP6159190B2 (ja) * 2013-08-05 2017-07-05 日置電機株式会社 定電流発生回路、定電流発生装置、および定電流発生方法、並びに、抵抗測定装置、および、抵抗測定方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170158A (en) * 1989-06-30 1992-12-08 Kabushiki Kaisha Toshiba Display apparatus
US5510748A (en) * 1994-01-18 1996-04-23 Vivid Semiconductor, Inc. Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries
US5694063A (en) * 1994-08-11 1997-12-02 Ltx Corporation High speed IDDQ monitor circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546327B1 (ko) * 2003-06-03 2006-01-26 삼성전자주식회사 피드백 제어 시스템 및 방법
US7164295B2 (en) 2003-06-03 2007-01-16 Samsung Electronics Co., Ltd. Feedback control system and method
KR20170081046A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 유기발광표시장치, 데이터 드라이버 및 샘플 홀드 회로

Also Published As

Publication number Publication date
US5905403A (en) 1999-05-18
EP1025476A1 (en) 2000-08-09
JP2001518654A (ja) 2001-10-16
KR100636864B1 (ko) 2006-10-19
EP1025476A4 (en) 2005-07-13
WO1999017179A1 (en) 1999-04-08

Similar Documents

Publication Publication Date Title
US6339338B1 (en) Apparatus for reducing power supply noise in an integrated circuit
US7539075B2 (en) Implementation of a fusing scheme to allow internal voltage trimming
KR100636864B1 (ko) 다중 출력 프로그래머블 기준 전압원
US20020125904A1 (en) Apparatus for reducing power supply noise in an integrated circuit
US5951705A (en) Integrated circuit tester having pattern generator controlled data bus
US20020186037A1 (en) Predictive, adaptive power supply for an integrated circuit under test
US5493519A (en) High voltage driver circuit with fast current limiting for testing of integrated circuits
KR20010089599A (ko) 데이터 버스로 제어되는 패턴 발생기를 가진 집적 회로테스터
KR100200926B1 (ko) 내부전원전압 발생회로
EP1018026B1 (en) Load circuit for integrated circuit tester
KR100569734B1 (ko) 프로그램 가능한 감마 기준전압 발생회로 및 이를 이용한 액정표시 장치
GB2332966A (en) A memory with control of data output buffer
US7012417B2 (en) Voltage regulator with stress mode
CN114822672A (zh) 测试系统以及测试方法
US5923157A (en) Semiconductor device capable of decreasing an internal voltage in period of acceleration test
KR20000064441A (ko) 타이밍신호발생기
US6393593B1 (en) Tester and method for testing LSI designed for scan method
KR100554846B1 (ko) 네가티브 워드라인 전압 검출 회로
SE9002030D0 (sv) Method for writing data in testing memory device and circuit for testing memory device
KR19990040093A (ko) 출력단의 전류량 자동제어 장치
KR19980060888A (ko) 노이즈 감소형 반도체 장치
JPH0360212A (ja) コンパレータ回路
KR19990005138A (ko) 반도체장치
KR20020062000A (ko) 동기형 반도체 메모리 장치
KR20000045354A (ko) 메모리 장치용 내부 전압 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee