KR20010024192A - 전자 유닛 - Google Patents

Abstract

본 발명은 전자 공학분야에 관한 것으로서, 위성 무선 항법 시스템(SRNS: satellite radio navigational system)의 신호들을 수신 및 처리하기 위한 전자 유닛(electronic units)의 구성에 사용될 수 있다. 본 발명은, 다층 인쇄 회로 카드를 구비한 전자 유닛에서, 해당 연결 신호 도체를 스크리닝하기 위한 도체들이, 그 표면상에 배치되고, 상기 각 스크리닝 와이어의 적어도 시작부 및 종료부에 형성되는 계면 연결부의 금속화 구멍에 의해 접지면에 연결되어 폐쇄된 전기 회로를 형성하는 것을 그 기술적 특징으로 한다.

Description

전자 유닛{ELECTRONIC UNIT}

SRNS 신호들을 수신 및 처리하는데 사용되는 전자 유닛의 설계에 있어 고유한 특징은 상기 전자 유닛이 서로 다른 기능 소자들(functional devices), 즉 SRNS 신호들을 수신 및 변환하는 과정을 구현하기 위한 아날로그 초고주파 및 고주파 소자 및 상관기(correlators), 신시사이저(synthesizers), 및 상기 수신된 신호의 상관 검색(correlation search), 추적(tracing) 및 디지털 처리(digital processing)를 수행하는 프로세서와 같은 다양한 아날로그-디지털 소자들로 완성되어야 한다는 점이다〔1, 112 쪽, 도 47; 126 쪽, 도 64〕. 또 다른 고유 특징은 전술한 서로 다른 기능들을 실현하는 전자 소자들의 서로 다른 집적도(degree of integration)에 있다. 예컨대, 소형, 평균 및 대형 집적도를 갖는 소형 회로(microcircuits)가 사용될 수 있다. 이와 관련하여, 상기한 서로 다른 기능 유닛 및 요소들이 일반적으로 서로 다른 주파수를 갖는 신호들을 처리하기 위한 상기 서로 다른 기능 유닛 및 요소들을 구비한 단일의 소형 구조의 소자로 결합되는 경우, 전자기 호환성, 스퓨리어스 및 유도 간섭(spurious and induced interference)의 각 레벨에 대한 상호 효과에 문제점이 발생한다.

상기한 문제점에 대한 기술적 해결방안으로 공지된 한가지 방법은 별도의 인쇄 회로 카드들이, 유사한(동종의) 기능 그룹과 관련되고, 예컨대 종래의 구조물에서와 같이 형태 및 주파수가 유사한 신호들을 처리하는 전자 소자들을 포함하는 다중 유닛(다중 카드) 구조물을 개발하는 것이다〔1, 112쪽, 도 47〕. 이 경우, 예컨대, 인터카드 스크리닝(intercard screening)에 기초한 간단한 수단에 의해 스퓨리어스 및 유도 간섭을 감소시켜야 하는 문제점이 해결될 수 있다. 그러나, 이러한 방법은 개발될 구조물 크기의 증가와 관련되어 있다.

크기를 고려해야 하는 것이 중요한 요인이 되는 경우, 이종(heterogeneous) 기능 유닛 및 요소들이 공통 설계 유닛의 구조체, 즉 예컨대 〔1, 132 쪽, 도 69〕에 설명된 SRNS 신호들의 수신기/처리기의 전자 유닛의 인쇄 회로 카드내에 포함되는 단일 블록 구조물이 사용된다. 상기 스퓨리어스 및 유도 간섭에서 야기되는 문제점들은 해당 금속 스크린의 도움으로 별도의 기능 유닛을 스크리닝할 때의 공지된 방법에 의해 해결될 수 있다.

상기 스퓨리어스 및 유도 간섭을 감소시키기 위한 부가적인 방법은 다른 유용한 설계자의 기술, 특히 예컨대 〔3〕 및 〔4〕,〔3〕〔5, 112-115 쪽〕에서와 같은 인쇄 회로 카드상의 신호 도체의 특수 구성에 상기 유닛의 하우징으로 인쇄 회로 구성요소들을 연결하는 부가적인 외부 정합 요소를 설치하는 기술을 포함할 수도 있다. 예컨대, 〔5, 113-114 쪽〕에서와 같은 접지 및 전원 도체의 특수 레이아웃이 사용될 수 있다. 이렇게 함에 있어서, 모든 경우에 주어진 문제점을 해결하기 위한 공통된 해결책은 없으며, 각각의 구체적인 경우에 구체적인 상황하에서 그런 문제점의 해결책을 보장하는 일련의 설계자의 도구들이 사용된다.

본 발명의 전자 유닛의 선택된 종래의 기술은 단일 카드 구조물로 구성되는 〔6, 258-261 쪽, 도 12.2〕에 설명된 전자 유닛이다. 종래 기술로서 선택된 상기 전자 유닛은, 인쇄 도체들의 내부층 연결이 내부층 연결부의 금속화 구멍에 의해 수행되고 외부 도전층들이 도체, 접합 접촉 영역 및 내장 전자 소자들을 구비하는 반면 내부 도전층들은 다른 도체들, 금속화 접지면 및 전원면(metallized ground planes and power supply plane)을 구비하는 동시에 상기 금속화 접지면 및 전원면과 전기적으로 연결되지 않는 상기 내부층 연결부의 금속화 구멍주위에 윈도우(window)가 형성되는, 다층 인쇄 회로 카드(multilayer printed-circuit card)이다. 예컨대, 10 개의 도전층을 갖는 인쇄 회로 카드의 경우, 상기 접지면 및 전원면은 각각 제 4 및 제 5 도전층에 배치된다.

상기 접지면 및 전원면을 종래 기술의 인쇄 회로 카드의 서로 다른 도전층에 배치함으로써, 상기 스퓨리어스 및 유도 간섭을 감소시켜야 하는 문제점을 해결할 수 있다. 따라서, 상기 전자 유닛이 동종의 전자 소자들을 구비하고, 처리된 신호들이 예컨대, 디지털 컴퓨터의 경우에서와 같은 주파수 대역 근방에 있는 신호인 경우에, 상기한 문제점에 대한 성공적인 해결 방법이 달성될 수 있다.

본 발명은 위성 무선 항법 시스템의 신호들을 수신 및 처리하기 위한 전자 유닛의 구성에 관한 것이다.

도 1은 6개의 도전층(도체들과 내표면 접속부의 금속화 구멍의 레이아웃은 선택사양임)을 구비한 전자 유닛의 인쇄 회로 카드(printed circuit card)를 도시한 종단면도.

도 2는 상기 전자 장치의 인쇄 회로 카드의 제 1 도전층에 장착되는 전자 소자들을 3 개의 연속적인 배치 장소로 분류한 상태를 도시한 평면도(상기 제 1 도전층의 구성요소들을 바라본 평면도로서 인쇄 도체들은 도시생략됨).

도 3은 상기 전자 장치의 인쇄 회로 카드의 제 6 도전층에 장착되는 전자 소자들을 3 개의 연속적인 배치 구역으로 분류한 상태를 도시한 평면도(상기 제 1 도전층의 구성요소에서 바라본 평면도로서 인쇄 도체들은 도시생략됨).

도 4는 상기 전자 장치의 인쇄 회로 카드의 제 1(외부) 도전층의 인쇄 패턴의 예를 도시한 평면도.

도 5는 상기 전자 장치의 인쇄 회로 카드의 제 2 도전층의 인쇄 패턴의 예를 도시한 평면도(제 1 도전층 표면에서 바라본 도면으로서 상기 도전층들은 선택적으로 투명함).

도 6은 상기 전자 장치의 인쇄 회로 카드의 제 3 도전층의 인쇄 패턴의 예를 도시한 평면도(제 1 도전층 표면에서 바라본 도면으로서 상기 도전층들은 선택적으로 투명함).

도 7은 상기 전자 장치의 인쇄 회로 카드의 제 4 도전층의 인쇄 패턴의 예를 도시한 평면도(제 1 도전층 표면에서 바라본 도면으로서 상기 도전층들은 선택적으로 투명함).

도 8은 상기 전자 장치의 인쇄 회로 카드의 제 5 도전층의 인쇄 패턴의 예를 도시한 평면도(제 1 도전층 표면에서 바라본 도면으로서 상기 도전층들은 선택적으로 투명함).

도 9는 SRNS 전자 장치의 인쇄 회로 카드의 제 6 (외부) 도전층의 인쇄 패턴의 예를 도시한 평면도(제 1 도전층 표면에서 바라본 도면으로서 상기 도전층들은 선택적으로 투명함).

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하고자, SRNS 신호 수신기/처리기의 기능을 실현하고 하나의 다층 인쇄 회로 카드상에 구현되고 상이한 집적도를 갖는 이종(아날로그, 아나로그-디지털, 디지털) 기능 전자 소자들을 내장하고 있고, 신호 블록에서 처리 및 변환되는 신호들의 주파수 대역이 입력부에서의 수천 메가헤르츠에서 출력부에서의 수 헤르츠로 하향 조정되는, 소형 전자 유닛을 통해 스퓨리어스 및 유도 간섭 설계 방법을 제공하는데 있다.

상기 문제점을 해결함으로써, 다수의 고객들이 SRNS "GLOSNASS" 및 "NAVSTAR" 신호를 처리할 수 있도록 의도된 소형 항공 수신기/처리기의 설계를 위한 기존의 기본적인 근거자료를 사용할 수 있다.

본 발명의 일 실시예에 따르면, 다층 인쇄 회로 카드를 포함하는 전자 유닛으로서, 계면 연결부의 금속화 구멍에 의해 인쇄 도체들의 계면 연결 동작이 수행되고 그 외부 도전층들은 도체, 접촉 영역 및 전자 소자들을 구비하고 그 내부 도전층들은 도체, 금속화된 접지 및 전원면(metallized ground and power supply planes)을 구비하는 동시에 상기 금속화 접지 및 전원면과 전기적으로 연결되지 않는 윈도우가 상기 계면 연결부의 금속화 구멍들 주위에 배치되는 전자 유닛이 제공되고, 상기 전자 유닛은, 상기 다층 인쇄 회로 카드의 상기 인쇄 도체 및 상기 전자 소자들은 함께 순차적으로 연속된 구역에 배치 분류되고, 그 중 제 1 구역은 위성 무선 항법 시스템으로 수신된 신호들에 대해 아날로그 변환과정을 수행하는 전자 소자들을 배치 할당하기 위한 구역에 해당하고, 그 중 제 2 구역은 상기 수신된 신호들에 대해 아날로그-디지털 변환과정을 수행하는 전자 소자들을 배치 할당하기 위한 구역에 해당하며, 그 중 제 3 구역은 상기 수신된 신호들에 대해 디지털 변환과정을 수행하는 전자 소자들을 배치 할당하기 위한 구역에 해당하고, 상기 전자 소자들은 6 개의 도전층을 구비한 인쇄 회로 카드의 표면상에 장착되고, 상기 6 개의 도전층중 내부 제 2 도전층은 상기 각 구역에 접지면을 갖고, 제 3 도전층은 상기 제 1 구역 및 제 2 구역의 전원 도체 및 상기 제 3 구역의 부가적인 도체들을 가지며, 제 4 도전층은 상기 제 1 구역 및 제 2 구역의 부가적인 도체 및 상기 제 3 구역의 금속화된 전원면을 갖고, 제 5 도전층은 상기 제 1 구역의 접지면 및 상기 제 2 구역 및 제 3 구역의 부가적인 도체들을 가지며, 상기한 경우에, 상기 다층 인쇄 회로 카드의 상기 제 2 도전층에 형성되는 접지면들은 상기 다층 인쇄 회로 카드의 상기 외부 제 1 도전층 및 제 6 도전층의 상기 구역들간에 전기적 연결동작을 수행하는 연결 신호 도체의 레이아웃에 따라 배치된 직접 접지 연결 도체들에 의해 상호 연결되고, 상기 제 1 구역은 그 주변부를 따라 상기 다층 인쇄 회로 카드의 상기 제 1 도전층 및 제 6 도전층에서 상호 대향하여 배치되는 스크리닝 와이어들에 의해 에워싸이고, 상기 스크리닝 와이어들은 상기 다층 인쇄 회로 카드의 내부에 형성된 상기 금속화 구멍에 의해 상기 다층 인쇄 회로 카드의 상기 제 2 도전층 및 제 5 도전층의 주어진 구역의 상기 접지면에 상호 연결 및 연결되어 폐쇄 전기 회로를 형성하며 상기 각각의 연결 신호 도체들을 통과하기 위한 단절부를 구비하고, 이 경우, 상기 제 1 도전층 및 제 6 도전층의 상기 스크리닝 와이어의 단절부는 상기 다층 인쇄 회로 카드의 상기 제 2 도전층 및 제 5 도전층의 상기 접지면들의 연속적인 금속화된 부분에 해당하는 것을 특징으로 한다.

본 발명의 또 다른 실시예에 따르면, 상기 다층 인쇄 회로 카드의 상기 제 2 도전층의 상기 접지면과 상호 연결되는 상기 접지 연결 도체의 폭은 적어도 1mm가 되도록 선택된다.

본 발명의 또 다른 실시예에 따르면, 상기 해당 연결 신호 도체를 스크리닝하기 위한 도체들은, 그 표면상에 배치되고, 상기 각 스크리닝 와이어의 적어도 시작부 및 종료부에 형성되는 상기 계면 연결부의 상기 금속화 구멍에 의해 상기 접지면에 연결되어 폐쇄된 전기 회로를 형성하고, 상기 금속화 구멍들간의 간격은 5mm를 초과하지 않는다.

본 발명의 또 다른 실시예에 따르면, 상기 다층 인쇄 회로 카드의 상기 제 1 도전층 및 제 6 도전층의 상기 제 1 구역의 주변부를 따라 형성된 상기 스크리닝 와이어의 폭은 적어도 2 mm가 되도록 선택된다.

본 발명의 또 다른 실시예에 따르면, 상기 다층 인쇄 회로 카드의 상기 제 1 도전층 및 제 6 도전층의 상기 주변부를 따라 형성된 상기 스크리닝 도체들을 상호 연결하고 상기 스크리닝 도체들을 상기 다층 인쇄 회로 카드의 상기 제 2 도전층 및 제 5 도전층의 상기 접지면에 연결하는 상기 계면 연결부의 상기 금속화 구멍들간의 간격은 5mm를 초과하지 않는다.

이하, 본 발명의 특징, 산업상 이용에 따른 실현 가능성이 "GLOSNASS" 및 "NAVSTAR" 시스템의 SRNS 신호에 의해 항법 파라미터를 결정하기 위한 항법 수신기/처리기의 전자 유닛의 일 예를 통해 설명되고, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하며, 도면전체를 통하여 동일한 부분에는 동일한 도면부호를 사용하기로 한다.

도 1 내지 도 9에 도시된 본 발명의 전자 유닛은 6 개의 도전층을 구비한 다층 인쇄 회로 카드(1)를 포함하고, 그 중 제 1 외부 도전층(2)은 상기 다층 인쇄 회로 카드(1)의 표면을 형성하는 반면, 제 6 외부 도전층(3)은 상기 다층 인쇄 회로 카드(1)의 배면을 형성한다. 상기 다층 인쇄 회로 카드(1)의 내부 도전층, 즉 제 2 도전층(4), 제 3 도전층(5), 제 4 도전층(6) 및 제 5 도전층(7)은 절연층(8)에 의해 상호 분리되어 있음은 물론, 상기 외부 도전층 (2,3)과도 분리되어 있다(도 1참조).

상기 다층 인쇄 회로 카드(1)의 상기 외부 도전층 2,3에는 인쇄 접합 접촉 영역(9), 인쇄 도체(10) 및 전자 소자(11)가 형성된다(도 1 내지 도 3 참조). 상기 다층 인쇄 회로 카드(1)의 상기 내부 도전층 4,5,6, 및 7에는 인쇄 도체들만이 형성된다(도 5 내지 도 8 참조). 상기 다층 인쇄 회로 카드(1)의 상기 인쇄 도체들간의 계면 연결은 계면 연결부의 금속화 구멍(12)에 의해 수행된다.

도 1에서 , 상기 계면 연결부의 상기 금속화 구멍(12)을 형성하는 일 예로서, 상기 제 1, 제 6 및 제 4 도전층 2,3 및 6은 물론, 상기 제 1, 제 6, 제 2 및 제 5 도전층 2,3,4 및 7의 도체들을 연결하는 구멍들이 도시된다.

상기 다층 인쇄 회로 카드(1)의 전자 소자들은, 작은 영역위에 다수의 구성 요소을 설치해야 하는 문제점을 해결한 표면 장착 기술을 사용하여 장착된다.

전자 유닛, 즉 SRNS 수신기/처리기 모듈의 구현 실시예에서, 상기 다층 인쇄 회로 카드(1)의 상기 전자 소자들 및 인쇄 도체들은 3 개의 연속 배치 구역 13,14 및 15에 함께 분류된다(도 2 내지 도 9 참조).

상기 다층 인쇄 회로 카드(1)의 제 1 구역(13)은, SRNS 신호의 아날로그 변환을 수행하는 전자 소자, 예컨대, MGA-87563 HEWLETT-RACKARD 타입의 칩과 유사한 낮은 집적도를 갖는 전자 소자 및 MC13142D MOTOROLA 및 UPC2753GR NEC 타입의 칩과 유사한 평균 집적도를 갖는 전자 소자의 배치 할당 구역에 해당한다.

상기 다층 인쇄 회로 카드(1)의 제 2 구역(14)은, 신호의 아날로그-디지털 변환을 수행하는 전자 소자, 예컨대, MAX962ECA MAXIM 타입의 칩과 유사한 평균 집적도를 갖는 전자 소자의 배치 할당 구역에 해당한다.

상기 다층 인쇄 회로 카드(1)의 제 3 구역(15)은, 신호의 디지털 변환을 수행하는 전자 소자, 예컨대, TMS320 LC203-40 TEXAC INSTRUMENTS(프로세서) 및 ASIC SAMSUNG(디지털 상관기) 타입의 칩과 유사한 초 고집적도(superhigh degree of integration)를 갖는 전자 소자, KM616V100AT-15 SAMSUNG(ROM) 타입의 칩과 유사한 고 집적도를 갖는 전자 소자, DS1302S DALLAS(타이머) 타입의 칩과 유사한 평균 집적도를 갖는 전자 소자, 및 MAX604CSA MAXIM(안정화기:stabilizer) 타입의 칩과 유사한 저 집적도를 갖는 전자 소자의 배치 할당 구역에 해당한다.

상기 다층 인쇄 회로 카드(1)의 상기 내부 도전층의 인쇄 도체들은 다음과 같이 분포된다.

상기 다층 인쇄 회로 카드(1)의 제 2 도전층(4)의 경우, 3 개의 모든 구역(13,14 및 15)(도 5참조)에 접지면(16,17 및 18)이 형성된다.

상기 다층 인쇄 회로 카드(1)의 제 3 도전층(5)의 경우, 상기 제 1 및 제 2 구역(13,14)의 전원 구역에 전원 도체(power supply conductors)(19,20)가 형성되고, 상기 제 3 구역에는 부가적인 도체들(21)이 형성된다(도 6참조).

상기 다층 인쇄 회로 카드(1)의 제 4 도전층(6)의 경우, 상기 제 1 및 제 2 구역(13,14)에 부가적인 도체들(22,23)이 형성되고, 상기 제 3 구역(15)에는 전원 금속화면(24)이 형성된다(도 7참조).

상기 다층 인쇄 회로 카드(1)의 제 5 도전층(7)의 경우, 상기 제 1 구역(13)에 접지면(25)이 형성되고, 상기 제 2 및 제 3 구역(14,15)에는 부가적인 도체들(26,27)이 형성된다(도 8참조).

상기 다층 인쇄 회로 카드(1)의 제 2 도전층(4)에 형성된 접지면들(16,17,18)은 직접 접지 연결 도체(direct ground linking conductors)(28)에 의해 상호 연결된다(도 5 참조). 상기 접지 연결 도체(28)의 폭은 적어도 1mm이다.

상기 접지 연결 도체(28)(도 5 참조)는 상기 다층 인쇄 회로 카드(1)의 제 1 외부 전도층(2) 및 제 6 외부 전도층(3)의 구역들과 전기적으로 연결되는연결 신호 도체(29)의 레이아웃에 따라 배치된다(도 4 및 도 9 참조).

상기 각각의 연결 신호 도체(29)는 상기 대응 접지면에 연결된 부가적인 도체(30)의 도움으로 스크리닝(screening)될 수 있다. 예컨대, 급격한 구간을 갖는 신호들을 갖거나 인접 도체들의 신호 레벨과 크게 다른 신호 레벨을 갖는 상기 연결 신호 도체에 대해, 상기 스크리닝 처리가 수행될 수 있다. 도 4는 상기 제 1 도전층(2)에 배치되는, 상기 연결 신호 도체(29)의 스크리닝 처리의 일예를 도시한 도면이다.

상기 각각의 신호 연결 도체(29)를 스크리닝하도록 의도된 상기 도체(30)는 그 표면상에 배치되고 폐쇄된 전기 회로를 형성하도록 접지면에 연결된다. 상기 접지면에의 연결 공정은, 각 금속화 구멍이 서로에 대해 5mm 이하의 간격을 유지하는, 상기 도체(30)의 적어도 시작부 및 종료부에 형성되는 계면 연결부의 대응 금속화 구멍의 도움으로 수행된다.

상기 제 1 구역(13)은 그 주변을 따라 스크리닝 와이어(screening wires)(31)에 의해 에워싸이고 상기 다층 인쇄 회로 카드(1)의 상기 제 2 및 제 6 도전층(2,3)에서 각각 서로에 대해 대향 배치된다(도 4 및 도 9참조). 상기 스크리닝 와이어(31)의 폭은 최소 2mm이다. 상기 스크리닝 와이어(31)는 상기 다층 인쇄 회로 카드(1)의 내부에 형성된 금속화 구멍에 의해 상기 다층 인쇄 회로 카드(1)의 상기 제 2 및 제 5 도전층(4,5)의 접지면(16,25)에 상호 연결 및 연결되어 폐쇄 전기 회로를 형성한다. 이들 금속화 구멍사이의 간격은 5mm를 초과하지 못한다.

상기 스크리닝 와이어(31)는 상기 해당 연결 신호 도체(29)를 통과시키기 위한 단절부(32)를 구비한다. 상기 다층 인쇄 회로 카드(1)의 상기 제 1 및 제 6 도전층(2,3)의 상기 스크리닝 와이어(31)의 단절 지점(32)은 상기 제 2 및 제 7 도전층(2,7)의 상기 접지면(16,25)의 연속된 금속화부(continuous metallized portions)(33)에 대응한다(도 5 및 도 8참조).

전술한 설계 방법으로 인해, 유도 잡음 및 간섭에 매우 민감한 상기 제 1 구역(13)의 전자 소자들의 스퓨리어스 및 유도 간섭에 대한 필요한 보호책이 보장되고, 이 경우, 상기 스크리닝 와이어(31)의 단절부(32)에 대응하는 상기 접지면(16,25)의 상기 금속화부(33)가 존재함으로 인해, 상기 구역들간의 전기적 연결을 수행하는 신호 회로를 위한 복귀 회로의 최적화가 보장된다. 상기 스퓨리어스 및 유도 간섭에 대한 상기 필요한 보호책은 본 발명에 따른 상기 다층 인쇄 회로 카드(1)의 서로 다른 도전층의 접지면 및 전원 도체의 레이아웃과 조합하면 매우 효과적이므로 필요한 스크리닝 처리를 제공할 수 있다.

상기 금속화 접지면(16-18,25) 및 상기 전원면(24)의 각 위치에서 상기 금속화 접지면(16-18,25) 및 상기 전원면(24)에 의한, 상기 계면 연결부의 금속화 구멍들(12)간의 불필요한 단락을 방지하기 위해, 상기 금속화 구멍(12)의 배치 할당을 위한 금속막이 없는 윈도우(34)가 형성된다(도 1 참조).

본 발명의 전자 유닛을 외부 출력 장치 및 전원 소스에 연결하기 위해, 상기 다층 인쇄 회로 카드(1)의 표면상에 장착된 저주파 커넥터(35)가 사용된다(도 2참조).

본 발명의 전자 유닛을 입력 신호의 소스에 연결하기 위해, 상기 다층 인쇄 회로 카드(1)의 표면상에 장착된 고주파 커넥터(36)가 사용된다(도 2참조).

본 발명의 전자 유닛의 동작을 위해, 상기 커넥터 35는 전원, 및 제어 패널, 항공 파라미터등의 표시기(indicator)와 같은 다른 주변 장치에 연결되는 한편, 상기 커넥터 36은 예컨대, 수신 안테나 케이블(도시생략)과 같은 입력 신호 소스에 연결된다.

1200 MHz-1700 MHz의 주파수 대역을 갖는 아날로그 의사잡음(광대역) SRNS 신호를 나타내는 본 발명의 전자 유닛의 입력 신호들은 상기 커넥터 36을 통해 상기 다층 인쇄 회로 카드(1)의 제 1 구역(13)의 전자 소자들에 연결되고, 이들 신호는 증폭되고, 간섭으로부터 필터링되며, 수 십 메가헤르츠로 주파수 하향 변환된다. 따라서, 상기 다층 인쇄 회로 카드(1)의 상기 제 1 구역(13)에서 변환된 신호들은 상기 제 2 구역(14)에서 다중 채널 아날로그-디지털 처리과정(multichannel analog-digital processing)을 거친 다음, 상기 제 3 구역(15)의 전자 소자들에 의해 형성된 디지털 처리기에서 상관 처리과정(correlation processing)을 거치게 된다.

따라서, 본 발명의 전자 유닛에 있어서, 처리과정중에 있는 신호들은, 상기 제 1 구역(13)(신호의 아날로그 변환을 수행하는 전자소자들의 배치 할당 구역)의 입력부에서 수 천 메가헤르츠에서 상기 제 3 구역(15)((신호의 디지털 변환을 수행하는 전자소자들의 배치 할당 구역)의 출력부에서 수 헤르츠로의 주파수 변환과정을 거치면서, 상기 다층 인쇄 회로 카드(1)의 한 구역으로부터 또 다른 구역으로의 순차적인 통과과정을 거친다.

이 경우, 본 발명에 따른 상기 구역에서의 전자 소자들 및 인쇄 도체들의 분류 배치, 본 발명에 따른 제 1 구역에서의 스크리닝 과정은 물론 상기 연결 신호 도체(29)와 상기 접지 연결 도체(28)에 의한 상기 구역들간의 연결 수행과정을 포함하는 상기 제공된 설계 방법의 조합으로 인해, 본 발명에 따른 전자 유닛은, 근본적으로 신호의 특성 및 주파수와, 상기 전자 소자들의 집적도에 차이가 발생하는 미리 정해진 조건하에서의 상기 스퓨리어스 및 유도 간섭의 억압 효과를 제공한다.

따라서, 상기 제공된 설계 방법을 이용한 본 발명에 따른 전자 유닛의 경우, 다양한 구역을 상호 연결하는 신호들을 통과시키기 위한 최적화된 복귀 회로가 제공됨으로써, 상기 전자 유닛에서의 스퓨리어스 및 유도 간섭이 최소화된다. 특히, 상기 접지 연결 도체(28)의 폭(적어도 1mm)은, 신호들을 통과시키고 통과된 신호들의 복사 효과에 대한 민감성을 감소시키기 위한 루프(loop) 복귀 회로에서의 신호 손실의 최소화 조건 및 부가적인 인덕턴스를 갖는 비최적화 전류 경로(non-optimal current path)의 배제를 통한 교차 간섭 조건으로부터 선택된다. 또한, 상기 신호들을 통과시키기 위한 루프 복귀 회로에서의 신호 손실의 최소화는 상기 제공된 방법의 수행 및 상기 금속화 접지면(16,17,18,25) 및 금속화 전원면(24)의 레이아웃에 의해 달성되며, 상기 금속화 접지면(16,17,18,25) 및 금속화 전원면(24)은, 본 발명의 전자 유닛에서 상기 전자 유닛의 신호들을 통과시키기 위한 회로에 대응하는 최적의 복귀 회로를 제공하고, 기생 인덕턴스(parasitic inductances)로 특징화되는 기생 전류 루프의 발생을 배제하며, 상기 다층 인쇄 회로 카드(1)의 회로에서의 전압 강하가 실제로 방지되도록 직류에 대해 가능한 한 최소한의 저항을 보장한다.

전술한 설계의 파라미터는 다음과 같다: 상기 스크리닝 와이어의 적어도 2mm의 폭과, 상기 스크리닝 와이어(30,31)에 형성된 계면 연결부의 금속화 구멍들간의 최대 5mm의 피치의 특징으로, 본 발명의 최상의 실시예에서의 본 발명에 따른 전자 유닛의 구현된다.

따라서, 전술한 바와 같이 고려되는 설계 방법의 조합으로 인해, 본 발명에 따른 전자 유닛은, 다층 인쇄 회로 카드가 처리중인 신호들의 주파수가 입력부에서의 수 천 메가헤르츠에서 출력부에서의 수 헤르츠로 주파수 하향 변환되는, 항공 SRNS 수신기/처리기를 구성하는 다양한 집적도를 갖는 서로 다른 전자 소자들을 구비하는 경우, 특정 조건하에서 스퓨리어스 및 유도 간섭의 제거에 따른 문제점을 해결할 수 있다.

본 발명에 따른 구조로 된 전자 유닛의 원형 모델(prototype model)로 수행된 실험결과, 그 다양한 조합 및 모든 주파수 범위에 있는 SRNS"GLOSNASS" 및 "NAVSTAR" 신호들을 처리하는 전자 유닛의 동작 조건하에서 요구되는 스퓨리어스 및 유도 간섭의 제거가 보장되는 것으로 밝혀졌다.

따라서, 전술한 내용으로부터, 본 발명에 따른 전자 유닛은, 기술적으로 실현 가능하고 산업분야에서 제조 가능하며, 또한, 상이한 접적도를 갖는 이종(아날로그, 아날로그-디지털, 디지털) 기능 전자 소자들을 구비하는 단일의 다층 인쇄 회로 카드상에 실현된 항공 SRNS 수신기/처리기의 기능을 수행하는 소형 전자 유닛을 실현하기 위한 특정 조건하에서 스퓨리어스 및 유도 간섭의 제거에 따른 기술적 문제점을 해결해 준다. 상기 전자 유닛에서 처리되고 변환될 신호들의 주파수 대역은 그 입력부에서의 수 천 메가헤르츠에서 그 출력부에서의 수 헤르츠에 이르는 범위내에 있다.

지금까지, 본 발명을 특정 실시예와 관련하여 도시하고 설명하였지만, 상기 본 발명에 대한 개시는 단지 본 발명의 적용예에 불과한 것이고, 본 발명을 수행하기 위한 최상 모드로서 본 명세서에 개시된 특정 실시예에 국한되는 것은 아니다.

또한, 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 범위를 이탈하지 않는 한도내에서 본 발명이 다양하게 수정 및 변경될 수 있다는 것을 당업계에서 통상의 지식을 가진자라면 용이하게 이해할 수 있을 것이다.

따라서, 본 발명에 따른 전자 유닛은, 전술한 바와 같이 고려되는 설계 방법의 조합으로 인해, 다층 인쇄 회로 카드가 처리중인 신호들의 주파수가 입력부에서의 수 천 메가헤르츠에서 출력부에서의 수 헤르츠로 주파수 하향 변환되는, 항공 SRNS 수신기/처리기를 구성하는 다양한 집적도를 갖는 서로 다른 전자 소자들을 구비하는 경우, 특정 조건하에서 스퓨리어스 및 유도 간섭의 제거에 따른 문제점을 해결할 수 있다.

Claims (5)

1. 다층 인쇄 회로 카드를 포함하는 전자 유닛으로서, 계면 연결부의 금속화 구멍에 의해 인쇄 도체들의 계면 연결 동작이 수행되고 그 외부 도전층들은 도체, 접촉 영역 및 전자 소자들을 구비하고 그 내부 도전층들은 도체, 금속화된 접지 및 전원면을 구비하는 동시에 상기 금속화 접지 및 전원면과 전기적으로 연결되지 않는 윈도우가 상기 계면 연결부의 금속화 구멍들 주위에 배치되는 전자 유닛에 있어서,

   상기 다층 인쇄 회로 카드의 상기 인쇄 도체 및 상기 전자 소자들은 함께 순차적으로 연속된 구역에 배치 분류되고, 그 중 제 1 구역은 위성 무선 항법 시스템으로 수신된 신호들에 대해 아날로그 변환과정을 수행하는 전자 소자들을 배치 할당하기 위한 구역에 해당하고, 그 중 제 2 구역은 상기 수신된 신호들에 대해 아날로그-디지털 변환과정을 수행하는 전자 소자들을 배치 할당하기 위한 구역에 해당하며, 그 중 제 3 구역은 상기 수신된 신호들에 대해 디지털 변환과정을 수행하는 전자 소자들을 배치 할당하기 위한 구역에 해당하고, 상기 전자 소자들은 6 개의 도전층을 구비한 인쇄 회로 카드의 표면상에 장착되고, 상기 6 개의 도전층중 내부 제 2 도전층은 상기 각 구역에 접지면을 갖고, 제 3 도전층은 상기 제 1 구역 및 제 2 구역의 전원 도체 및 상기 제 3 구역의 부가적인 도체들을 가지며, 제 4 도전층은 상기 제 1 구역 및 제 2 구역의 부가적인 도체 및 상기 제 3 구역의 금속화된 전원면을 갖고, 제 5 도전층은 상기 제 1 구역의 접지면 및 상기 제 2 구역 및 제 3 구역의 부가적인 도체들을 가지며, 상기한 경우에, 상기 다층 인쇄 회로 카드의 상기 제 2 도전층에 형성되는 접지면들은 상기 다층 인쇄 회로 카드의 상기 외부 제 1 도전층 및 제 6 도전층의 상기 구역들간에 전기적 연결동작을 수행하는 연결 신호 도체의 레이아웃에 따라 배치된 직접 접지 연결 도체들에 의해 상호 연결되고, 상기 제 1 구역은 그 주변부를 따라 상기 다층 인쇄 회로 카드의 상기 제 1 도전층 및 제 6 도전층에서 상호 대향하여 배치되는 스크리닝 와이어들에 의해 에워싸이고, 상기 스크리닝 와이어들은 상기 다층 인쇄 회로 카드의 내부에 형성된 상기 금속화 구멍에 의해 상기 다층 인쇄 회로 카드의 상기 제 2 도전층 및 제 5 도전층의 주어진 구역의 상기 접지면에 상호 연결 및 연결되어 폐쇄 전기 회로를 형성하며 상기 각각의 연결 신호 도체들을 통과하기 위한 단절부를 구비하고, 이 경우, 상기 제 1 도전층 및 제 6 도전층의 상기 스크리닝 와이어의 단절부는 상기 다층 인쇄 회로 카드의 상기 제 2 도전층 및 제 5 도전층의 상기 접지면들의 연속적인 금속화된 부분에 해당하는 것을 특징으로 하는 전자 유닛.
2. 제1항에 있어서, 다층 인쇄 회로 카드의 상기 제 2 도전층의 상기 접지면과 상호 연결되는 상기 접지 연결 도체의 폭은 적어도 1mm가 되도록 선택되는 것을 특징으로 하는 전자 유닛.
3. 제1항에 있어서, 상기 해당 연결 신호 도체를 스크리닝하기 위한 도체들은, 그 표면상에 배치되고, 상기 각 스크리닝 와이어의 적어도 시작부 및 종료부에 형성되는 상기 계면 연결부의 상기 금속화 구멍에 의해 상기 접지면에 연결되어 폐쇄된 전기 회로를 형성하고, 상기 금속화 구멍들간의 간격은 최대 5mm인 것을 특징으로 하는 전자 유닛.
4. 제1항에 있어서, 상기 다층 인쇄 회로 카드의 상기 제 1 도전층 및 제 6 도전층의 상기 제 1 구역의 주변부를 따라 형성된 상기 스크리닝 와이어의 폭은 적어도 2 mm가 되도록 선택되는 것을 특징으로 하는 전자 유닛.
5. 제1항에 있어서, 상기 다층 인쇄 회로 카드의 상기 제 1 도전층 및 제 6 도전층의 상기 주변부를 따라 형성된 상기 스크리닝 도체들을 상호 연결하고 상기 스크리닝 도체들을 상기 다층 인쇄 회로 카드의 상기 제 2 도전층 및 제 5 도전층의 상기 접지면에 연결하는 상기 계면 연결부의 상기 금속화 구멍들간의 간격은 5mm를 초과하지 않는 것을 특징으로 하는 전자 유닛.