KR20010015116A

KR20010015116A - 포인트 대 포인트 프로토콜 헤더 정보를 선택적으로분리하는 시스템 및 방법 및 네트워크 어댑터

Info

Publication number: KR20010015116A
Application number: KR1020000037058A
Authority: KR
Inventors: 첸지에; 쿠마르지트
Original assignee: 루센트 테크놀러지스 인크
Priority date: 1999-07-01
Filing date: 2000-06-30
Publication date: 2001-02-26
Also published as: JP3605005B2; CA2312536A1; EP1065859A3; DE60031480T2; JP2001060984A; EP1065859B1; DE60031480D1; US7062574B1; KR100709494B1; CA2312536C; EP1065859A2

Abstract

네트워크로부터 수신된 패킷 (packet)에서 포인트 대 포인트 프로토콜 헤더 (point-to-point protocol header) 정보를 선택적으로 분리하는 시스템 및 방법과, 그 시스템이나 방법을 포함하는 네트워크 어댑터 (network adapter)가 제공된다. 한 실시예에서, 시스템은: (1) 패킷을 수신하고 그로부터 패킷에 대해 사용된 서브-프로토콜 (sub-protocol)을 식별하는 서브-프로토콜 검출기 및 (2) 서브-프로토콜 검출기에 연결되어, 서브-프로토콜의 신원을 근거로 패킷으로부터 포인트 대 포인트 프로토콜 헤더 정보 중 적어도 일부를 분리하고, 그에 의해 패킷의 전체적인 크기를 줄이는 헤더 분리기 (header detacher)를 포함한다.

Description

포인트 대 포인트 프로토콜 헤더 정보를 선택적으로 분리하는 시스템 및 방법 및 네트워크 어댑터{System and method for selectively detaching point-to-point protocol header information}

관련 출원

본 정규 출원은 본 발명과 공통으로 지정되고 여기서 참고로 포함된 임시 출원 일련 No. 60/142,021, 1999년 7월 1일 출원, "TDAT042G5 Rev.2.0 PPP 분리 설계 (Detach Design)"를 근거로 우선권을 주장한다.

발명의 분야

본 발명은 일반적으로 네트워크 프로토콜 (network protocol) 및 어댑터 (adapter)에 관한 것으로, 특히 네트워크로부터 수신된 패킷 (packet)에서 포인트 대 포인트 프로토콜 (point-to-point protocol, "PPP") 헤더 정보를 선택적으로 분리하는 시스템 및 방법에 관한 것이다.

발명의 배경

네트워크 어댑터는 컴퓨터 네트워크와 네트워크내에 있는 다양한 각 컴퓨터 시스템 ("스테이션 (station)") 사이에 인터페이스를 제공한다. 이는 때로 컴퓨터 시스템 자체의 샤세 (chasse)에 위치하는 제거가능한 카드의 형태를 취한다.

네트워크 어댑터는 네트워크를 통해 데이터를 운반하는 물리적인 운송 매체에 연결되는 네트워크 인터페이스를 갖는다. 오늘날의 네트워크에서 공통된 물리적 운송 매체는 아날로그 전화선 (이 경우, 네트워크 어댑터는 "모뎀 (modem)"이라 칭하여진다), 집적 서비스 디지털 네트워크 (Integrated Services Digital Network, "ISDN")선, 고레벨 데이터 링크 제어 (High-level Data Link Control, "HDLC") 비트-시리얼선, 국제 표준 조직 (International Standards Organization, "ISO") X.25 신호선, 에테르넷 (Ethernetⓡ)선, 및 동기화 광학 네트워크/동기화 디지털 계층구조 (Synchronous Optical Network/Synchronous Digital Hierarchy, "SONET/SDH") 광섬유를 포함한다.

네트워크 어댑터는 또한 컴퓨터 시스템에서 버스에 연결되는 버스 인터페이스를 갖는다. 오늘날에는 많은 버스 표준이 사용되지만, 보다 대중적인 것은 주변 카드 상호연결 (Peripheral Card Interconnect, "PCI"), 소형 컴퓨터 시스템 인터페이스 (Small Computer Systems Interface, "SCSI"), 및 일반 시리얼 버스 (Universal Serial Bus, "USB")이다.

네트워크 인터페이스와 버스 인터페이스 사이에는 버퍼가 삽입된다. 컴퓨터 네트워크와 컴퓨터 시스템이 똑같은 비율로 통신하는 것은 매우 드물다. 버퍼는 둘 중 더 느린 것이 따라올 때까지 둘 중 더 빠른 것이 데이터를 놓아 둘 위치를 갖게 보장하도록 네트워크 인테페이스와 버스 인터페이스 사이에서 이동하고 있을 때 데이터를 임시로 저장한다.

마지막으로, 네트워크 어댑터는 네트워크 인터페이스, 버퍼, 및 버스 인터페이스 사이에서 데이터의 흐름을 관리하는 프로세서를 포함한다. 프로세서는 또한 다음 목적지까지의 전송을 위해 적절한 형태가 되는 것을 보장하도록 버퍼내의 데이터를 조작한다.

컴퓨터 네트워크에 대해, 데이터의 "형태 (form)"는 (이후 간략하게 "패이로드 (payload)"라 칭하여지는) 그 패이로드가 요약될 프로토콜 스택 (stack)으로 정의된다. 스택은 실행되도록 요구되는 다양한 작업이 컴퓨터 네트워크를 통해 패이로드를 전송하도록 허용하여 그 스택을 구성하는 다른 층 사이에 확산되는 조직적인 개념이다. 오픈 시스템 상호연결 (Open Systems Interconnection, "OSI") 참고 모델은 (1) 물리층 (에테르넷과 같이 패이로드를 운반하는 실제 물리적 매체), (2) 데이터링크층 (패이로드가 물리적 매체를 통해 전송될 때 무의미하게 감소되지 않도록 보장하는 것을 담당), (3) 네트워크층 (패이로드가 컴퓨터 네트워크를 통해 소스에서 목적지로 적절하게 전해지도록 보장하는 것을 담당), (4) 운송층 (목적지에서 재구성될 수 있도록 패이로드를 그대로 유지하는 것에 관련), (5) 세션층 (session layer) (두 컴퓨터 시스템 사이에서 똑같은 자원에 대한 논쟁을 관리하도록 로컬 영역 네트워크에서 가장 일반적으로 사용됨), (6) 수여층 (패이로드가 주어지는 방법을 제어), 및 (7) 응용층 (파일 전달, 전자 우편과 하이퍼텍스트, www (world wide web)의 스태플 (staple)과 같은 고레벨 작업을 처리)으로 구성된 이상적인 7개 층의 프로토콜 스택을 설명한다.

포인트 대 포인트 프로토콜 ("PPP")은 인터넷에 대한 다이얼업 (dialup) 억세스를 실행하기 위해 널리 사용되는 데이터링크층 프로토콜 표준이고, IEEE (Institute of Electrical and Electronic Engineers) RFC (Requests for Comments) 1661 및 1662에 의해 정의되어 RFC 1598 (X.25), 1618 (ISDN), 및 1619 (SONET/SDH)에서 특정한 물리층에 적용된다. 이들 RFC는 모두 여기서 참고로 포함된다. PPP는 패이로드를 조정가능한 크기의 패킷으로 분할하는 다중 프로토콜 프레임 메카니즘이고, 모뎀, HDLC 비트-시리얼선, SONET/SDH, 및 다른 물리층을 통해 사용되기에 적절하다. 비트-지향적인 HDLC와 다르게, PPP는 문자-지향적이다.

프로토콜은 정보가 "부착"되어 컴퓨터 네트워크를 통해 전송되고 패이로드가 목적지 단말부에서 그로부터 "분리"될 것을 요구한다. 이는 반드시 패이로드의 통신에 오버헤드 (overhead)를 부가하고, 통신 속도는 컴퓨터 네트워크에서 중요한 관심사이므로, 패이로드의 보존과 관련되지 않고 프로토콜 오버헤드를 최소화하는 것이 프로토콜 설계 및 관리에서 어려운 목적으로 남아있다.

이 목적은 네트워크 어댑터 분야에서 똑같이 중요하고, 여기서는 또한 PPP에 대한 최적화도 가능하다. 따라서, 종래 기술에서 필요한 것은 PPP가 컴퓨터 네트워크에 부가하는 오버헤드를 줄이는 방법이다.

본 발명은 서브-프로토콜 (sub-protocol) (더 높은 층의 것)의 신원에 의존하여, PPP 정보가 분리되어, 그에 의해 오버헤드 (overhead)를 감소시킬 수 있음을 인식한다. 이러한 인식에 응답하여, 본 발명은 네트워크 (컴퓨터 네트워크와 같은)를 통해 수신된 패킷 (packet)으로부터 PPP 헤더 정보를 선택적으로 분리하는 시스템 및 방법과, 그 시스템이나 방법을 포함하는 네트워크 어댑터 (network adapter)를 제공한다.

도 1은 본 발명의 시스템이나 방법과 그 주위의 환경을 포함할 수 있는 네트워크 어댑터 (network adapter)의 블록도.

도 2는 도 1의 네트워크 어댑터에 위치할 수 있고, 본 발명의 원리에 따라 구성된 컴퓨터 네트워크로부터 수신된 패킷에서 PPP 헤더 정보를 선택적으로 분리하는 시스템을 포함하는 데이터 엔진의 블록도.

도 3은 RFC 1661 및 1662에서 설명된 PPP 표준에 따라 포맷화된 패킷 (packet)의 도면.

도 4는 도 2의 PPP 분리 블록의 보다 상세한 블록도.

도 5는 본 발명의 원리에 따라 실행되는 컴퓨터 네트워크로부터 수신된 패킷에서 포인트 대 포인트 프로토콜 헤더 정보를 선택적으로 분리하는 방법의 흐름도.

도 6은 4-채널 PPP 분리 블록에서 PPP 정보의 분리를 제어하는데 사용될 수 있는 레지스터의 맵 (map)을 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

100 : 네트워크 어댑터 110 : 버스 인터페이스

120 : 컴퓨터 시스템 125 : PCI 버스

130 : 네트워크 인터페이스 150 : 버퍼

160 : 프로세서 170 : 데이터 엔진

210 : 레지스터 220, 230 : 파이프 라인

240 : 수신 순차기 420,430,440 : 논리 회로

460 : 출력 래치 470 : 메모리

한 실시예에서, 시스템은: (1) 패킷을 수신하고 그로부터 패킷에 대해 사용되는 서브-프로토콜을 식별하는 서브-프로토콜 (sub-protocol) 검출기, 및 (2) 서브-프로토콜 검출기에 연결되고, 서브-프로토콜의 신원을 근거로 패킷으로부터 PPP 헤더 정보 중 적어도 일부를 분리하여 패킷의 전체적인 크기를 감소시키는 헤더 분리기 (header detacher)를 포함한다.

그러므로, 본 발명은 패킷에 서브-프로토콜이 충분한 정보를 포함하여 패킷이 목적지에 성공적으로 전송되도록 허용하는 환경일 때 PPP 정보를 분리하는 폭넓은 개념을 제시한다. 이러한 환경하에서는 PPP 정보가 과잉되고 그렇지 않은 경우 패이로드를 운반하는데 사용될 수 있는 대역폭을 소비하기 때문에, 본 발명은 상당한 이용성을 누린다.

본 발명의 한 실시예에서, 헤더 분리기는 패킷이 양호한 것으로 결정된 경우에만 PPP 헤더 정보 중 적어도 일부를 분리한다. PPP 정보 자체는 패킷이 전체적으로 양호한가 그렇지 못한가 여부를 결정하도록 분석될 수 있다.

본 발명의 한 실시예에서, 헤더 분리기는 서브-프로토콜의 신원을 근거로, 에러 점검 비트를 포함하여, 패킷으로부터 전체적인 PPP 헤더 정보를 분리한다. 본 발명의 폭넓은 범위에 필수적이지는 않지만, 이것이 도시되고 설명될 실시예의 경우이다.

본 발명의 한 실시예에서, 헤더 분리기는 서브-프로토콜의 신원에 관계없이 PPP 헤더 정보 중 적어도 일부를 계속 유지하도록 선택적으로 우선화할 수 있다. 비록 본 발명에 의해 요구되지는 않지만, 이 특성은 후방 호환가능성 (backward-compatibility)을 갖는다.

본 발명의 한 실시예에서, 서브-프로토콜 검출기 및 헤더 분리기는 다중채널 패킷 수신기 중 한 채널에 대응한다. 비록 본 발명에 대해 단 하나의 실시예이지만, 도시되고 설명되는 실시예는 4개의 채널을 갖고, 이들 각각은 이러한 채널들을 통해 이동하는 패킷으로부터 PPP 헤더 정보를 선택적으로 분리하는 독립적인 시스템을 갖는다.

본 발명의 한 실시예에서, 헤더 분리기는 다른 방법으로 패이로드 제어 레지스터를 근거로 패킷으로부터 PPP 헤더 정보 중 적어도 일부를 분리한다. 일부 환경하에서, 패이로드 제어 레지스터는 헤더 분리를 관리하여야 한다. 이러한 경우에는 연기되는 것이 패이로드 제어 레지스터에 유리하다.

본 발명의 한 실시예에서, 시스템은 집적 회로의 일부로 디지털 로직 (digital logic)에서 구현된다. 그러나, 종래 기술에 숙련된 자는 본 발명의 원리가 디지털 또는 집적 회로에 제한되지 않고, 임의의 종류의 소프트웨어나 하드웨어로 실행될 수 있음을 이해하게 된다.

상기에는 종래 기술에 숙련된 자가 이어지는 본 발명의 상세한 설명을 보다 잘 이해할 수 있도록 본 발명의 바람직한 특성 및 다른 특성의 개요를 보다 광범위하게 제시하였다. 본 발명의 청구항 주체를 형성하는 본 발명의 추가 특성은 이후에 설명된다. 종래 기술에 숙련된 자는 본 발명의 똑같은 목적을 실행하는 다른 구조를 설계 및 수정하기 위한 근거로 설명된 개념 및 특정 실시예를 용이하게 사용할 수 있음을 이해하여야 한다. 종래 기술에 숙련된 자는 또한 이러한 동일 구조가 폭넓은 형태로 본 발명의 의도 및 범위에서 벗어나지 않는 것으로 인식하여야 한다.

양호한 실시예의 설명

먼저 도 1을 참고로, 본 발명의 시스템이나 방법을 포함할 수 있는 네트워크 어댑터의 구조적인 블록도가 일반적으로 (100)이라 표시되어 도시된다.

어댑터(100)는 어댑터(100)가 특정한 컴퓨터 시스템(120)의 버스에 연결되도록 허용하는 버스 인터페이스(110)를 포함하는 것으로 도시된다 (본 발명의 환경에서). 비록 컴퓨터 시스템(120)이 개인용 컴퓨터(PC)인 것으로 도시되고 어댑터(100)가 PCI 버스(125)를 통해 연결되지만, 본 발명은 컴퓨터 시스템(120) 또는 버스(125)의 특정한 종류, 설계, 또는 등급에 제한되지 않는다. 또한, 컴퓨터 시스템(120)이 클라이언트 (client) 또는 서버 (server)로 동작할 수 있지만, 필수적인 것은 아니다. 컴퓨터 시스템(120)은 컴퓨터 네트워크에 유리하게 연결될 수 있는 루터 (router), 게이트웨이 (gateway), 또는 다른 시스템이 될 수 있다. 물론, 본 발명은 컴퓨터 네트워크에 제한되지 않는다; 임의의 네트워크가 본 발명의 원리를 실행하기에 적절한 환경을 형성할 수 있다.

어댑터(100)는 또한 어댑터(100)가 컴퓨터 네트워크(140)의 물리적인 운송 매체에 연결되도록 허용하는 네트워크 인터페이스(130)를 포함하는 것으로 도시된다 (본 발명의 환경에서). 비록 컴퓨터 네트워크(140)가 인터넷으로 도시되고 어댑터(100)가 SONET/SDH 물리적 운송 매체(145)에 연결되지만, 본 발명은 컴퓨터 네트워크(140) 또는 물리적 운송 매체(145)의 특정한 종류나 설계에 제한되지 않는다. 어댑터(100)는 4개의 논리적 포트 (도시되지 않은)를 통해 컴퓨터 네트워크(140)와 통신하지만, 본 발명은 그에 제한되지 않는다.

어댑터(100)는 버스 인터페이스(110)와 네트워크 인터페이스(130) 사이에 삽입된 버퍼(150)를 포함한다. 버퍼(150)는 둘 중 더 느린 것이 따라올 때까지 둘 중 더 빠른 것이 데이터를 놓아 둘 위치를 갖게 보장하도록 네트워크 인테페이스(130)와 버스 인터페이스(110) 사이에서 통신되고 있을 때 데이터 (패킷의 형태로)를 수신하여 임시로 저장한다. 버퍼(150)는 전형적으로 어댑터(100)가 동작되기 원하는 속도 및 어댑터(100)가 지지하는 채널의 수에 의존하여, 하나 이상의 판독 포트와 하나 이상의 기록 포트를 갖는 랜덤 억세스 메모리(RAM)의 형태를 취한다.

어댑터(100)는 또한 프로세서(160)를 포함한다. 프로세서(160)는 버스 인터페이스(110), 버퍼(150), 및 네트워크 인터페이스(130) 사이에서 데이터의 흐름을 관리한다. 프로세서(160)는 또한 다음 목적지로의 전송에 적절한 형태가 되는 것을 보장하도록 버퍼(150)의 데이터를 조작한다. 버퍼(150)는 데이터 엔진(170)에 연결되는 것으로 도시된다.

이제는 도 2를 참고로, 도 1의 데이터 엔진(170)의 블록도가 도시된다. 데이터 엔진(170)은 버퍼(150) 및 프로세서(160)의 하이브리드 확장 (hybrid extension)인 것으로 생각된다. 데이터 엔진(170)은 레지스터(210) (설명될 바와 같이 제어 데이터를 포함할 수 있는 고속 특수 목적의 메모리), 및 데이터 엔진(170)을 통해 이동하는 패이로드 (payload)에 프로토콜 정보를 부착하고 그로부터 프로토콜 정보를 분리한느 파이프라인 (pipeline)을 포함한다. 이들 파이프라인은 도 2에서 각각 전송 파이프라인(220) 및 수신 파이프라인(230)으로 도시된다. 전송 파이프라인(220)은 네트워크 인터페이스(130)에 전송되는 버스 인터페이스(110)로부터 수신된 패킷을 처리한다 (도 1과 함께). 전송 파이프라인(220)의 구조 및 기능은 본 발명의 목적을 위해 종래의 것으로 가정되지만, 본 발명은 종래의 전송 파이프라인에 제한되지 않는다.

수신 파이프라인(230)는 버스 인터페이스(110)로 전송되는 네트워크 인터페이스(130)로부터 수신된 패킷을 처리하고, 전송 파이프라인(220) 보다 더 상세히 도시된다. 패킷 흐름의 방향으로 따라가면, PPP 분리 블록(231)이 먼저 패킷을 수신하여 처리한다. 본 발명의 시스템 및 방법은 유리하게 PPP 분리 블록(231)으로 실행되거나 그에 위치한다.

다음에, 주기적 용장도 점검 (cyclical redundancy check, "CRC") 모듈(232)은 패이로드에 에러가 있는가 여부를 결정하도록 CRC 코드를 점검한다.

다음에, 프리-언스크램블러 (pre-unscrambler)(233)는 언스크램블 (unscramble) 처리 및 프레임 (frame) 처리를 위해 패킷을 준비하도록 공지된 ISO X.43에 따라 동작한다. 이때, 컴퓨터 시스템 (도 1의 120)에서 사용되는 프로토콜에 의존하여, 다른 프레이머 (framer)가 사용된다. 분리된 프레이머는 루센트 (Lucent)의 간략화 데이터 링크 (Simplified Data Link)(SDL 프레이머 234), 비동기화 전달 모드 (Asynchronous Transfer Mode)(ATM 프레이머 235), 및 HDLC (HDLC 프레이머 236)로 도시된다.

다음에, 포스트-언스크램블러 (post-unscrambler)(237)는 적절한 프레임 처리에 따라 패킷을 포맷화한다. 라운드-로빈 (round-robin) 버퍼(238)는 패킷이 컴퓨터 시스템 (도 1의 120)에 동기화될 수 있을 때까지 패킷을 임시로 보관한다. 동기화는 클럭 교차기 (clock crosser)(239)에서 실행된다. 마지막으로, 수신 순차기 (receiver sequencer)(240)는 컴퓨터 시스템의 버스 (도 1의 125)에 패킷을 배치한다.

도 1 및 도 2의 데이터 엔진(170)은 바람직하게 집적 회로에서 디지털 형태로 구현된다. 그러나, 종래 기술에 숙련된 자는 데이터 엔진(170)이 특정한 응용에 따라 임의의 형태로 구현될 수 있음을 이해하게 된다.

이제는 도 3을 참고로, RFC 1661 및 1662에서 설명된 PPP 표준에 따라 포맷화된 패킷 (또는 "프레임 (frame)")의 도면이 도시된다. 일반적으로 (300)이라 표시된 PPP 패킷은 플래그 필드 (flag field)(310) (4 바이트), 어드레스 필드(320) (4 바이트), 제어 필드(330) (4 바이트), 프로토콜 필드(340) (1 또는 2 바이트), 패이로드 필드(350) (조정되는 길이지만, 때로 1500 바이트), 점검합 (checksum) 필드(360) (때로 2 또는 4 바이트)를 구비한다.

플래그 필드(310)는 단순히 패킷(300)의 시작을 나타낸다. 어드레스 필드(320)는 패킷에 대한 목적지 스테이션의 어드레스를 설명한다. PPP가 데이터링크층 프로토콜이라 목적지 스테이션의 신원과 관련되지 않으므로, 어드레스 필드(320)는 컴퓨터 네트워크상의 모든 스테이션이 패킷(300)을 수용하게 됨을 나타내는 값을 포함한다.

제어 필드(330)는 패킷(300)의 수를 나타낸다. PPP가 데이터링크층 프로토콜이라 확실하도록 요구되지 않으므로, 제어 필드(330)는 패킷(330)의 수가 정해지지 않음을 나타내는 값을 포함한다.

프로토콜 필드(340)는 패킷(300)에 대해 사용되는 프로토콜의 신원을 포함한다 (링크 제어 프로토콜 (Link Control Protocol) 또는 "LCP"; 네트웨어 제어 프로토콜 (Netware Control Protocol) 또는 "NCP; 인터넷 프로토콜 (Internet Protocol) 또는 "IP"; 노벨 (Novell)의 인터네트워크 패킷 교환 (Internetwork Packet Exchange) 또는 "IPX"; 또는 AppleTalk?). 종래 기술에 숙련된 자가 인지하는 바와 같이, 각 프로토콜은 특정한 프로토콜과 관련되어 사용될 수 있는 더 높은 레벨의 프로토콜과 관련된 3개의 (도시된 실시예에서) 연관 서브-프로토콜 (sub-protocol)을 갖는다. 각 서브-프로토콜은 프로토콜 필드(340)에서 설명된 자체 코드를 갖는다. 예를 들어, 프로토콜이 IP이면, 서브-프로토콜은 IP 데이터 (0x0021의 코드를 갖는), IP 네트워크 (0x8021의 코드를 갖는), 또는 IP 링크층 제어 (0xC021의 코드를 갖는)가 된다.

패이로드 필드(350)는 패킷(300)에 의해 운반되는 패이로드를 포함하지만, 포함할 수 있는 것에 대해서는 제한되지 않는다. 마지막으로, 점검합 필드(360)는 포함된 에러를 식별하여 아마도 회복하도록 패킷(300)의 나머지 부분에 대해 사용될 수 있는 에러 점검 비트를 포함한다.

이제는 도 4를 참고로, 도 2의 PPP 분리 블록(231)의 보다 상세한 블록도가 도시된다. 다시, 패킷의 흐름 방향으로 따라가면, 입력 래치 (latch)(410)는 클럭 신호(411)의 상승 엣지에서 수신된 문자를 래치 처리한다. 제 1 논리 회로(420)는 일렬로 문자를 수신하고, 플래그 필드 (도 3의 310)를 식별함으로서 소정의 PPP 패킷 (도 3의 패킷(300)과 같은)의 시작을 찾는다.

제 1 논리 회로(420)에 의해 트리거 (trigger)되면, 제 2 논리 회로(430)는 패킷의 PPP 헤더가 압축 또는 비압축 형태로 표시되는가 여부를 결정한다. 전체 어드레스, 제어, 및 프로토콜 필드를 포함하는 PPP 헤더는 압축되지 않은 것으로 간주된다. 모두 3개 이하의 필드를 포함하는 것 (프로토콜 필드만을 포함하는)은 압축된 것으로 간주된다.

본 발명의 서브-프로토콜 검출기를 포함하는 것으로 생각되는 제 3 논리 회로(440)는 서브-프로토콜의 신원을 근거로 패킷 중 어느 부분이 분리되고 어느 부분이 전달 (전송)되어야 하는가를 결정한다. 제 3 논리 회로(440)가 전달하는 것으로 결정한 문자는 본 발명의 헤더 분리기를 포함하는 것으로 생각되는 제 4 논리 회로(450)에서 처리되고, PPP 분리 블록(231)으로부터의 전송을 위해 출력 래치(460)에 전달된다. 메모리(470)는 이전 상태, 이전 데이터, 및 이전 패이로드 마커 (marker)와 같은 기록을 레지스터에 유지한다. 출력 래치(460) 및 메모리(470)는 모두 클럭 신호(411)의 상승 엣지에 동작한다.

이제는 도 5를 참고로, 본 발명의 원리에 따라 실행되는 컴퓨터 네트워크로부터 수신된 패킷에서 (도 3의 패킷(300)과 같은) 포인트 대 포인트 (point-to-point) 프로토콜 헤더 정보를 선택적으로 분리하는 방법의 흐름도가 일반적으로 (500)이라 표시되어 도시된다.

처리는 서브-프로토콜 검출기에 의해 분석되는 패킷이 그에 의해 수신되는 시작 블록(510)에서 시작된다. 서브-프로토콜 검출기는 패킷의 프로토콜 필드를 판독함으로서 단계(520)에서 패킷에 대해 사용되는 서브-프로토콜을 식별한다.

이때, 패킷으로부터 PPP 헤더 정보 중 적어도 일부, 또한 선택적으로 점검합 필드에서 에러 점검 비트 중 적어도 일부를 분리하는가 여부를 결정할 필요가 있다. 따라서, 방법(500)은 결정 단계(530)로 이어져, 패킷이 양호한가 여부를 결정하도록 점검합 필드를 참고로 테스트된다. 패킷이 나쁜 것으로 판단되면, 전체적인 PPP 패킷은 패이로드 제어 레지스터 설정을 근거로 없애지거나 나쁜 패킷으로 표시될 수 있다.

패킷이 양호한 것으로 판단되면 (보다 일반적인 출력), 처리는 결정 단계(550)로 계속되어, 헤더 분리 자격이 있는가를 결정하도록 서브-프로토콜이 테스트된다. 테스트하기 위해, 본 실시예에서는 단계(520)에서 식별된 서브-프로토콜이 서브-프로토콜 코드의 저장 리스트에 비교된다. 특정한 예에서, 서브-프로토콜 값이 0x0021 (IP 데이터)이면, PPP 헤더 정보 (어드레스, 제어, 및 프로토콜 필드를 포함하는) 및 점검합 필드 (에러 점검 비트를 포함하는)는 분리될 수 있다. 다른 방법으로, 서브-프로토콜 값이 0x8021 (IP 네트워크) 또는 0xC021 (IP 링크층)이면, PPP 헤더 정보 및 점검합 필드는 남겨지고 분리되지 말아야 한다 (이어지는 네트워크 조정, 루팅 (routing), 및 링크 셋업을 위해 유용하기 때문에).

PPP 헤더 정보 및 점검합 필드가 분리되지 말아야 하는 것으로 서브-프로토콜 필드의 값이 나타내면, 방법(500)은 종결 단계(540)에서 수신 파이프라인 (도 2의 230)내에서 더 처리되도록 패킷이 어느 시간에 비분리 상태로 전송되는가를 결정한다. 다른 방법으로, PPP 헤더 정보 및 점검합 필드가 분리되어야 하는 것으로 서브-프로토콜 필드의 값이 나타내면, 방법(500)은 단계(560)로 진행되어, PPP 헤더 정보 및 점검합 필드가 분리된다. 방법(500)은 이어서 종결 단계(540)에서 수신 파이프라인 (도 2의 230)내에서 더 처리되도록 분리된 PPP 헤더 정보 및 점검합 필드 없이 패킷이 어느 시간에 전송되는가를 결정한다. 그러므로, 패킷은 전체적인 크기가 감소되어, 오버헤드를 감소시키고 컴퓨터 시스템 버스 (도 1의 125)의 유효 대역폭을 증가시키게 된다.

실제로, PPP 헤더 정보가 비압축되지 않았고, 프로토콜 필드가 2 바이트, 패이로드 필드가 1500 바이트, 또한 점검합 필드가 2 바이트인 것으로 가정하면, 패킷은 운송 확실성을 감소시키지 않고 1% 이상 크기를 감소시킨다. 더 적은 패이로드를 갖는 패킷으로는 보다 극적인 감소를 경험하게 된다.

이제 도 6을 참고로, 4-채널 PPP 분리 블록에서 PPP 정보의 분리를 제어하는데 사용될 수 있는 레지스터의 맵 (map)이 일반적으로 (600)이라 표시되어 도시된다. 레지스터 (610, 620, 630, 640)는 데이터 엔진이 그를 통해 컴퓨터 네트워크 (도 1의 140)와 통신할 수 있고 도 2의 레지스터(210) 일부가 되는 4개의 논리적 채널에 대응한다.

레지스터(610)는 "ppp-rx-hdr-stripoff0"이라 칭하여 도시되고, 논리적 채널 0에 대응하고, 또한 0x0000의 재설정 디폴트 (reset default)를 갖는다. 레지스터(620)는 "ppp-rx-hdr-stripoff1"이라 칭하여 도시되고, 논리적 채널 1에 대응하고, 또한 0x0000의 재설정 디폴트를 갖는다. 레지스터(630)는 "ppp-rx-hdr-stripoff2"라 칭하여 도시되고, 논리적 채널 2에 대응하고, 또한 0x0000의 재설정 디폴트를 갖는다. 레지스터(640)는 "ppp-rx-hdr-stripoff3"이라 칭하여 도시되고, 논리적 채널 3에 대응하고, 또한 0x0000의 재설정 디폴트를 갖는다.

각 레지스터 (610, 620, 630, 640)는 다음의 방식으로 분리 ("스트립오프 (stripoff)")를 제어하도록 동작한다: 특정한 서브-프로토콜을 만나면 (도 5에 대해 상기에 설명된 예에서와 같이), PPP 헤더 정보 및 점검합 필드는 분리되고, 그렇지 않은 경우에는 분리되지 않는다. 소정의 레지스터 (610, 620, 630, 640)가 설정되지 않으면 (0x0000의 재설정 디폴트 값을 포함하면), 이는 무효로 된다. 분리는 더 이상 서브-프로토콜 신원에 의존하지 않고, 그 대신에 PPP 헤더 정보 및 점검합 필드는 패이로드 제어 레지스터의 내용을 근거로 선택적으로 분리된다 (도시되지 않지만, 0으로 설정될 때는 PPP 헤더 정보 및 점검합 필드가 분리되도록 요구하고, 1로 설정될 때는 PPP 헤더 정보 및 점검합 필드가 계속 유지되도록 요구하는 비트를 포함하여). 그래서, 분리가 스킵될 수 있고, 그에 의해 서브-프로토콜의 신원에 관계없이 PPP 헤더 정보 및 점검합 필드 중 적어도 일부를 계속 유지하게 된다.

비록 본 발명이 상세히 설명되었지만, 종래 기술에 숙련된 자는 이들이 가장 폭넓은 형태로 본 발명의 의도 및 범위에서 벗어나지 않고 다양한 변화, 대치, 및 변경을 이룰 수 있는 것으로 이해하여야 한다.

Claims

네트워크로부터 수신된 패킷 (packet)에서 포인트 대 포인트 프로토콜 헤더 (point-to-point protocol header) 정보를 선택적으로 분리하는 시스템에 있어서,

상기 패킷을 수신하고 그로부터 상기 패킷에 대해 사용된 서브-프로토콜 (sub-protocol)을 식별하는 서브-프로토콜 검출기; 및

상기 서브-프로토콜 검출기에 연결되어, 상기 서브-프로토콜의 신원을 근거로 상기 패킷으로부터 상기 포인트 대 포인트 프로토콜 헤더 정보 중 적어도 일부를 분리하고, 그에 의해 상기 패킷의 전체적인 크기를 줄이는 헤더 분리기 (header detacher)를 구비하는 시스템.
제 1 항에 있어서,

상기 헤더 분리기는 상기 패킷이 양호한 것으로 결정된 경우에만 상기 포인트 대 포인트 프로토콜 헤더 정보 중 상기 적어도 일부를 분리하는 시스템.
제 1 항에 있어서,

상기 헤더 분리기는 상기 서브-프로토콜의 상기 신원을 근거로, 에러 점검 비트를 포함하여, 상기 패킷으로부터 상기 포인트 대 포인트 프로토콜 헤더 정보 전체를 분리하는 시스템.
제 1 항에 있어서,

상기 헤더 분리기는 상기 서브-프로토콜의 상기 신원에 관계없이 상기 포인트 대 포인트 프로토콜 헤더 정보 중 상기 적어도 일부를 계속 유지하도록 선택적으로 우선화될 수 있는 시스템.
제 1 항에 있어서,

상기 서브-프로토콜 검출기 및 상기 헤더 분리기는 다중채널 패킷 수신기 중 한 채널에 대응하는 시스템.
제 1 항에 있어서,

상기 헤더 분리기는 다른 방법으로 패이로드 (payload) 제어 레지스터를 근거로 상기 패킷으로부터 상기 포인트 대 포인트 프로토콜 헤더 정보 중 상기 적어도 일부를 분리하는 시스템.
제 1 항에 있어서,

상기 시스템은 집적 회로의 일부로서 디지털 로직 (digital logic)으로 구현되는 시스템.
네트워크로부터 수신된 패킷에서 포인트 대 포인트 프로토콜 헤더 정보를 선택적으로 분리하는 방법에 있어서,

상기 패킷에 대해 사용된 서브-프로토콜을 식별하는 단계; 및

상기 서브-프로토콜의 신원을 근거로 상기 패킷으로부터 상기 포인트 대 포인트 프로토콜 헤더 정보 중 적어도 일부를 분리하고, 그에 의해 상기 패킷의 전체적인 크기를 줄이는 단계를 구비하는 방법.
제 8 항에 있어서,

상기 분리하는 단계는 상기 패킷이 양호한 것으로 결정된 경우에만 상기 포인트 대 포인트 프로토콜 헤더 정보 중 상기 적어도 일부를 분리하는 단계를 구비하는 방법.
제 8 항에 있어서,

상기 분리하는 단계는 상기 서브-프로토콜의 상기 신원을 근거로, 에러 점검 비트를 포함하여, 상기 패킷으로부터 상기 포인트 대 포인트 프로토콜 헤더 정보 전체를 분리하는 단계를 구비하는 방법.
제 8 항에 있어서,

상기 분리하는 단계를 선택적으로 스킵하여 상기 서브-프로토콜의 상기 신원에 관계없이 상기 포인트 대 포인트 프로토콜 헤더 정보 중 상기 적어도 일부를 계속 유지하는 단계를 더 구비하는 방법.
제 8 항에 있어서,

상기 식별하는 단계 및 상기 분리하는 단계는 다중채널 패킷 수신기 중 한 채널에 대해 실행되는 방법.
제 8 항에 있어서,

상기 분리하는 단계는 다른 방법으로 패이로드 제어 레지스터를 근거로 상기 패킷으로부터 상기 포인트 대 포인트 프로토콜 헤더 정보 중 상기 적어도 일부를 분리하는 단계를 구비하는 방법.
제 8 항에 있어서,

상기 방법은 집적 회로의 일부인 디지털 로직으로 실행되는 방법.
네트워크 어댑터에 있어서

버스 인터페이스;

네트워크 인터페이스;

상기 버스 인터페이스와 상기 네트워크 인터페이스 사이에 삽입되어, 상기 버스 인터페이스와 상기 네트워크 인터페이스 사이에서 통신되는 패킷을 수신하고 저장하는 버퍼; 및

상기 버퍼에 연결되어, 어댑터를 통한 상기 패킷의 통신을 관리하고, 데이터 레지스터, 상기 버스 인터페이스에서 상기 네트워크 인터페이스로 상기 패킷을 운반하는 패킷 전송 경로, 및 상기 네트워크 인터페이스에서 상기 버스 인터페이스로 상기 패킷을 운반하는 패킷 수신 경로를 갖고, 상기 패킷 수신 경로는 상기 패킷으로부터 포인트 대 포인트 프로토콜 헤더 정보를 선택적으로 분리하는 프로세서-제어 데이터 엔진으로서,

상기 패킷을 수신하고 그로부터 상기 패킷에 대해 사용된 서브-프로토콜을 식별하는 서브-프로토콜 검출기, 및

상기 서브-프로토콜 검출기에 연결되어, 상기 서브-프로토콜의 신원을 근거로 상기 패킷으로부터 상기 포인트 대 포인트 프로토콜 헤더 정보 중 적어도 일부를 분리하고, 그에 의해 상기 패킷의 전체적인 크기를 줄이는 헤더 분리기를 포함하는 시스템을 갖는, 상기 프로세서-제어 데이터 엔진을 구비하는 네트워크 어댑터.
제 15 항에 있어서,

상기 헤더 분리기는 상기 패킷이 양호한 것으로 결정된 경우에만 상기 포인트 대 포인트 프로토콜 헤더 정보 중 상기 적어도 일부를 분리하는 네트워크 어댑터.
제 15 항에 있어서,

상기 헤더 분리기는 상기 서브-프로토콜의 상기 신원을 근거로, 에러 점검 비트를 포함하여, 상기 패킷으로부터 상기 포인트 대 포인트 프로토콜 헤더 정보 전체를 분리하는 네트워크 어댑터.
제 15 항에 있어서,

상기 헤더 분리기는 상기 서브-프로토콜의 상기 신원에 관계없이 상기 포인트 대 포인트 프로토콜 헤더 정보 중 상기 적어도 일부를 계속 유지하도록 선택적으로 우선화될 수 있는 네트워크 어댑터.
제 15 항에 있어서,

상기 서브-프로토콜 검출기 및 상기 헤더 분리기는 다중채널 패킷 수신기 중 한 채널에 대응하는 네트워크 어댑터.
제 15 항에 있어서,

상기 헤더 분리기는 다른 방법으로 패이로드 제어 레지스터를 근거로 상기 패킷으로부터 상기 포인트 대 포인트 프로토콜 헤더 정보 중 상기 적어도 일부를 분리하는 네트워크 어댑터.
제 15 항에 있어서,

상기 시스템은 집적 회로의 일부로서 디지털 로직으로 구현되는 네트워크 어댑터.