KR20010011975A - 디지털 티브이 중계기에서의 왜곡 신호 보상 방법 및 장치 - Google Patents

디지털 티브이 중계기에서의 왜곡 신호 보상 방법 및 장치 Download PDF

Info

Publication number
KR20010011975A
KR20010011975A KR1019990031608A KR19990031608A KR20010011975A KR 20010011975 A KR20010011975 A KR 20010011975A KR 1019990031608 A KR1019990031608 A KR 1019990031608A KR 19990031608 A KR19990031608 A KR 19990031608A KR 20010011975 A KR20010011975 A KR 20010011975A
Authority
KR
South Korea
Prior art keywords
signal
distortion
modulator
reference signal
transmitter
Prior art date
Application number
KR1019990031608A
Other languages
English (en)
Other versions
KR100311522B1 (ko
Inventor
정창섭
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR1019990031608A priority Critical patent/KR100311522B1/ko
Priority to US09/618,556 priority patent/US6515712B1/en
Publication of KR20010011975A publication Critical patent/KR20010011975A/ko
Application granted granted Critical
Publication of KR100311522B1 publication Critical patent/KR100311522B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 디지털 TV 중계기(Translator)의 변조기 출력의 기준신호와 왜곡신호의 시간적 동기를 이용한 전치 보상 방법을 적용하여 왜곡 신호를 보상하기 위한 디지털 TV 중계기에서의 왜곡 신호 보상 방법 및 장치에 관한 것이다. 이와 같은 본 발명은, 입력된 신호를 I 및 Q 신호로 분리하여 출력하는 변조기와, 상기 변조기로부터 출력된 신호를 처리하여 일반 가입자에게 전송하는 송신부로 구성된 디지털 TV 중계기에서, 상기 변조기에서 기준신호를 추출하는 단계와; 상기 기준신호를 상기 송신부의 고출력증폭기로부터 출력된 왜곡신호와 시간적 동기를 맞추는 단계와; 상기 시간적 동기가 맞추어진 기준신호와 왜곡신호를 이용하여 왜곡보상을 하기 위한 참조용 메모리 테이블(Loop Up Table : 이하 LUT라 약칭함) 계수를 생성하는 단계와; 상기 생성된 LUT 계수를 상기 송신부의 변조기에 구성된 전치보상기의 계수값으로 전치보상하는 단계로 이루어지므로서, 고가의 벡터 신호 분석기를 사용하지 않고도 변조기의 출력신호를 그대로 이용하여 선형/비선형 왜곡 신호의 보상 특성을 얻을 수 있는 효과가 있다.

Description

디지털 티브이 중계기에서의 왜곡 신호 보상 방법 및 장치{Distortion Signal Compensation Method and Device in Digital TV}
본 발명은 디지털 TV 중계기(Translator)의 변조기 출력의 동기를 이용한 전치 보상 방법을 적용하여 디지털 TV 중계기의 왜곡 신호를 보상하기 위한 디지털 TV 중계기에서의 왜곡 신호 보상 방법 및 장치에 관한 것이다.
일반적으로, 디지털 TV 중계기의 왜곡 보상 기술은 이미 예전부터 많은 논문 및 이론들이 제안되고 있으며 현재 가장 많이 사용되는 방법은 벡터 신호 분석기(Vector Signal Analyzer)라는 계측기를 이용한 참조용 메모리 테이블(Loop Up Table ; 이하 LUT 라 약칭함)방식의 왜곡 보상 방법이 있다.
도 1은 종래의 벡터 신호 분석기를 이용한 참조용 메모리 테이블(LUT)방식의 왜곡 보상 방법을 설명하기 위한 블록구성도이다.
도 1을 참조하면, 이 방식은 송신부와 선형/비선형 보상 수신부로 구성된다.
먼저, 송신부는 VSB 프로세서(11), 선형필터(Linear Filter)(12), 비선형전치보상기(Non linear Pre-Corrector)(13)로 이루어지는 변조기(10)와 중간주파수(IF)변조기(20), 상향 변환기(Up-Converter)(30), 중간출력증폭기(Intermediate Power Amplifier ; 이하 IPA라 약칭함)(40), 고출력증폭기(High Power Amplifier ; 이하 HPA라 약칭함)(50), 방향성결합기(60), 안테나(70)로 구성된다.
또한, 선형/비선형 보상 수신부는 하향변환기(Down-Converter)(82), 복조기(81)로 이루어지는 벡터신호 분석기(80)와 컴퓨터(90)로 이루어진다.
도 2는 종래의 참조용 메모리 테이블(LUT)방식의 왜곡 보상 방법에 의해 출력된 왜곡 신호에 대한 기준 신호를 만들기 위한 컴퓨터 내부의 소프트웨어를 설명하기 위한 블록구성도이다.
도 2를 참조하면, 컴퓨터의 소프트웨어 구조는 성단슬라이스(Slice)부(91), 선형필터(linearFilter)부(92),비선형전치보상기(Non-linearPre-Corrector)부(93), RRC(RootRaised Cosine)필터부(94), 스케일링(Scaling)부(95), 파일롯(Pilot) 신호 복원부(98), 복소 연산(Complex Division)(96)부 및 참조용 메모리 테이블(LUT) 저장용 메모리(97)로 구성된다.
이와 같이 구성된 종래의 벡터 분석기를 활용한 참조용 메모리 테이블(LUT)방식의 동작을 도면을 참조하여 설명한다.
우선, 입력되는 데이터를 VSB 프로세서(11)에 입력하여 신호를 채널 코딩시킨후 심볼(Symbol)을 생성하고, 선형필터(12)를 거쳐 I 및 Q 신호를 생성한다.
생성된 I 및 Q 신호를 중간주파수(IF) 변조기(20)에 전송한 후, 상향변환기(30)를 거쳐 주파수를 상향변환한다. 이 상향 변환된 주파수는 중간출력증폭기(IPA)(40), 고출력증폭기(HPA)(50)를 통해 출력되어 안테나(70)로 송신되어 일반 가입자에게 TV 신호를 전달한다.
그러나, 신호는 기저대역 변조기에서 출력된 후 중간주파수(IF) 변조기(20), IPA, HPA로 전송되면서 온도, 노후화, 잡음 등의 비 선형성으로 인해 VSB 신호가 왜곡되는 현상이 발생한다. 이와 같은 왜곡을 보상하기 위해서는 HPA(50)출력을 방향성 결합기(60)를 통해서 추출한 왜곡신호와 이 왜곡신호로부터 성단 슬라이스 기법을 도입하여 기준신호를 만들어서, 이 기준신호와 왜곡신호를 비교하여 송신기의 왜곡된 값을 추출하는 방법을 제시하였다. 이 방법은 비선형 왜곡에 관한 보상 방법이다.
또한, 기준신호를 만드는 방법은, 벡터 신호 분석기(80)를 이용하여 상향변환된 주파수를 하향변환기(82)를 거쳐 44Mhz의 중간주파수(IF)로 하향변환 한 다음, 복조기(81)를 통과하면, I 및 Q의 디지털 데이터를 추출할 수 있다. 이와 같이 추출된 디지털 신호는 왜곡된 신호이기 때문에 기준신호를 만들기 위해서 컴퓨터(90)내부의 소프트웨어를 이용한다.
도 2에 도시된 바와 같이, 왜곡된 신호에서 기준신호를 만들어 내기 위한 루틴으로 이루어진다. 우선, 왜곡된 신호를 성단 슬라이스(91)기법을 사용하여 원시기준신호를 만들고 도 1에 도시한 변조기의 출력과 같은 신호 형태로 만들기 위해서 소프트웨어로 구현된 선형필터부(92)와 비선형 전치 보상부(93)로 전송한다.
또한, 벡터 신호 분석기 내부에서 RRC, 파일롯(Pilot) 제거 및 스케일링 기능이들어가 있으므로 왜곡된 신호와 비교를 하기 위해서는 RRC(94) 및 스케일링 기능(95)이 소프트웨어로 구현되어야 한다.
이와 같은 루틴을 통해 전송되는 신호는 복소 연산부(96)에서 왜곡된 신호와 이를 이용하여 추출한 기준신호를 바탕으로 에러 계산 및 비 선형 보상을 위한 참조용 메모리 테이블(LUT)계수를 만든다. 따라서, 생성된 참조용 메모리 테이블(LUT)계수는 LUT 저장용 메모리(97)에 임시 저장되어 표준 직렬 케이블(RS-232C)를 이용하여 변조기의 선형필터(12) 및 비선형 전치 보상기(13)의 계수값으로 활용되어 비선형 특성을 제거하게된다.
이와 같은 신호의 선형 왜곡에 대한 보상 방법은 벡터 신호 분석기 내부의 적응 복소등화기(Adaptive Complex Equalizer)를 사용하여 보상시킬 수 있다.
그러나, 이와 같은 종래의 벡터 신호분석기를 이용한 참조용 메모리 테이블(LUT) 왜곡 신호 보상 방법은 다음과 같은 문제점이 있다.
첫째, 벡터 신호 분석기 및 고성능 컴퓨터등의 부가 장치가 필요하기 때문에 장치 구비에 필요한 비용 소모가 크다.
둘째, 벡터 분석기를 이용한 참조용 메모리 테이블(LUT) 왜곡 신호 보상 방법은 소프트웨어 처리를 함으로서, 한 번 계수를 계산하는데 수십분의 시간이 소요되는 단점이 있다.
셋째, 벡터 분석기를 이용한 참조용 메모리 테이블(LUT) 왜곡 신호 보상 방법은 중간주파수(IF)변조기, 중간출력증폭기(IPA), 고출력증폭기(HPA)를 통과한 RF 신호를 다시 하향변환(Down-Converter)하여 기준 신호를 구성하기가 매우 복잡한 단점이 있다.
본 발명의 목적은 디지털 TV 중계기(Translator)의 왜곡 신호에 대한 보상방법 중 변조기 출력의 동기를 이용한 전치 보상 방법을 적용하여 디지털 TV 중계기의 왜곡 신호 보상에 적당하도록 한 디지털 TV 중계기에서의 왜곡 신호 보상 방법 및 장치를 제공하기 위한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 특징은, 입력된 신호를 I 및 Q 신호로 분리하여 출력하는 변조기와, 상기 변조기로부터 출력된 신호를 처리하여 일반 가입자에게 전송하는 송신부로 구성된 디지털 TV 중계기에서, 상기 변조기에서 기준신호를 추출하는 단계와; 상기 기준신호를 상기 송신부의 고출력증폭기로부터 출력된 왜곡신호와 시간적 동기를 맞추는 단계와; 상기 시간적 동기가 맞추어진 기준신호와 왜곡신호를 이용하여 왜곡보상을 하기 위한 참조용 메모리 테이블(Loop Up Table : 이하 LUT라 약칭함) 계수를 생성하는 단계와; 상기 생성된 LUT 계수를 상기 송신부의 변조기에 구성된 전치보상기의 계수값으로 전치보상하는 단계로 이루어진다.
바람직하게는, 상기 시간적 동기를 맞추는 단계는, 상기 송신부로부터 귀환된 왜곡 신호를 소프트웨어로 구현된 자동 보상기의 시간동기부에 입력하는 단계와; 상기 시간동기부에서 직교보상법(Cross Correlation Method)을 사용하여 상기 기준신호와 왜곡신호의 시간적 동기를 일치시키는 단계를 더 포함하여 이루어진다.
또한, 상기 LUT 생성 단계는, 상기 기준신호와 왜곡신호의 크기를 비교하는 단계와; 상기 비교결과에 따라, 두 신호에 대해 복소 연산을 수행하여 상기 왜곡신호에 대한 상기 기준신호의 오차를 산출하는 단계를 더 포함하여 이루어진다.
또한, 이상과 같은 목적을 달성하기 위한 본 발명의 또 다른 특징은 입력된 신호를 I 및 Q 신호로 출력하는 변조기를 구비하고, 상기 변조기로부터 출력된 신호를 처리하여 일반 가입자에게 전송하는 송신부를 포함하여 구성된 디지털 TV 중계기에서, 상기 변조기에서 추출된 기준신호와 상기 송신부에 구비된 고출력 증폭기를 통해 출력된 왜곡신호의 시간적 동기를 맞추는 시간동기부와; 상기 시간동기부를 통해 출력된 기준신호와 왜곡신호를 이용하여 비선형 왜곡신호를 보상하기 위한 참조용 메모리 테이블(LUT) 계수를 생성하는 연산부와; 상기 시간동기부를 통해 출력된 선형왜곡 신호를 보상하기 위한 계수를 생성하는 복소등호부와; 상기 참조용 메모리 테이블(LUT)계수를 저장한 후, 상기 송신부의 변조기에 구성된 전치보상기의 계수값으로 전치보상하는 계수저장부를 구비한 자동보상부를 포함하여 구성된다.
도 1은 종래의 벡터 신호분석기를 이용한 참조용 메모리 테이블(LUT)방식의 왜곡 보상 방법을 설명하기 위한 블록구성도.
도 2는 종래의 참조용 메모리 테이블(LUT)방식의 왜곡 보상 방법에 의해 출력된 왜곡 신호에 대한 기준 신호를 만들기 위한 컴퓨터 내부의 소프트웨어를 설명하기 위한 블록구성도.
도 3은 본 발명에 따른 디지털 TV 중계기에서의 신호 왜곡에 대한 변조기 출력 동기를 이용한 전치 보상 방법을 설명하기 위한 블록구성도.
도 4는 비선형 왜곡을 설명하기 위한 블록구성도.
도 5는 선형 왜곡을 설명하기 위한 블록구성도.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 변조기 101 : VSB 프로세서
102 : 선형필터 103 : 비선형 전치 보상기
110 : IF 변조기 120 : 상향 변환기
130 : 중간출력증폭기(IPA) 140 : 고출력증폭기(HPA)
150 : 방향성 결합기 160 : 안테나
170 : 데이터획득 및 시간동기부 180 : A/D 변환기
190 : I-Q 복조기 200 : 하향 변환기
210 : 참조 메모리 테이블 저장부 220 : 복소 연산부
230 : 적응 복소 등화기 240 : 제어부
이하 본 발명의 바람직한 일 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3은 본 발명에 따른 디지털 TV 중계기에서의 신호 왜곡에 대한 변조기 출력 동기를 이용한 전치 보상 방법을 설명하기 위한 블록구성도이다.
도 3을 참조하면, 송신부는 VSB 프로세서(101), 선형필터(linear Filter)(102), 비선형 전치보상기(Non Linear Pre Corrector)(103)로 이루어지는 변조기와 중간주파수(Intermediate Frequency ; IF)변조기(110), 상향변환기(Up Converter)(120), 중간출력증폭기(Intermediate Power Amplifier ; IPA)(130), 고출력 증폭기(HPA)(140), 방향성 결합기(Direct Coupler)(150) 및 안테나(160)로 구성되어 있다.
또한, 자동 보상부(Auto Corrector)부의 구성은 하향변환기부(Down Converter)(200), I-Q 복조기(I-Q Demodlator)(190), 아날로그-디지털 변환기(AD Converter)(180), 데이터 획득 및 시간 동기부(Data Acquisition and Time Synchronization)(170), 복소 연산부(Complex Division)(220), LTU 저장부(210), 적응 복소 등화기(230) 및 제어부(240)로 종래의 경우와 비교하여 매우 간단하게 구성되어 있다.
이와 같이 구성된 본 발명에 따른 변조기 출력 동기를 이용한 전치 보상 방법에 대해 첨부된 도면을 참조하여 설명한다.
우선, MPEG 2 신호로 변환된 디지털 신호는 VSB 프로세서(101)를 거치게 하여 채널 코딩을 시킨 후 심볼(Symbol)을 생성하고, 선형 필터(Linear Filter)(102) 및 비선형 전치보상기(103)를 거쳐, I 및 Q 신호를 생성시키고 이를 중간주파수(IF) 변조기(110)에 전달하여 상향변환기(120)를 거쳐 주파수를 상향 변환시킨다.
상향변환된 신호는 중간출력증폭기(IPA)(130), 고출력증폭기(HPA)(140)를 거쳐 출력신호로 만들어 안테나(160)를 통해 일반 가입자에게 공급된다. 그러나 신호는 변조기(101, 102, 103)를 거친 다음 중간주파수(IF)변조기(110), 상향변환기(120), 중간출력증폭기(IPA)(130), 및 고출력증폭기(140)을 통과하면서 온도, 노후화, 잡음등의 비선형성으로 인하여 VSB 신호가 왜곡되는 현상이 발생한다.
이러한 왜곡 신호는 크게 두가지로 나뉘어 진다. 이와 같은 왜곡 신호의 종류에 대해 도면을 참조하여 설명한다.
도 4는 비선형 왜곡 신호를 설명하기 위한 블록구성도이다.
도 4를 참조하면, 비선형 왜곡 신호는 8-VSB 신호왜곡이 크기(Amplitude)와 위상(Phase)의 함수로 인하여 발생한다.
이와 같은 비선형 왜곡 신호를 보상하는 방법으로는 기준 신호와 왜곡된 신호를 모두 비교하여 계산함으로서 신호를 보상하는 방법이 있다. 기준 신호를 만드는 방법은 매우 간단하여 송신기의 변조기 출력에서 얻을 수 있다. 또한, 고출력증폭기(HPA)(140)의 왜곡된 출력신호에서 방향성 결합기(150)를 통해서 귀환된 신호를 기준 신호와 비교하기 위해서 하향 변환기(200)를 통과시켜 44Mhz 대역으로 옮긴 후 I, Q 복조기(190) 통과 후 각각 아날로그-디지털 변환기를 거치게 하여 송신기의 출력신호와 같은 형태로 신호를 만든다.
그리고, 두 신호의 시간 동기를 맞추기 위하여 데이터 획득 및 시간 동기부(170)를 통해 기준 신호와 왜곡된 측정 신호를 직교 상관(Cross Correlation)방법을 사용하여 시간에 관한 동기 신호를 찾을 수 있다. 이것은 크로스 상관방법 수행으로 얻어진 출력값들 중, 기준 신호를 기준으로 점으로 표시된 부분의 상관성이 높은 지점으로 왜곡 신호를 움직여 얻은 상관성이 최고가 되는 지점에서 기준신호와 측정신호와의 동기를 얻을 수 있다.
최종적으로 시간 동기가 맞추어진 기준신호와 왜곡 신호를 이용해 복소 연산부(220)에서 에러 계산 및 비선형 왜곡보상을 위한 참조용 메모리 테이블(LUT) 계수를 만들고 참조용 메모리 테이블(LUT) 저장부에 임시 저장한다. 참조용 메모리 테이블(LUT)생성단계는 우선 기준신호와 왜곡신호의 크기를 표준화(Normalization)한다.
이와 같은 두 신호는 I, Q 의 복소수 형태이므로 복소 연산을 수행하여 아래수학식과 같이 왜곡신호에 대한 기준 신호의 오차를 계산한다.
,
: 기준신호의 I신호: 기준신호의 Q 신호
:왜곡신호의 I신호: 왜곡신호의 Q 신호
위의 수학식을 참조하면, 초기에 변조기내의 비선형 전치보상기(103)에 들어 있는 α 와 β값은 각각 0 과 1 이다. 따라서, 변조기의 초기 출력 신호는 (1+j0)*(I+jQ) = I + jQ 이다.
이 신호는 한번의 비선형 보상 알고리즘이 수행된 후 변화하게 된다.
결국, 제어부(240)는 비선형 왜곡 신호의 보상을 위해 복소 연산부(220)의 출력을 RS-232C 표준 직렬 케이블을 통해 송신기 내부의 변조기에 있는 비선형 전치 보상기(103)의 계수 값으로 활용되어 비선형 특성을 전치 보상(Pre Correction)할 수 있게된다. 이러한 자동 보상기(Auto Corrector)는 매우 간단한 하드웨어와 소프트웨어(또는 DSP로 구현시에는 간단한 하드웨어도 필요없음)로 구성되어 있다.
도 5는 선형 왜곡을 설명하기 위한 블록구성도이다.
도 5를 참조하면, 선형 왜곡은 8-VSB 신호의 대역폭 중에서 6Mhz대역 왜곡이 주파수 함수에 의해 발생하는 것으로 대역폭 내에서 신호의 왜곡이 발생하여 평탄(Flat)하지 않는 채널 현상을 나타내는 것이다.
이러한 선형 왜곡을 보상하기 위해서는 도 3에 도시한 바와 같은 데이터 획득 및 시간 동기부(170)를 통과한 신호는 제어부(240)에 의해 적응 복소 등호기(Adaptive Complex Equalizer)(230)를 통과함으로서 ZERO-Forcing 또는 최소평균제곱(Least Means Square ; LMS)알고리즘을 사용하여 등호기의 탭(Taps) 계수를 얻게된다. 여기서 최소평균제곱(LMS)알고리즘은 실제 사용자 정보를 포함하는 데이터 채널과, 송신단과 수신단 모두에 알려진 기준신호(훈련신호)를 보내는 채널을 이용하는 적응 알고리즘이다. 이 LMS 알고리즘은 기준신호를 이용하기 때문에 안정적으로 필터의 계수를 갱신할 수 있으며, 평가함수가 컨백스(Convex)되므로 범용 최소 값(global minimum)으로의 수렴이 보장된다. 또한 하드웨어 측면에서는 그 구조가 단순하여 설계가 용이하다. LMS 알고리즘은 이와 같은 장점 때문에 기준신호를 이용할 수 있는 시스템에서 널리 사용되고 있다.
이와 같은 LMS 알고리즘을 이용하여 등호기의 탭 계수를 얻은 후, 변환하여 LUT 저장부(210)에 전송후 RS-232C를 통해 변조기의 선형 필터(102)계수 값으로 활용되어 선형 왜곡을 보상할 수 있게 된다.
상기와 같이 언급한 본 발명에 따르면 다음과 같은 효과가 있다.
첫째, 종래의 고전력 증폭기의 비선형특성에 의해 출력되는 왜곡된 신호를 보상하는 방법으로 사용되던 고가의 계측 장비인 벡터 신호 해석기를 대신하여 소프트웨어 제어기술(또는 DSP)을 이용하여 기존의 선형/ 비선형 특성 보상기의 역할을 대신하기 때문에 고가의 벡터 신호 분석기를 사용하지 않고도 선형/비선형 특성 보상을 간단하게 구현할 수 있는 효과가 있다.
둘째, 본 발명을 통하여 왜곡 보상을 실시할 경우에는 종래의 계측기를이용하여 왜곡 보상을 수동으로 수행하던 것에 비해 자동으로 소프트웨어를 조작할 수 있는 효과가 있다.
셋째, 종래의 기술은 기준신호를 만들어 내기 위해 왜곡된 신호로부터 기준 신호를 추출해 냈지만 본 발명에서는 변조기의 출력신호를 그대로 이용하여 보다 좋은 특성을 얻을수 있는 효과가 있다.

Claims (5)

  1. 입력된 신호를 I 및 Q 신호로 분리하여 출력하는 변조기와, 상기 변조기로부터 출력된 신호를 처리하여 일반 가입자에게 전송하는 송신부로 구성된 디지털 TV 중계기에서,
    상기 변조기에서 기준신호를 추출하는 단계와;
    상기 기준신호를 상기 송신부의 고출력증폭기로부터 출력된 왜곡신호와 시간적 동기를 맞추는 단계와;
    상기 시간적 동기가 맞추어진 기준신호와 왜곡신호를 이용하여 왜곡보상을 하기 위한 참조용 메모리 테이블(Loop Up Table : 이하 LUT라 약칭함) 계수를 생성하는 단계와;
    상기 생성된 LUT 계수를 상기 송신부의 변조기에 구성된 전치보상기의 계수값으로 전치보상하는 단계로 이루어지는 것을 특징으로 하는 디지털 TV 중계기에서의 왜곡 신호 보상 방법.
  2. 제 1항에 있어서, 상기 시간적 동기를 맞추는 단계는,
    상기 송신부로부터 귀환된 왜곡 신호를 소프트웨어로 구현된 자동 보상기의 시간동기부에 입력하는 단계와;
    상기 시간동기부에서 직교 상관법(Cross Correlation Method)을 사용하여 상기 기준신호와 왜곡신호의 시간적 동기를 일치시키는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 디지털 TV 중계기에서의 왜곡 신호 보상 방법.
  3. 제 2항에 있어서, 상기 직교 상관방법은 상기 기준신호를 기준으로 설정하여 상기 직교보상법을 수행하여 출력된 왜곡신호 중에서 상기 기준신호로부터 상관성이 높은 지점으로 상기 왜곡신호를 조정하여 상기 상관성이 최고가 되는 지점에서 기준신호와 왜곡신호의 시간적인 동기가 일치되는 값을 얻는 것을 특징으로 하는 디지털 TV 중계기에서의 왜곡 신호 보상 방법.
  4. 제 1항에 있어서, 상기 LUT 생성 단계는,
    상기 기준신호와 왜곡신호의 크기를 비교하는 단계와;
    상기 비교결과에 따라, 두 신호에 대해 복소 연산을 수행하여 상기 왜곡신호에 대한 상기 기준신호의 오차를 산출하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 디지털 TV 중계기에서의 왜곡 신호 보상 방법.
  5. 입력된 신호를 I 및 Q 신호로 출력하는 변조기를 구비하고, 상기 변조기로부터 출력된 신호를 처리하여 일반 가입자에게 전송하는 송신부를 포함하여 구성된 디지털 TV 중계기에서,
    상기 변조기에서 추출된 기준신호와 상기 송신부에 구비된 고출력 증폭기를 통해 출력된 왜곡신호의 시간적 동기를 맞추는 시간동기부와;
    상기 시간동기부를 통해 출력된 기준신호와 왜곡신호를 이용하여 비선형 왜곡신호를 보상하기 위한 참조용 메모리 테이블(LUT) 계수를 생성하는 연산부와;
    상기 시간동기부를 통해 출력된 선형왜곡 신호를 보상하기 위한 계수를 생성하는 복소등호부와;
    상기 참조용 메모리 테이블(LUT)계수를 저장한 후, 상기 송신부의 변조기에 구성된 전치보상기의 계수값으로 전치보상하는 계수저장부를 구비한 자동보상부를 포함하여 구성된 것을 특징으로 하는 디지털 TV 중계기에서의 왜곡 신호 보상 장치.
KR1019990031608A 1999-07-31 1999-07-31 디지털 티브이 중계기에서의 왜곡 신호 보상 방법 및 장치 KR100311522B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990031608A KR100311522B1 (ko) 1999-07-31 1999-07-31 디지털 티브이 중계기에서의 왜곡 신호 보상 방법 및 장치
US09/618,556 US6515712B1 (en) 1999-07-31 2000-07-18 Signal distortion compensating apparatus and method in digital TV translator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990031608A KR100311522B1 (ko) 1999-07-31 1999-07-31 디지털 티브이 중계기에서의 왜곡 신호 보상 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20010011975A true KR20010011975A (ko) 2001-02-15
KR100311522B1 KR100311522B1 (ko) 2001-10-18

Family

ID=19605963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990031608A KR100311522B1 (ko) 1999-07-31 1999-07-31 디지털 티브이 중계기에서의 왜곡 신호 보상 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100311522B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487302B1 (ko) * 2000-04-11 2005-05-03 엘지전자 주식회사 디지털 티브이 송신 시스템의 왜곡신호 보상 장치 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2191367B (en) * 1986-05-29 1990-04-11 Rca Corp Circuitry for reducing demodulation phase error as for an automatic deghosting system
DE3912323A1 (de) * 1989-04-14 1990-10-18 Grundig Emv Farbfernsehsystem mit einrichtung zur codierung und decodierung von farbfernsehsignalen
US5602601A (en) * 1995-04-21 1997-02-11 L. G. Electronics Inc. Phase error corrector for HDTV reception system
KR0157530B1 (ko) * 1995-05-25 1998-11-16 김광호 심볼 클럭 복구회로
KR19980030720A (ko) * 1996-10-30 1998-07-25 배순훈 셋탑박스의 비트스트림 절환회로
KR19980053229A (ko) * 1996-12-26 1998-09-25 김영환 잔류 측파대 방식을 채택한 고선명 텔레비젼 수상기시스템중 수신기에서의 위상 에러 측정 방법
KR100284403B1 (ko) * 1997-12-26 2001-03-02 김영환 고화질 텔레비젼의 위상 부호 검출장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487302B1 (ko) * 2000-04-11 2005-05-03 엘지전자 주식회사 디지털 티브이 송신 시스템의 왜곡신호 보상 장치 및 방법

Also Published As

Publication number Publication date
KR100311522B1 (ko) 2001-10-18

Similar Documents

Publication Publication Date Title
US6515712B1 (en) Signal distortion compensating apparatus and method in digital TV translator
US11664836B2 (en) Passive intermodulation cancellation
JP3076592B2 (ja) デジタル送信システム用先行歪ませ装置
US8912848B2 (en) Digital pre-distortion device and method for a broadband power amplifier
KR100668125B1 (ko) 적응성 사전-등화 방법 및 장치
KR102318134B1 (ko) Iq 불일치 보상 및 보정을 위한 시스템 및 방법
US20150214904A1 (en) Distortion compensation apparatus and distortion compensation method
KR100360273B1 (ko) 디지탈 티브이 중계기의 선형보상 적응 등화기 및 그의제어방법
US20140133602A1 (en) Digital Pre-Distortion of Non-Linear Systems with Reduced Bandwidth Feedback
US20060078065A1 (en) Digital pre-distortion technique using nonlinear filters
DE102007026022A1 (de) Systeme, Verfahren und Vorrichtungen für lineare EER-(Envelope Elimination and Restoration) Sender
KR100296982B1 (ko) 선형 왜곡과 비선형 왜곡이 혼재된 전송시스템의 전치보상기 및송신신호와 궤환신호간의 지연과 위상차이 추정방법
KR20050001446A (ko) 비대칭 특성을 갖는 전력 증폭기의 선형화를 위한 디지털전치 왜곡
JP3451947B2 (ja) Ｏｆｄｍ変調器
US20040008764A1 (en) Pre-equalizer, VSB transmission system using the same, and transmission method thereof
JPWO2013128783A1 (ja) デジタル信号処理装置、受信装置、及び信号送受信システム
JP3732824B2 (ja) 通信装置
JP2006246398A (ja) 歪補償装置
KR100311522B1 (ko) 디지털 티브이 중계기에서의 왜곡 신호 보상 방법 및 장치
KR100320428B1 (ko) 디지털 ｄｖ 중계기의 왜곡 보상 방법 및 시스템
JP2016034121A (ja) 送信機
KR100386574B1 (ko) 디지털 티브이 송신기의 왜곡 신호 보상 장치
KR20050000006A (ko) 신호의 결합 및 제거기법을 이용한 간섭잡음 신호제거기
EP3404880B1 (en) Signal processing method and related device
KR20010059728A (ko) 브이에스비 자동 선형화 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990731

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010724

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010926

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010927

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040831

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20050628

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20050628

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee