KR20010011230A - Method for metal contact filling in semiconductor device - Google Patents

Method for metal contact filling in semiconductor device Download PDF

Info

Publication number
KR20010011230A
KR20010011230A KR1019990030501A KR19990030501A KR20010011230A KR 20010011230 A KR20010011230 A KR 20010011230A KR 1019990030501 A KR1019990030501 A KR 1019990030501A KR 19990030501 A KR19990030501 A KR 19990030501A KR 20010011230 A KR20010011230 A KR 20010011230A
Authority
KR
South Korea
Prior art keywords
layer
metal
contact hole
conductive layer
contact
Prior art date
Application number
KR1019990030501A
Other languages
Korean (ko)
Inventor
박민철
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990030501A priority Critical patent/KR20010011230A/en
Publication of KR20010011230A publication Critical patent/KR20010011230A/en

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B66HOISTING; LIFTING; HAULING
    • B66CCRANES; LOAD-ENGAGING ELEMENTS OR DEVICES FOR CRANES, CAPSTANS, WINCHES, OR TACKLES
    • B66C23/00Cranes comprising essentially a beam, boom, or triangular structure acting as a cantilever and mounted for translatory of swinging movements in vertical or horizontal planes or a combination of such movements, e.g. jib-cranes, derricks, tower cranes
    • B66C23/62Constructional features or details
    • B66C23/64Jibs
    • B66C23/66Outer or upper end constructions
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B66HOISTING; LIFTING; HAULING
    • B66CCRANES; LOAD-ENGAGING ELEMENTS OR DEVICES FOR CRANES, CAPSTANS, WINCHES, OR TACKLES
    • B66C2700/00Cranes
    • B66C2700/03Cranes with arms or jibs; Multiple cranes

Abstract

PURPOSE: A filling method of a metal contact is to provide a sidewall seed layer etched from the first conductive layer and a wetting layer adapted to being filled with a metal as an unetched portion of the conductive layer, so as to minimize a contact failure. CONSTITUTION: A filling method of a metal contact comprises the steps of: depositing a wetting layer(108) or a seed layer on a substrate of the first conductive layer to form an upper layer on the conductive layer; forming an insulating layer on the upper layer and forming a contact hole in the insulating layer in depth of up to the surface of the upper layer; etching the upper layer by a high frequency plasma etching to form a sidewall seed on the sidewall of the contact hole; and depositing a metal for the second conductive layer on the resultant structure including the insulating layer to bury the contact hole.

Description

반도체 장치의 메탈 콘택 필링방법{Method for metal contact filling in semiconductor device}Method for metal contact filling in semiconductor device

본 발명은 반도체 장치의 메탈 콘택 필링방법에 관한 것으로, 특히 반도체 장치의 층간 배선연결을 위한 메탈 콘택의 필링시에 웨팅 레이어(또는 시드 레이어)를 이용하는 반도체장치의 메탈 콘택 필링방법에 관한 것이다.The present invention relates to a metal contact filling method of a semiconductor device, and more particularly, to a metal contact filling method of a semiconductor device using a wetting layer (or seed layer) when filling a metal contact for interlayer interconnection of a semiconductor device.

반도체 장치의 제조과정에서, 메탈 콘택의 필링 공정에는 스퍼터링 기술이 주로 사용되는데, 반도체 장치의 고집적도가 높아질수록 메탈 콘택의 단차도 높아져 이를 스퍼터링에 의해 필링하는 공정이 점점 더 어려워지고 있다.In the manufacturing process of a semiconductor device, sputtering technology is mainly used for the filling process of a metal contact. As the high integration degree of a semiconductor device becomes high, the step of a metal contact becomes high and the process of filling it by sputtering becomes increasingly difficult.

종래에는 이를 해결하기 위하여 웨팅 레이어(wetting layer) 침적 후 기존의 단순한 스퍼터링 방식에 리플로우 방식을 도입한 방법을 이용하거나, 시드 레이어(seed layer)를 이용한 두 단계 공정으로 행하는 방법에 의하여 메탈 콘택을 필링하고 있다.Conventionally, in order to solve this problem, the metal contact may be formed by a method of introducing a reflow method into a conventional sputtering method after deposition of a wetting layer, or performing a two-step process using a seed layer. Filling.

상기 두 종류의 콘택 필링방법은, 제1 단계로서 층간 절연막(Inter Metallic Dielectric;IMD)에 형성된 콘택홀에 적당한 재료의 웨팅 레이어(또는 시드 레이어)를 침적(deposition)한 후, 제2 단계로서 상기 웨팅 레이어가 형성된 콘택홀을 메탈로 필링하는 두 단계 공정으로 행함으로써 콘택의 바닥(bottom) 부분과 측벽 스텝 커버레이지(sidewall step coverage)의 메탈 침적 및 리플로우 특성을 좋게 해주는 것이다. 여기에서, 상기 웨팅 레이어(또는 시드 레이어)는 막질의 평탄성을 부여함으로써 콘택홀로 메탈이 잘 흘러들어갈 수 있게 해 주는 것이며, 또한 막질의 유동성을 부여함으로써 메탈 필링시에 메탈 물질의 플로우가 잘 이루어지게 하는 것으로, 이하에서는 웨팅 레이어만 언급하여도 시드 레이어까지 포함되는 것으로 한다.The two types of contact filling methods include depositing a wetting layer (or seed layer) of a suitable material in a contact hole formed in an intermetallic dielectric (IMD) as a first step, and then performing the deposition as a second step. The metal layer and the reflow characteristics of the bottom portion and sidewall step coverage of the contact are improved by performing a two-step process of filling the contact hole in which the wetting layer is formed with metal. Here, the wetting layer (or seed layer) is to allow the metal to flow well into the contact hole by providing the flatness of the film, and also to flow the metal material during the metal filling by providing the fluidity of the film Hereinafter, even when only the wetting layer is mentioned, the seed layer is also included.

이러한 두 단계 공정으로 행하는 종래의 메탈 콘택 필링방법은 한번의 공정으로 콘택홀 내에 메탈을 침적할 경우 메탈 콘택의 필링이 제대로 이루어지지 않기 때문에 양호한 콘택 필링을 유도하기 위해 우선적으로 웨팅 레이어를 선행하여 침적하는 것이다.In the conventional metal contact filling method performed in such a two-step process, when the metal is deposited in the contact hole in one step, the metal contact is not properly filled, so that the wet layer is deposited first in order to induce good contact filling. It is.

도 1a 내지 도 1d는 종래의 메탈 콘택 필링방법을 설명하기 위한 공정순서도이다. 도 1a의 도시와 같이 하지부로 형성된 도전막(2) 상의 층간 절연막(4)에 사진식각의 방법에 의해 콘택홀(6)을 형성한 후 표면에 형성되는 이물질(산화막)을 제거하기 위해 고주파 플라즈마 에칭의 방법을 사용한다.1A to 1D are flowcharts illustrating a conventional metal contact filling method. As shown in FIG. 1A, a contact hole 6 is formed in the interlayer insulating film 4 on the conductive film 2 formed in the base portion by photolithography, and then a high frequency plasma is formed to remove foreign matter (oxide film) formed on the surface. The method of etching is used.

이어서, 도 1b의 도시와 같이 콘택홀(6)을 포함한 절연막(4)의 상부 전면에 티타늄 등을 타깃물질로 하는 스퍼터링 방법으로 웨팅 레이어(8)를 침적하고, 도 1c의 도시와 같이 웨팅 레이어(8)의 상부 전면에 알루미늄 등의 메탈물질을 스퍼터링 방법으로 침적하여 메탈층(10)을 형성한 후 어닐링을 행하여 도 1d의 도시와 같이 리플로우된 평탄화 메탈층(10')을 형성한다.Subsequently, as shown in FIG. 1B, the wetting layer 8 is deposited by sputtering using titanium or the like as a target material on the upper surface of the insulating film 4 including the contact hole 6, and as shown in FIG. 1C. A metal material, such as aluminum, is deposited on the entire upper surface of (8) by the sputtering method to form the metal layer 10, and then annealed to form the reflowed flattened metal layer 10 'as shown in FIG. 1D.

그러나, 이러한 종래의 메탈 콘택 필링방법으로 행하는 공정에서는, 반도체 장치의 고집적화에 따른 콘택홀(6)의 큰 종횡비(aspect ratio)로 인해 웨팅 레이어(8)의 침적시 도 2 의 도시와 같은 오버행(overhang;OH)의 불량이 발생하게 되고, 이로 인해 콘택홀의 낫필(not fill)이나 보이드(void) 등 반도체 장치의 신뢰성을 저하시키는 악영향의 요인이 되는 불량이 자주 나타나고 있다.However, in the process performed by the conventional metal contact peeling method, the overhang (as shown in FIG. 2) when the wetting layer 8 is deposited due to the large aspect ratio of the contact hole 6 due to the high integration of the semiconductor device. Overhang (OH) defects are generated, which causes frequent defects that cause deterioration of reliability of semiconductor devices such as contact holes, not fills, and voids.

이러한 문제를 해결하기 위해서는 콘택 필링이 양호하도록 오버행이 없는 웨팅 레이어를 형성하는 것이 중요한데, 반도체 장치의 집적도가 높아질수록 불량 없는 웨팅 레이어의 침적이 더욱 어려워져, 신뢰성 있는 반도체 장치를 생산하기 위해서는 공정의 개선이 요구되고 있는 실정이다.In order to solve this problem, it is important to form a wetting layer without an overhang so that contact filling is good, and as the degree of integration of semiconductor devices increases, deposition of a wetting layer without defects becomes more difficult. There is a need for improvement.

이러한 요구에 부응하기 위해 안출된 본 발명은 스퍼터링에 의해 오버행 없이 침적하기 어려운 기초층을 상부 메탈 침적에 최적한 모양으로 손쉽게 형성할 수 있도록 하는 반도체 장치의 메탈 콘택 필링방법을 제공하는데 목적을 두고 있다.The present invention devised to meet such a demand is to provide a metal contact filling method for a semiconductor device that can easily form a base layer difficult to be deposited without overhang by sputtering into an optimal shape for the upper metal deposition. .

상기 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 메탈 콘택 필링방법은, 하지부로 형성된 제1 도전막의 상부에 웨팅 레이어 또는 시드 레이어로 사용하고자 하는 물질을 침적하여 제1 도전막의 상부층을 형성하는 단계, 상기 제1 도전막의 상부층의 상부 전면에 절연막을 형성한 후 상기 절연막에 상기 제1 도전막의 상부층의 표면에 이르는 깊이로 콘택홀을 형성하는 단계, 상기 제1 도전막의 상부층을 고주파 플라즈마 에칭의 방법으로 소정 깊이까지 식각하여 상기 콘택홀의 측벽에 상기 제1 도전막의 상부층의 에칭 부산물로 이루어진 측벽 시드를 형성하는 단계, 및 상기 절연막을 포함하는 상부 전면에 제2 도전막을 형성하기 위한 메탈을 침적하여 상기 콘택홀을 매립하는 단계로 이루어진다.Metal contact filling method of a semiconductor device according to the present invention for achieving the above object, the step of depositing a material to be used as a wetting layer or seed layer on top of the first conductive film formed of the base portion to form an upper layer of the first conductive film And forming an insulating layer on the entire upper surface of the upper layer of the first conductive layer, and forming a contact hole in the insulating layer to a depth reaching the surface of the upper layer of the first conductive layer. Etching to a predetermined depth to form a sidewall seed made of an etch byproduct of the upper layer of the first conductive layer on the sidewall of the contact hole, and depositing a metal for forming a second conductive layer on the entire upper surface including the insulating layer. And filling the contact hole.

여기에, 상기 콘택홀을 매립하는 단계 후 침적된 메탈을 어닐링하여 리플로우시키는 단계를 더 포함할 수 있다.The method may further include annealing and reflowing the deposited metal after the step of filling the contact hole.

이때, 상기 측벽 시드는 상기 제1 도전막에 근접할수록 증가된 두께로 형성된다.In this case, the sidewall seeds are formed to have an increased thickness as they are closer to the first conductive layer.

이와 같이 구성되는 본 발명의 메탈 콘택 필링방법은 측벽 시드와 비식각된 잔여의 제1 도전막의 상부측이 메탈 필링에 적합한 웨팅 레이어로 제공되는 것이므로 콘택홀을 매립하는 과정에서 메탈의 필링이 양호하게 이루어지게 되어 콘택 불량을 최소화할 수 있게 된다.Since the metal contact peeling method of the present invention configured as described above is provided with a wetting layer suitable for metal peeling as the upper side of the sidewall seed and the remaining non-etched first conductive film is well peeled in the process of filling the contact hole This can minimize contact failures.

도 1a 내지 도 1d는 종래의 메탈 콘택 필링방법을 설명하기 위한 공정순서도1A to 1D are flowcharts illustrating a conventional metal contact filling method.

도 2 는 종래의 단순한 스퍼터링 방식에 의한 웨팅 레이어 또는 메탈 침적시에 발생되는 불량을 보인 단면도Figure 2 is a cross-sectional view showing a defect that occurs during deposition of the metal or the wet layer by a conventional simple sputtering method

도 3a 내지 도 3f는 본 발명에 의한 메탈 콘택 필링방법을 보인 공정순서도3a to 3f is a process flowchart showing a metal contact peeling method according to the present invention

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

102-하부 메탈층 104-층간 절연막102-bottom metal layer 104-interlayer insulating film

106-콘택홀 108-웨팅 레이어106-contact hole 108-wetting layer

108a-측벽 시드 110-상부 메탈층108a-sidewall seed 110-top metal layer

이하, 본 발명의 바람직한 실시예를 도면을 참조하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 3a 내지 도 3d는 본 발명에 의한 메탈 콘택 필링방법을 보인 공정순서도로서, 제1 도전막을 하부 메탈층(102)과 웨팅 레이어(108)로 형성하여 구성하고, 상기 웨팅 레이어(108)을 이용하여 층간 절연막(104)에 형성된 콘택홀(106)을 빈틈없이 매립함으로써 제1 도전막의 하부 메탈층(102)을 제2 도전막으로 정의된 상부 메탈층(110)에 연결하는 공정의 순서가 잘 도시되어 있다.3A to 3D are process flowcharts illustrating a metal contact peeling method according to the present invention, in which a first conductive layer is formed of a lower metal layer 102 and a wetting layer 108, and the wetting layer 108 is used. By filling the contact hole 106 formed in the interlayer insulating film 104 without gaps, the process of connecting the lower metal layer 102 of the first conductive film to the upper metal layer 110 defined as the second conductive film is well performed. Is shown.

본 발명의 메탈 콘택 필링방법을 공정의 순서대로 설명하면, 도 3a에 도시된 바와 같이 하지부로 형성된 하부 메탈층(102)의 상부에 도 3b의 도시와 같이 티타늄 등의 물질을 침적하여 소정 두께의 웨팅 레이어(108)를 형성한다. 이에 따라, 상기 하부 메탈층(102)의 패터닝을 위한 식각 공정은 상기 웨팅 레이어(108)를 형성한 후에 행한다.Referring to the metal contact peeling method of the present invention in the order of the process, as shown in Figure 3a by depositing a material such as titanium as shown in Figure 3b on the upper portion of the lower metal layer 102 formed of a base portion of a predetermined thickness Wetting layer 108 is formed. Accordingly, the etching process for patterning the lower metal layer 102 is performed after the wetting layer 108 is formed.

이렇게 형성된 웨팅 레이어(108)의 상부 전면에 도 3c의 도시와 같이 층간 절연막(104)을 형성하고, 상기 층간 절연막(104)을 사진식각 공정에 의해 선택적으로 제거하여 콘택홀(106)을 형성한다.An interlayer insulating film 104 is formed on the upper surface of the thus formed wetting layer 108 as shown in FIG. 3C, and the interlayer insulating film 104 is selectively removed by a photolithography process to form a contact hole 106. .

이어, 고주파 플라즈마 에칭을 실시하여 상기 콘택홀(106)의 하부의 이물질을 제거하는데, 이때 도 3d의 도시와 같이 충분한 고주파 플라즈마 에칭을 통하여 상기 웨팅 레이어(108)를 소정의 깊이까지 식각한다. 이때에는 웨팅 레이어(108)가 식각되면서 발생된 식각 부산물이 콘택홀(106)의 측벽에 달라붙게 되며, 이러한 현상이 일정시간 이상 계속되면 도 3d의 도시와 같이 측벽 시드(108a)가 형성된다. 이 측벽 시드(108a)는 하부보다 상부에서 더 엷다. 그리고, 전반적인 측벽 시드(108a)의 두께는 상기 고주파 플라즈마 에칭을 행하는 시간과 챔버 내부의 공정 분위기에 따라 제어되는 바, 매번의 공정마다 재현성 있는 측벽 시드(108a)를 형성하기 위한 공정 관리가 중요하다.Subsequently, a high frequency plasma etching is performed to remove foreign substances under the contact hole 106. At this time, the wetting layer 108 is etched to a predetermined depth through sufficient high frequency plasma etching as shown in FIG. 3D. In this case, the etching by-products generated by etching the wetting layer 108 adhere to the sidewalls of the contact holes 106. If this phenomenon continues for a predetermined time, the sidewall seed 108a is formed as shown in FIG. 3D. This sidewall seed 108a is thinner at the top than at the bottom. The overall thickness of the sidewall seed 108a is controlled according to the time of performing the high frequency plasma etching and the process atmosphere inside the chamber, and therefore, it is important to manage the process for forming the reproducible sidewall seed 108a for each process. .

이어, 도 3e의 도시와 같이 층간 절연막(104)의 상부 전면에 스퍼터링 방법으로 메탈층(110)을 침적하면서 콘택홀(106)을 매립한 후, 어닐링 공정을 통해 상기 메탈층(110)을 리플로우시켜 도 3e의 도시와 같이 평탄화된 메탈층(110')을 형성한다. 이때, 알루미늄을 메탈로 사용하는 경우 상기 어닐링 공정은 540℃ 정도에서 행한다.Subsequently, as shown in FIG. 3E, the contact hole 106 is buried while the metal layer 110 is deposited by sputtering on the entire upper surface of the interlayer insulating layer 104, and then the metal layer 110 is rippled through an annealing process. To form a planarized metal layer 110 ′ as shown in FIG. 3E. In this case, when aluminum is used as the metal, the annealing process is performed at about 540 ° C.

이상 설명한 메탈 콘택의 필링 과정에서 본 발명은 절연막(104)의 형성 이전에 형성한 웨팅 레이어(108)를 고주파 플라즈마 에칭하는 방법에 의하여 콘택홀(106)의 측벽에 측벽 시드(108a)를 형성하는 것이므로, 웨팅 레이어(108)의 침적시에 종래와 같은 오버행이 발생하지 않게 된다.According to the present invention, the sidewall seed 108a is formed on the sidewall of the contact hole 106 by a method of performing high frequency plasma etching on the wetting layer 108 formed before the formation of the insulating film 104. As such, the conventional overhang does not occur when the wetting layer 108 is deposited.

즉, 단차가 큰 콘택홀(106)의 메탈 필링시에 심각한 불량이 발생되던 종래에 비해 메탈 필링에 더욱 적합한 형태로 웨팅 레이어(108)를 형성할 수 있어 콘택 필링의 낫필이나 보이드 현상을 방지할 수 있게 되는 것이다.That is, the wet layer 108 may be formed in a form more suitable for metal peeling than in the case where a serious defect occurs during metal peeling of the contact hole 106 having a large step, thereby preventing a sick peel or void phenomenon of contact peeling. It will be possible.

이상 설명한 본 발명의 실시예의 웨팅 레이어(108) 대신에 시드 레이어를 침적하는 경우에도 그 구성 및 작용은 동일하다.Even when the seed layer is deposited instead of the wetting layer 108 of the embodiment of the present invention described above, the configuration and operation are the same.

이상에서 설명한 바와 같이 본 발명은 공정의 도입이 어렵지 않은 고주파 플라즈마 에칭의 방법으로 메탈 콘택의 필링에 이로운 웨팅 레이어(또는 시드 레이어)를 메탈 침적에 유리한 형태로 형성하여 보이드나 낫필과 같은 필링 불량이 발생되지 않는 밀집된 구조의 메탈 콘택을 얻을 수 있게 하므로 반도체 장치의 신뢰성을 향상시킬 수 있는 효과가 있다.As described above, the present invention forms a wetting layer (or seed layer), which is advantageous for the filling of metal contacts, in a form favorable for metal deposition by a method of high-frequency plasma etching, in which the introduction of the process is not difficult. Since it is possible to obtain a metal contact of a dense structure that does not occur, there is an effect that can improve the reliability of the semiconductor device.

한편, 본 발명은 특정의 바람직한 실시예에 국한하지 않고 청구범위에 기재된 기술적 권리 내에서는 당업계의 통상적인 지식에 의하여 다양한 응용이 가능함은 물론이다.On the other hand, the present invention is not limited to the specific preferred embodiment, it is a matter of course that a variety of applications are possible by ordinary knowledge in the art within the technical rights described in the claims.

Claims (3)

하지부로 형성된 제1 도전막의 상부에 웨팅 레이어 또는 시드 레이어로 사용하고자 하는 물질을 침적하여 제1 도전막의 상부층을 형성하는 단계, 상기 제1 도전막의 상부층의 상부 전면에 절연막을 형성한 후 상기 절연막에 상기 제1 도전막의 상부층의 표면에 이르는 깊이로 콘택홀을 형성하는 단계, 상기 제1 도전막의 상부층을 고주파 플라즈마 에칭의 방법으로 소정 깊이까지 식각하여 상기 콘택홀의 측벽에 상기 제1 도전막의 상부층의 에칭 부산물로 이루어진 측벽 시드를 형성하는 단계, 및 상기 절연막을 포함하는 상부 전면에 제2 도전막을 형성하기 위한 메탈을 침적하여 상기 콘택홀을 매립하는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 메탈 콘택 필링방법.Depositing an upper layer of the first conductive layer by depositing a material to be used as a wetting layer or seed layer on an upper portion of the first conductive layer formed as a base, forming an insulating layer on the entire upper surface of the upper layer of the first conductive layer, and then Forming a contact hole to a depth reaching the surface of the upper layer of the first conductive layer, etching the upper layer of the first conductive layer to a predetermined depth by a method of high frequency plasma etching, and etching the upper layer of the first conductive layer on the sidewall of the contact hole Forming a sidewall seed made of a by-product, and filling the contact hole by depositing a metal for forming a second conductive layer on an upper front surface including the insulating layer; . 제 1 항에 있어서,The method of claim 1, 상기 콘택홀을 매립하는 단계 후 침적된 메탈을 어닐링하여 리플로우시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 메탈 콘택 필링방법.And annealing and reflowing the deposited metal after the step of filling the contact hole. 제 1 항에 있어서,The method of claim 1, 상기 측벽 시드는 상기 제2 도전막에 근접할수록 증가된 두께로 형성되는 것을 특징으로 하는 반도체 장치의 메탈 콘택 필링방법.And the sidewall seeds are formed to have a thickness increased closer to the second conductive layer.
KR1019990030501A 1999-07-27 1999-07-27 Method for metal contact filling in semiconductor device KR20010011230A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990030501A KR20010011230A (en) 1999-07-27 1999-07-27 Method for metal contact filling in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990030501A KR20010011230A (en) 1999-07-27 1999-07-27 Method for metal contact filling in semiconductor device

Publications (1)

Publication Number Publication Date
KR20010011230A true KR20010011230A (en) 2001-02-15

Family

ID=19604825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990030501A KR20010011230A (en) 1999-07-27 1999-07-27 Method for metal contact filling in semiconductor device

Country Status (1)

Country Link
KR (1) KR20010011230A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030029029A (en) * 2001-10-04 2003-04-11 가부시키가이샤 히타치세이사쿠쇼 A semiconductor integrated circuit device and a method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030029029A (en) * 2001-10-04 2003-04-11 가부시키가이샤 히타치세이사쿠쇼 A semiconductor integrated circuit device and a method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR20020068746A (en) Semiconductor device with contact plug and method for manufacturing the same
JP2003142484A (en) Method of manufacturing semiconductor device
JPH10189733A (en) Metal coating method for porous dielectric
JP2001237311A (en) Wiring formation method of semiconductor element
US20060240659A1 (en) Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same
KR20020055938A (en) Method of forming a isolation layer deposition in a semiconductor device
KR100387257B1 (en) Method of forming a metal line in a semiconductor device
KR20010011230A (en) Method for metal contact filling in semiconductor device
KR100364260B1 (en) A method for preparing of integrated circuit of semiconductor
KR100399909B1 (en) Method of forming inter-metal dielectric in a semiconductor device
JPH10125785A (en) Method of forming wiring of semiconductor integrated circuit
US7550389B1 (en) Dual damascene method of forming a metal line of semiconductor device
KR100189967B1 (en) Multilayer connection method of semiconductor device
KR20020078885A (en) Method for fabricating via contact of semiconductor device
KR20000005933A (en) Method for the fabrication of contacts in an integrated circuit device
KR100450241B1 (en) Method for forming contact plug and semiconductor device has the plug
KR0154190B1 (en) Formation method of tungsten plug in semiconductor device
KR100568792B1 (en) Method of forming a metal wiring in a semiconductor device
KR100197671B1 (en) Method for forming a contact hole of a semiconductor device
KR100680968B1 (en) Method of manufacturing semiconductor device
KR100292154B1 (en) Metal plug formation method of semiconductor device
KR100728965B1 (en) Method of manufacturing semiconductor device
KR100480570B1 (en) Method for forming tungsten plug for semiconductor device
KR100652310B1 (en) Method for manufacturing semiconductor device
EP0948035A1 (en) Method for applying a dielectric cap film to a dielectric stack

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination