KR20010009930A - 에이티엠 교환기에서의 프로세서간 통신 방법 - Google Patents

에이티엠 교환기에서의 프로세서간 통신 방법 Download PDF

Info

Publication number
KR20010009930A
KR20010009930A KR1019990028547A KR19990028547A KR20010009930A KR 20010009930 A KR20010009930 A KR 20010009930A KR 1019990028547 A KR1019990028547 A KR 1019990028547A KR 19990028547 A KR19990028547 A KR 19990028547A KR 20010009930 A KR20010009930 A KR 20010009930A
Authority
KR
South Korea
Prior art keywords
processor
ipc
switch
atm
routing tag
Prior art date
Application number
KR1019990028547A
Other languages
English (en)
Other versions
KR100323054B1 (ko
Inventor
황승진
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR1019990028547A priority Critical patent/KR100323054B1/ko
Publication of KR20010009930A publication Critical patent/KR20010009930A/ko
Application granted granted Critical
Publication of KR100323054B1 publication Critical patent/KR100323054B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
    • H04L2012/562—Routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation

Abstract

본 발명은 ATM(Asynchronous Transfer Mode) 교환기에서의 프로세서간 통신 방법에 관한 것으로, 특히 동일 랙에 다수의 프로세서가 수용되어 있는 경우 해당 프로세서간에 스위치를 통과하지 않고 IPC(Inter-Processor Communication) 통신을 수행할 수 있도록 한 ATM 교환기에서의 프로세서간 통신 방법에 관한 것이다.
종래의 ATM 교환기에서는 프로세서간 IPC 통신을 수행하는 경우 동일 랙에 수용된 프로세서간에도 반드시 스위치를 통과하여 IPC 통신을 수행함에 따라 해당 스위치 측의 트래픽과 자원이 증가하여 부하가 상승하는 문제점이 있으며, IPC 통신 장애시 스위치의 다운인지, 프로세서의 다운인지를 구별할 수 없어 복구 시간이 지연되는 문제점이 있었다.
본 발명은 ATM 교환기에서 프로세서간 IPC 통신시 동일 랙에 수용된 프로세서간의 IPC 통신인 경우에는 IPC 통신용 ATM 셀에 라우팅 태그의 아이들 비트를 '1'로 할당하여 부착함으로써, 동일 랙에 수용된 프로세서간에는 스위치를 통과하지 않고 IPC 통신을 수행할 수 있어 해당 스위치 측의 부하를 감소시킴과 동시에 자원을 효율적으로 사용할 수 있게 되며, 해당 ATM 교환기의 스위치가 다운되더라도 동일 랙에 수용된 프로세서간 IPC 통신이 가능하여 프로세서의 상태 관리를 수행할 수 있어 IPC 통신 장애시 신속히 복구할 수 있게 된다.

Description

에이티엠 교환기에서의 프로세서간 통신 방법{Inter-Processor Communication Method In ATM Switching System}
본 발명은 ATM(Asynchronous Transfer Mode) 교환기에서의 프로세서간 통신 방법에 관한 것으로, 특히 동일 랙에 다수의 프로세서가 수용되어 있는 경우 해당 프로세서간에 스위치를 통과하지 않고 IPC(Inter-Processor Communication) 통신을 수행할 수 있도록 한 ATM 교환기에서의 프로세서간 통신 방법에 관한 것이다.
일반적으로, ATM 교환기는 다수의 랙(Rack)을 구비하며, 각 랙에는 프로세서와 셀 다중화/역다중화부 및 스위치가 포함되는데, 해당 프로세서간 통신인 IPC 통신을 위해서는 반드시 스위치를 통과하는 구조를 갖는다.
그리고, 해당 ATM 교환기를 이용하는 가입자의 증가와, 가입자의 증가로 인한 호 처리 효율의 향상을 위해 첨부된 도면 도 1과 같이, 해당 ATM 교환기의 각 랙(30, 40)에 다수의 프로세서(31~33, 41~43)를 수용하게 되었는데, 이때, 각 랙(30, 40)에 수용된 프로세서(31~33, 41~43)들은 내부에 IPC 제어부(31-1~33-1, 41-1~43-1)를 포함하고 있으며, 설명의 편의상 각 랙(30, 40)에 수용된 프로세서의 수는 3개로 하였다.
이와 같은 종래의 ATM 교환기에서 각 랙(30, 40)에 수용된 프로세서(31~33, 41~43)들은 IPC 통신을 위해 적어도 하나 이상의 스위치를 통과하게 된다. 즉, 동일 랙에 수용된 프로세서간의 IPC 통신은 해당 랙의 스위치를 통과하게 되고, 서로 다른 랙에 수용된 프로세서간의 IPC 통신은 각 랙의 스위치를 통과하게 된다.
예를 들어, 제1프로세서(31)와 제2프로세서(32)간의 통신 경로는 해당 제1프로세서(31)의 IPC 제어부(31-1)로부터 제1셀 다중화/역다중화부(34)를 거쳐 제1스위치(35)를 통과한 후, 다시 해당 제1셀 다중화/역다중화부(34)를 거쳐 제2프로세서(32)로 전달되는 IPC 통신을 수행하게 된다.
그리고, 제1프로세서(31)와 제4프로세서(41)간의 통신 경로는 해당 제1프로세서(31)의 IPC 제어부(31-1)로부터 제1셀 다중화/역다중화부(34)를 거쳐 제1스위치(35)를 통과하여 다른 랙(40)으로 전달되고, 해당 랙(40)의 제2스위치(45)를 통과하여 제2셀 다중화/역다중화부(44)를 거쳐 제4프로세서(41)로 전달되는 IPC 통신을 수행하게 된다.
한편, ATM 교환기에서는 VPI(Virtual Path Identifier)값과 VCI(Vitual Channel Identifier)값을 특별히 정의하여 IPC 식별자로서 사용하는데, 해당 IPC 식별자는 목적지(Destination)를 구별하기 위한 어드레스로 VPI값을 사용하고, 소스(Source)를 구별하기 위한 어드레스로 VCI값을 사용한다.
또한, 해당 IPC 통신을 위해서는 상술한 VPI값과 VCI값 외에 스위치를 통과하기 위한 3바이트의 라우팅 태그(Routing Tag)가 사용되며, 해당 VPI값과 라우팅 태크를 이용하여 소스 프로세서에서 목적지 프로세서까지 안전하게 통신을 수행할 수 있다.
여기서, 해당 3바이트의 라우팅 태그는 첨부된 도면 도 2와 같은 구조를 갖는데, 'IDLE'은 비지/아이들(Busy/Idle) 셀 표시 필드이고, 'MTC'는 멀티캐스트(Multicast) 셀 표시 필드이며, 'CDP'는 셀 지연 우선순위 표시 필드이고, 'RA1~3'은 각각 첫번째부터 세번째 스테이지 입력 셀 라우팅 어드레스 표시 필드이며, 'CET'는 셀 타입 표시 필드이다.
전술한 바와 같은 종래 ATM 교환기에서의 IPC 통신 동작을 전술한 예로서 첨부한 도면 도 3을 참조하여 상세하게 설명하면 다음과 같다.
먼저, 제1프로세서(31)에서 다른 프로세서 즉, 제2프로세서(32) 또는 제4프로세서(41)로의 IPC 통신을 위해 메시지 형태의 IPC 데이터를 IPC 제어부(31-1)로 전송하면, 해당 IPC 제어부(31-1)는 메시지의 헤더에 포함된 소스 및 목적지 어드레스를 검색하여(스텝 S31), 대응하는 IPC 식별자인 VCI값과 VPI값을 할당한 후(스텝 S32), 해당 메시지를 ATM 셀로 변환하여 제1스위치(35)를 통과할 수 있도록 한다(스텝 S33).
이후, 해당 IPC 제어부(31-1)는 초기화시에 메인 프로세서로부터 전송받은 3바이트의 라우팅 정보를 이용하여 변환된 ATM 셀의 목적지 프로세서에 해당되는 라우팅 태그를 부착한 후(스텝 S34), 제1셀 다중화/역다중화부(34)를 통해 제1스위치(45)로 전송하게 되는데(스텝 S35, S36), 이때, 해당 ATM 셀의 라우팅 태그에 포함된 아이들 비트는 의미있는 데이터(busy)임을 나타내는 비트 '0'으로 할당된 상태로 전송된다.
한편, 해당 제1스위치(45)는 전송된 ATM 셀의 VPI값을 확인하여 대응하는 목적지 프로세서로 스위칭 처리하게 되는데(스텝 S37), 해당 목적지 프로세서가 동일 랙(30)에 수용된 프로세서 즉, 제2프로세서(32)인 경우에는 제1셀 다중화/역다중화부(34)로 스위칭 처리하여 목적지 프로세서인 제2프로세서(32)로 전송되도록 하고, 해당 목적지 프로세서가 다른 랙(40)에 수용된 프로세서인 경우 즉, 제4프로세서(41)인 경우에는 대응하는 랙(40)으로 스위칭 처리하게 되는데, 이때, 해당 제1스위치(35)는 링크 처리를 수행하는 칩의 특성상 전송할 셀이 없더라도 스위치 링크에 계속적으로 셀을 전송하기 위해 라우팅 태그에 포함된 아이들 비트를 '1'로 할당하여 전송하게 된다.
여기서, 제4프로세서(41)가 수용된 랙(40)으로 스위칭 처리된 ATM 셀은 해당 랙(40)의 제2스위치(45)에 의해 스위칭 처리되는데, 이때, 수신된 ATM 셀의 라우팅 태그에 할당된 아이들 비트를 확인하여 비트 '1'인 경우 해당 ATM 셀을 폐기 처리하게 되고, 비트 '0'인 경우 해당 ATM 셀을 제2셀 다중화/역다중화부(44)로 스위칭 처리하여 대응하는 목적지 프로세서인 제4프로세서(41)로 전송되도록 한다.
전술한 바와 같이, 종래의 ATM 교환기에서는 프로세서간 IPC 통신을 수행하는 경우 동일 랙에 수용된 프로세서간에도 반드시 스위치를 통과하여 IPC 통신을 수행함에 따라 해당 스위치 측의 트래픽과 자원이 증가하여 부하가 상승하는 문제점이 있으며, IPC 통신 장애시 스위치의 다운인지, 프로세서의 다운인지를 구별할 수 없어 복구 시간이 지연되는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, ATM 교환기에서 프로세서간 IPC 통신시 동일 랙에 수용된 프로세서간의 IPC 통신인 경우에는 IPC 통신용 ATM 셀에 라우팅 태그의 아이들 비트를 '1'로 할당하여 부착함으로써, 동일 랙에 수용된 프로세서간에는 스위치를 통과하지 않고 IPC 통신을 수행할 수 있도록 하는데 있다.
본 발명의 다른 목적은, ATM 교환기의 스위치가 다운되더라도 동일 랙에 수용된 프로세서간 IPC 통신을 통해 프로세서의 상태 관리를 수행할 수 있도록 하여 IPC 통신 장애시 신속히 복구할 수 있도록 하는데 있다.
도 1은 종래 ATM 교환기의 IPC 통신 구조를 도시한 도면.
도 2는 IPC 통신시 사용되는 3바이트의 라우팅 태그를 도시한 도면.
도 3은 종래 ATM 교환기에서의 IPC 통신 동작 순서도.
도 4는 본 발명에 따른 ATM 교환기의 IPC 통신 구조를 도시한 도면.
도 5는 본 발명에 따른 ATM 교환기에서의 IPC 통신 동작 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
30, 40 : 랙(Rack) 31~33, 41~43 : 프로세서
31-1~33-1, 41-1~43-1 : IPC 제어부 34, 44 : 셀 다중화/역다중화부
35, 45 : 스위치
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징은, IPC 메시지의 소스 및 목적지 어드레스에 따라 VCI값과 VPI값을 할당하여 ATM 셀로 변환하는 과정과; 상기 IPC 메시지의 목적지 프로세서를 수용하고 있는 랙에 따라 라우팅 태그의 아이들 비트를 '0' 또는 '1'로 할당하는 과정과; 상기 라우팅 태그를 ATM 셀에 부착하여 셀 다중화/역다중화부로 전송하는 과정과; 전송된 ATM 셀에 부착된 라우팅 태그의 아이들 비트에 따라 ATM 셀을 목적지 프로세서 또는 스위치로 전송하는 과정을 포함하는데 있다.
그리고, 상기 라우팅 태그의 아이들 비트를 '0' 또는 '1'로 할당하는 과정은, 상기 IPC 메시지의 목적지 프로세서가 동일 랙에 수용된 프로세서인지, 다른 랙에 수용된 프로세서인지를 확인하는 단계와; 동일 랙에 수용된 프로세서인 경우 상기 라우팅 태그의 아이들 비트를 '1'로 할당하고, 다른 랙에 수용된 프로세서인 경우 상기 라우팅 태그의 아이들 비트를 '0'으로 할당하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 라우팅 태그의 아이들 비트에 따라 ATM 셀을 목적지 프로세서 또는 스위치로 전송하는 과정은, 상기 ATM 셀에 부착된 라우팅 태그의 아이들 비트가 '1'인지, '0'인지를 확인하는 단계와; 상기 아이들 비트가 '1'인 경우 ATM 셀의 VPI값을 확인하여 대응하는 목적지 프로세서로 전송하고, 상기 아이들 비트가 '0'인 경우 ATM 셀을 스위치로 전송하는 단계를 더 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명에 따른 ATM 교환기에서의 IPC 통신 방법을 설명하기 위한 각 랙에 다수의 프로세서를 수용하고 있는 ATM 교환기에서의 프로세서간 IPC 통신 구조는 첨부한 도면 도 4와 같은데, 종래의 IPC 통신 구조를 도시한 도 1과 동일한 구조로서 동일한 도면부호를 사용하기로 하고, 종래와 다른 점은 동일 랙에 수용된 프로세서의 IPC 통신 경로가 스위치를 통과하지 않는다는 것이다. 이때, 서로 다른 랙에 수용된 프로세서간의 IPC 통신 경로는 상술한 종래의 IPC 통신 경로와 동일하다.
상술한 종래의 예를 들어 설명하면, 동일 랙(30)에 수용된 프로세서인 제1프로세서(31)와 제2프로세서(32)간에는 해당 제1프로세서(31)의 IPC 제어부(31-1)로부터 제1셀 다중화/역다중화부(34)를 거쳐 제2프로세서(32)로 전달되는 IPC 통신 경로를 사용하게 된다.
즉, 동일 랙에 수용된 프로세서간 IPC 통신인 경우 IPC 제어부와 셀 다중화/역다중화부드에서 해당 IPC 통신용 ATM 셀을 라우팅 처리하게 된다.
한편, 본 발명에 따른 ATM 교환기에서의 IPC 통신 동작을 상술한 예로서 첨부한 도면 도 5를 참조하여 설명하면 다음과 같다.
먼저, 각 랙(30, 40)에 수용된 프로세서(31~33, 41~43)들의 IPC 제어부(31-1~33-1, 41-1~43-1)는 초기화시에 메인 프로세서로부터 3바이트의 라우팅 정보를 전송받아 라우팅 테이블을 관리함과 동시에 자신과 동일한 랙에 수용된 프로세서인지, 다른 랙에 수용된 프로세서인지에 대한 프로세서 정보를 포함하는 랙 테이블을 관리한다.
여기서, 각 IPC 제어부(31-1~33-1, 41-1~43-1)는 동일 랙에 수용된 프로세서 정보와 다른 랙에 수용된 프로세서 정보를 각각 분리하여 랙 테이블에 저장, 관리함으로써, IPC 통신시 목적지 프로세서가 동일 랙에 수용된 프로세서인지, 다른 랙에 수용된 프로세서인지를 구분할 수 있게 된다.
한편, 제1프로세서(31)에서 다른 프로세서 즉, 제2프로세서(32) 또는 제4프로세서(41)로의 IPC 통신을 위해 메시지를 IPC 제어부(31-1)로 전송하면, 해당 IPC 제어부(31-1)는 메시지의 헤더에 포함된 소스 및 목적지 어드레스를 검색하여(스텝 S51), 대응하는 IPC 식별자인 VCI값과 VPI값을 할당한 후(스텝 S52), 해당 메시지를 ATM 셀로 변환한다(스텝 S53).
이후, 해당 IPC 제어부(31-1)는 라우팅 테이블을 이용하여 변환된 ATM 셀의 목적지 프로세서에 해당되는 라우팅 태그를 부착하게 되는데, 이때, 랙 테이블을 이용하여 해당 메시지의 목적지 프로세서가 자신과 동일한 랙(30)에 수용된 프로세서인지, 다른 랙(40)에 수용된 프로세서인지를 확인하여(스텝 S54), 해당 부착하고자 하는 라우팅 태그에 포함되는 1비트의 아이들 비트를 각각 다르게 할당하게 된다.
만약, 목적지 프로세서가 동일 랙(30)에 수용된 프로세서인 경우 즉, 목적지 프로세서가 제2프로세서(32)인 경우 해당 IPC 제어부(31-1)는 아이들 비트를 '1'로 할당하여 라우팅 태그를 부착하게 되고(스텝 S55), 목적지 프로세서가 다른 랙(40)에 수용된 프로세서인 경우 즉, 목적지 프로세서가 제4프로세서(41)인 경우 아이들 비트를 '0'으로 할당하여 라우팅 태그를 부착하게 된다(스텝 S56).
이후, 해당 IPC 제어부(31-1)에서 해당되는 라우팅 태그를 부착한 ATM 셀을 제1셀 다중화/역다중화부(34)로 전송하면(스텝 S57), 해당 제1셀 다중화/역다중화부(34)는 전송된 ATM 셀에 부착된 라우팅 태그의 아이들 비트를 검색하여, 해당 아이들 비트가 '1'인지, '0'인지를 확인하게 된다(스텝 S58).
만약, 해당 아이들 비트가 '1'인 경우 즉, 동일 랙(30)에 수용된 프로세서와의 IPC 통신용 ATM 셀인 경우 해당 제1셀 다중화/역다중화부(34)는 ATM 셀의 VPI값을 확인하여 대응하는 목적지 프로세서인 제2프로세서(32)로 해당 ATM 셀을 전송하게 된다(스텝 S59).
그런데, 만약 해당 아이들 비트가 '0'인 경우 즉, 다른 랙(40)에 수용된 프로세서와의 IPC 통신용 ATM 셀인 경우 해당 제1셀 다중화/역다중화부(34)는 ATM 셀을 제1스위치(35)로 전송함으로써, 해당 제1스위치(35) 및 제2스위치(45)에서 종래와 동일한 방법으로 스위칭 처리하여 서로 다른 랙에 수용된 프로세서간의 IPC 통신을 수행하게 된다(스텝 S60).
상술한 바와 같이, 본 발명에 따른 ATM 교환기에서는 각 랙에 수용된 프로세서의 IPC 제어부가 라우팅 테이블과 랙 테이블을 관리하여 IPC 통신용 ATM 셀의 목적지 프로세서가 동일 랙에 수용된 프로세서인 경우 라우팅 태그의 아이들 비트를 '1'로 할당하고, 다른 랙에 수용된 프로세서인 경우 라우팅 태그의 아이들 비트를 '0'으로 할당한 후, 해당 ATM 셀을 셀 다중화/역다중화부로 전송하게 된다.
그러면, 해당 셀 다중화/역다중화부는 ATM 셀에 부착된 라우팅 태그의 아이들 비트를 확인하여, 해당 아이들 비트가 '1'인 경우 즉, 동일 랙에 수용된 프로세서와의 IPC 통신용 ATM 셀인 경우 해당 ATM 셀의 VPI값에 대응되는 목적지 프로세서로 직접 전송하게 되고, 해당 아이들 비트가 '0'인 경우 즉, 다른 랙에 수용된 프로세서와의 IPC 통신용 ATM 셀인 경우 해당 ATM 셀을 스위치로 전송하게 된다.
즉, 본 발명에서는 동일 랙에 수용된 프로세서간의 IPC 통신시 IPC 제어부에서 ATM 셀에 부착되는 라우팅 태그의 아이들 비트를 '1'로 할당하여 셀 다중화/역다중화부로 전송하고, 해당 셀 다중화/역다중화부에서 VPI값에 대응되는 목적지 프로세서로 직접 전송함으로써, 해당 랙의 스위치를 통과하지 않고 IPC 통신을 수행할 수 있게 된다.
또한, 본 발명에 따르면, ATM 교환기의 스위치가 다운되더라도 동일 랙에 수용된 프로세서간 IPC 통신을 수행할 수 있어 어느 하나의 프로세서에 운용 보존의 기능을 추가하게 되면, 각 프로세서의 상태를 계속적으로 관리할 수 있어 IPC 통신 불통시 스위치의 다운인지, 프로세서의 다운인지를 구별할 수 있게 되며, 이에 따른 신속한 복구를 수행할 수 있게 된다.
이상과 같이, 본 발명은 ATM 교환기에서 프로세서간 IPC 통신시 동일 랙에 수용된 프로세서간의 IPC 통신인 경우에는 IPC 통신용 ATM 셀에 라우팅 태그의 아이들 비트를 '1'로 할당하여 부착함으로써, 동일 랙에 수용된 프로세서간에는 스위치를 통과하지 않고 IPC 통신을 수행할 수 있어, 해당 스위치 측의 부하를 감소시킴과 동시에 자원을 효율적으로 사용할 수 있게 된다.
또한, 본 발명은 ATM 교환기의 스위치가 다운되더라도 동일 랙에 수용된 프로세서간 IPC 통신이 가능하여 프로세서의 상태 관리를 수행할 수 있어 IPC 통신 장애시 신속히 복구할 수 있게 된다.

Claims (3)

  1. IPC 메시지의 소스 및 목적지 어드레스에 따라 VCI값과 VPI값을 할당하여 ATM 셀로 변환하는 과정과; 상기 IPC 메시지의 목적지 프로세서를 수용하고 있는 랙에 따라 라우팅 태그의 아이들 비트를 '0' 또는 '1'로 할당하는 과정과; 상기 라우팅 태그를 ATM 셀에 부착하여 셀 다중화/역다중화부로 전송하는 과정과; 전송된 ATM 셀에 부착된 라우팅 태그의 아이들 비트에 따라 ATM 셀을 목적지 프로세서 또는 스위치로 전송하는 과정을 포함하는 것을 특징으로 하는 에이티엠 교환기에서의 프로세서간 통신 방법.
  2. 제 1항에 있어서,
    상기 라우팅 태그의 아이들 비트를 '0' 또는 '1'로 할당하는 과정은, 상기 IPC 메시지의 목적지 프로세서가 동일 랙에 수용된 프로세서인지, 다른 랙에 수용된 프로세서인지를 확인하는 단계와; 동일 랙에 수용된 프로세서인 경우 상기 라우팅 태그의 아이들 비트를 '1'로 할당하고, 다른 랙에 수용된 프로세서인 경우 상기 라우팅 태그의 아이들 비트를 '0'으로 할당하는 단계를 더 포함하는 것을 특징으로 하는 에이티엠 교환기에서의 프로세서간 통신 방법.
  3. 제 1항에 있어서,
    상기 라우팅 태그의 아이들 비트에 따라 ATM 셀을 목적지 프로세서 또는 스위치로 전송하는 과정은, 상기 ATM 셀에 부착된 라우팅 태그의 아이들 비트가 '1'인지, '0'인지를 확인하는 단계와; 상기 아이들 비트가 '1'인 경우 ATM 셀의 VPI값을 확인하여 대응하는 목적지 프로세서로 전송하고, 상기 아이들 비트가 '0'인 경우 ATM 셀을 스위치로 전송하는 단계를 더 포함하는 것을 특징으로 하는 에이티엠 교환기에서의 프로세서간 통신 방법.
KR1019990028547A 1999-07-14 1999-07-14 에이티엠 교환기에서의 프로세서간 통신 방법 KR100323054B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990028547A KR100323054B1 (ko) 1999-07-14 1999-07-14 에이티엠 교환기에서의 프로세서간 통신 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990028547A KR100323054B1 (ko) 1999-07-14 1999-07-14 에이티엠 교환기에서의 프로세서간 통신 방법

Publications (2)

Publication Number Publication Date
KR20010009930A true KR20010009930A (ko) 2001-02-05
KR100323054B1 KR100323054B1 (ko) 2002-02-09

Family

ID=19601851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990028547A KR100323054B1 (ko) 1999-07-14 1999-07-14 에이티엠 교환기에서의 프로세서간 통신 방법

Country Status (1)

Country Link
KR (1) KR100323054B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054440A (ko) * 2001-12-26 2003-07-02 한국전자통신연구원 셀 다중화/역다중화장치와 다중의 마스터 프로세서간의통신 제어방법
KR100453817B1 (ko) * 2002-06-05 2004-10-20 한국전자통신연구원 고속 라우터 시스템
KR100473803B1 (ko) * 2002-06-05 2005-03-10 한국전자통신연구원 신뢰성 높은 ｉｐｃ 메시지 전송이 가능한 고속 라우터시스템

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970056459A (ko) * 1995-12-29 1997-07-31 김광호 비동기 전송 모드 시스템에서의 프로세서간의 데이타 통신 장치 및 제어방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054440A (ko) * 2001-12-26 2003-07-02 한국전자통신연구원 셀 다중화/역다중화장치와 다중의 마스터 프로세서간의통신 제어방법
KR100453817B1 (ko) * 2002-06-05 2004-10-20 한국전자통신연구원 고속 라우터 시스템
KR100473803B1 (ko) * 2002-06-05 2005-03-10 한국전자통신연구원 신뢰성 높은 ｉｐｃ 메시지 전송이 가능한 고속 라우터시스템

Also Published As

Publication number Publication date
KR100323054B1 (ko) 2002-02-09

Similar Documents

Publication Publication Date Title
US6775706B1 (en) Multi-protocol switching system, line interface and multi-protocol processing device
FI113826B (fi) Ohjatun pääsyn ATM-keskus
US6236655B1 (en) Port and link identification
US6160811A (en) Data packet router
US5504743A (en) Message routing
KR20040095632A (ko) 분산 구조 라우터의 포워딩 테이블 조합 장치 및 방법
US20090262737A1 (en) Communication apparatus, method and switch board for universal switching of multiple services
JP2016501475A (ja) 受動相互接続及び分散型スイッチレススイッチングを行うルータ
JP2016501474A (ja) 分散型スイッチレス相互接続
US9143463B2 (en) Method for performing protocol translation in a network switch
JPH03218142A (ja) パケット交換機
Bohm et al. Fast circuit switching for the next generation of high performance networks
CA2020814C (en) Packet concentrator and packet switching system
US6944156B2 (en) Label request packet transmission method, packet transfer network and method thereof, and packet transfer device
KR100323054B1 (ko) 에이티엠 교환기에서의 프로세서간 통신 방법
JP2015536621A (ja) 受動接続性光学モジュール
US6289019B1 (en) Device and method for switching ATM cells to groups of connections and corresponding input and output terminal functions
KR0152390B1 (ko) 이동통신 시스템에서의 제어국과 기지국간의 다중화된 중계선 경로 구성 및 그 제어방법
US20050068986A1 (en) Universal switching centre, method for executing a switching task, input unit, output unit and connecting unit
US7058062B2 (en) Packet switching system having self-routing switches
KR100260094B1 (ko) 교환기에서의 프로세서간 통신 셀 교환 장치 및방법
KR20000025697A (ko) 사설망 노드 인터페이스 라우팅 기능을 분산시키는 방버버
KR100236957B1 (ko) 액세스 네트워크에서의 멀티캐스팅 채널 설정 방법
US20070076734A1 (en) Allocating resources to logical states
KR100538025B1 (ko) 차세대 이동통신 기지국 시스템의 다중 동작 모드 장치 및그 구성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee