KR20010009603A - GaN Semiconductor Device - Google Patents

GaN Semiconductor Device Download PDF

Info

Publication number
KR20010009603A
KR20010009603A KR1019990028048A KR19990028048A KR20010009603A KR 20010009603 A KR20010009603 A KR 20010009603A KR 1019990028048 A KR1019990028048 A KR 1019990028048A KR 19990028048 A KR19990028048 A KR 19990028048A KR 20010009603 A KR20010009603 A KR 20010009603A
Authority
KR
South Korea
Prior art keywords
layer
type
semiconductor device
temperature
nitride semiconductor
Prior art date
Application number
KR1019990028048A
Other languages
Korean (ko)
Inventor
윤두협
손성진
이영주
조장연
Original Assignee
조장연
주식회사 나리지* 온
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조장연, 주식회사 나리지* 온 filed Critical 조장연
Priority to KR1019990028048A priority Critical patent/KR20010009603A/en
Publication of KR20010009603A publication Critical patent/KR20010009603A/en

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16C—SHAFTS; FLEXIBLE SHAFTS; ELEMENTS OR CRANKSHAFT MECHANISMS; ROTARY BODIES OTHER THAN GEARING ELEMENTS; BEARINGS
    • F16C11/00—Pivots; Pivotal connections
    • F16C11/04—Pivotal connections
    • F16C11/045—Pivotal connections with at least a pair of arms pivoting relatively to at least one other arm, all arms being mounted on one pin
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16C—SHAFTS; FLEXIBLE SHAFTS; ELEMENTS OR CRANKSHAFT MECHANISMS; ROTARY BODIES OTHER THAN GEARING ELEMENTS; BEARINGS
    • F16C11/00—Pivots; Pivotal connections
    • F16C11/04—Pivotal connections
    • F16C11/10—Arrangements for locking
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05D—HINGES OR SUSPENSION DEVICES FOR DOORS, WINDOWS OR WINGS
    • E05D5/00—Construction of single parts, e.g. the parts for attachment
    • E05D5/10—Pins, sockets or sleeves; Removable pins
    • E05D2005/102—Pins
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16C—SHAFTS; FLEXIBLE SHAFTS; ELEMENTS OR CRANKSHAFT MECHANISMS; ROTARY BODIES OTHER THAN GEARING ELEMENTS; BEARINGS
    • F16C2314/00—Personal or domestic articles, e.g. household appliances such as washing machines, dryers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16C—SHAFTS; FLEXIBLE SHAFTS; ELEMENTS OR CRANKSHAFT MECHANISMS; ROTARY BODIES OTHER THAN GEARING ELEMENTS; BEARINGS
    • F16C2370/00—Apparatus relating to physics, e.g. instruments
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16C—SHAFTS; FLEXIBLE SHAFTS; ELEMENTS OR CRANKSHAFT MECHANISMS; ROTARY BODIES OTHER THAN GEARING ELEMENTS; BEARINGS
    • F16C2380/00—Electrical apparatus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1675—Miscellaneous details related to the relative movement between the different enclosures or enclosure parts
    • G06F1/1681—Details related solely to hinges

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A GaN semiconductor device is provided to improve light efficiency and light property, to minimize a crystal defect, and to control In preparation in an active layer. CONSTITUTION: A buffer layer(210) and an n-type contact layer(220) are formed on a substrate(200). On the n-type contact layer(220), an n-type clad layer(230) and an active layer(240) are deposited. A buffer layer(250) is made on the active layer(240). The buffer layer(250) is composed of multi layers formed in different temperatures. A double hetero structure of a p-type clad layer(260) and a p-type contact layer(270) is built on the buffer layer(250). An n-type electrode(280) is built on the n-type contact layer(220), and a p-type electrode(290) is produced on the p-type contact layer(270).

Description

질화물 반도체소자{GaN Semiconductor Device}Nitride Semiconductor Device

본 발명은 질화물 반도체소자에 관한 것으로서, 특히, 결정 성장층 내의 결정결함을 최소화하여 발광효율의 저하를 방지하고, 활성층 내의 조성 변화에 의한 발광 파장의 변화 및 발광 효율의 저하를 방지할 수 있는 질화물 반도체소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride semiconductor device. In particular, a nitride that can prevent a decrease in luminous efficiency by minimizing crystal defects in a crystal growth layer, and prevents a change in emission wavelength and a decrease in luminous efficiency due to a composition change in an active layer. It relates to a semiconductor device.

질화물 반도체소자는 청색 발광다이오드(light emitting diode : 이하, LED라 칭함), 청색 레이저 다이오드(laser diode : 이하, LD라 칭함) 또는 태양전지 등의 재료로써 최근 크게 주목받고 있다.Nitride semiconductor devices have recently attracted much attention as materials such as blue light emitting diodes (hereinafter referred to as LEDs), blue laser diodes (hereinafter referred to as LDs), or solar cells.

그 중 800∼830 ㎚ 영역의 AlGaAs LED 및 LD에 대해 400 ㎚대의 단 파장 청색 LED는 정보 기록밀도를 4배 이상 증가시키는 것을 가능하게 하여 DVD(digital video disc) 시대의 도래를 예고하고 있다.Among them, the short wavelength blue LEDs in the 400 nm range for the AlGaAs LEDs and LDs in the 800 to 830 nm region enable the information recording density to be increased by four times or more, thus foretelling the arrival of the digital video disc (DVD) era.

특히, 청색 LED의 개발로 인해 적색 및 녹색과 더불어 빛의 삼원색이 달성되어 모든 자연색의 구현이 용이하게 된다.In particular, the development of a blue LED achieves the three primary colors of light together with red and green to facilitate the implementation of all natural colors.

도 1은 종래 기술에 의한 질화물 반도체소자를 도시한 단면도이고, 도 2는 종래 기술에 의한 질화물 반도체소자 제조 공정을 시간과 온도 관계로 도시한 개략도이다.1 is a cross-sectional view illustrating a nitride semiconductor device according to the prior art, and FIG. 2 is a schematic view showing a nitride semiconductor device manufacturing process according to the prior art in a time and temperature relationship.

종래의 질화물 반도체소자는 도 1과 같이 기판(100)과, 상기 기판(100) 상에 순차적으로 형성된 버퍼층(buffer layer)(110) 및 n형 접촉층(120)과, 상기 n형 접촉층(120) 상의 소정 부분에 형성된 n형 클래드층(clad layer)(130)과, 상기 n형 클래드층(130) 상에 순차적으로 형성된 활성층(140), p형 클래드층(150) 및 p형 접촉층(160)으로 구성되는 더블 헤테로 구조(double hetero structure)를 가지며, 상기 n형 클래드층(130)이 형성되지 않은 n형 접촉층(120) 상의 소정 부분 및 상기 p형 접촉층(160) 상의 소정 부분에 각각 형성된 n형 및 p형 전극(170)(180)을 포함하여 이루어진다.In the conventional nitride semiconductor device, as shown in FIG. 1, the substrate 100, the buffer layer 110 and the n-type contact layer 120 sequentially formed on the substrate 100, and the n-type contact layer ( An n-type clad layer 130 formed on a predetermined portion on the 120, and an active layer 140, a p-type clad layer 150, and a p-type contact layer sequentially formed on the n-type clad layer 130. A predetermined portion on the n-type contact layer 120 and a predetermined portion on the p-type contact layer 160 having a double hetero structure composed of 160 and the n-type cladding layer 130 is not formed. And n-type and p-type electrodes 170 and 180 formed in portions, respectively.

이후에 도시하지 않았지만 각각의 전극에 와이어 본딩하여 열 방출용 히트-신크(Heat-sink)를 접촉시켜, 상기 전극 부분에 전류를 흘려줌으로써 구동되는 질화물 반도체소자 칩을 제작한다.Although not shown in the drawings, a nitride semiconductor device chip driven by flowing a current through the electrode portion by contacting a heat-sink for heat dissipation by wire bonding to each electrode is manufactured.

상기에서 기판으로는 사파이어, GaN, SiC, ZnO, GaAs 또는 Si 등이, 상기 버퍼층으로는 GaN, AlN, AlGaN 또는 InGaN 등이 이용되나, 일반적으로는 사파이어 절연 기판 상에 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition : 이하, MOCVD라 칭함) 방법을 이용한 GaN를 증착하여 형성한 버퍼층을 이용한다.As the substrate, sapphire, GaN, SiC, ZnO, GaAs, or Si may be used, and as the buffer layer, GaN, AlN, AlGaN, or InGaN may be used, but in general, organometallic chemical vapor deposition on a sapphire insulating substrate (Metal Organic Chemical Vapor Deposition: Hereinafter, a buffer layer formed by depositing GaN using a MOCVD method is used.

그리고, 상기 n형 및 p형 접촉층으로는 각각 n형 및 p형 도핑에 의한 GaN를, 상기 n형 및 p형 클래드층은 각각 n형 및 p형 도핑에 의한 AlGaN를, 상기 n형 전극으로는 Ti/Al을, p형 전극으로는 Ni/Au를 이용하여 형성하고, 상기에서 p형층을 형성하기 위해 주로 Mg를 도핑한다.The n-type and p-type contact layers are GaN by n-type and p-type doping, respectively, and the n-type and p-type cladding layers are AlGaN by n-type and p-type doping, respectively. Is formed by using Ti / Al, and Ni / Au as the p-type electrode, and is mainly doped with Mg to form the p-type layer.

일반적으로 상술한 구조를 갖는 종래의 질화물 반도체소자는 몇 가지 문제점이 있다.In general, the conventional nitride semiconductor device having the above-described structure has some problems.

첫째로, 질화물 반도체소자는 격자구조가 다른 사파이어 기판 상에 p-n 접합 질화물 반도체 박막을 성장시키기 때문에 기판과 상층부 결정 성장층 사이에 격자부정합(lattice mismatch)이 존재하여 결정 성장된 막질 속에 다량의 결정 결함(dislocation)을 가짐으로 양질의 결정 성장층을 얻기 어렵다.First, since a nitride semiconductor device grows a pn junction nitride semiconductor thin film on a sapphire substrate having a different lattice structure, a lattice mismatch exists between the substrate and the upper crystal growth layer, resulting in a large amount of crystal defects in the crystal grown film. (dislocation), it is difficult to obtain a good crystal growth layer.

둘째로, 결정 성장된 박막의 격자 결함에 의해 자연적으로 n형의 특성을 보이며 p형 접촉층을 형성하기 위한 Mg 도핑 시에 Mg가 암모니아(NH3) 가스의 H와 결합되어 전기적으로 절연특성을 보이는 Mg-H 결합체를 형성한다. 따라서, 고농도의 p형 GaN를 얻는 것이 어렵다.Second, due to the lattice defects of the crystal-grown thin film, it naturally shows n-type characteristics, and when Mg doping to form a p-type contact layer, Mg is combined with H of ammonia (NH 3 ) gas to provide electrical insulation properties. Form the visible Mg-H conjugate. Therefore, it is difficult to obtain a high concentration of p-type GaN.

셋째로, GaN 발광소자에 전류를 유입시키기 위한 n형 및 p형 전극을 형성함에 있어서, GaN 표면과 전극 사이의 밴드갭 오프셋 때문에 대부분의 구동전압이 이곳을 통과하는데 소비된다. 그런 관계로 소자의 구동전압이 매우 크다는 문제가 있다.Third, in forming n-type and p-type electrodes for introducing current into the GaN light emitting device, most of the driving voltage is consumed to pass through because of the band gap offset between the GaN surface and the electrode. Therefore, there is a problem that the driving voltage of the device is very large.

이중 GaN 표면과 금속전극 사이의 경계면 통과에 소비되는 전압을 최소화하기 위한 p형 오믹 콘택 연구는 발광소자의 구동전압을 낮추기 위해 활발히 진행되고 있으나 아직 상용화 가능 수준의 전극 재료는 나오지 않고 있는 단계이다.The p-type ohmic contact research for minimizing the voltage consumed to pass the interface between the GaN surface and the metal electrode has been actively conducted to reduce the driving voltage of the light emitting device, but the electrode material of the commercially available level is not yet available.

상술한 종래 기술에 따른 질화물 반도체소자의 문제점 중에서 첫 번째로 기술한 문제점을 상세히 설명하면 격자구조가 다른 절연성의 사파이어 기판 상에 p-n 접합 반도체 다층 박막을 결정 성장시키는 관계로 사파이어 기판과 상층부 결정 성장층 사이에 격자부정합이 존재하여, 결정 성장된 막질 속에 다량의 결정결함을 가짐으로 양질의 결정 성장층을 얻는 것이 매우 어려운 문제가 있다.The first problem described in the above-described problems of the nitride semiconductor device according to the related art will be described in detail. The sapphire substrate and the upper layer crystal growth layer are grown in a relation that the pn-junction semiconductor multilayer thin film is grown on an insulating sapphire substrate having a different lattice structure. Since there is a lattice mismatch therebetween, it is very difficult to obtain a good crystal growth layer by having a large amount of crystal defects in the crystal grown film quality.

도 2는 상술한 종래 기술에 따른 질화물 반도체소자의 제조 공정을 시간과 온도의 관계로 도시한 개략도로서, 1000 ∼ 1100 ℃의 온도에서 기판을 어닐링하는 공정(A)과, 450 ∼ 550 ℃의 온도에서 상기 기판 상에 버퍼층을 형성하는 공정(B)과, 1000 ∼ 1200 ℃의 온도에서 상기 버퍼층 상에 n형 결정 성장층을 형성하는 공정(C)과, 700 ∼ 900 ℃의 온도에서 상기 n형 결정 성장층 상에 InGaN를 증착하여 활성층을 형성하는 공정(D)과, 1000 ∼ 1200 ℃의 온도에서 상기 활성층 상에 p형 결정 성장층을 형성하는 공정(E)과, 상온으로 냉각시키는 공정(F)을 구비하여 더블 헤테로 구조를 갖는 질화물 반도체소자를 형성한다.FIG. 2 is a schematic diagram showing a manufacturing process of a nitride semiconductor device according to the related art in a relationship between time and temperature, the process (A) of annealing a substrate at a temperature of 1000 to 1100 ° C., and a temperature of 450 to 550 ° C. Forming a buffer layer on the substrate at (B), forming a n-type crystal growth layer on the buffer layer at a temperature of 1000 to 1200 ° C, and n-type at a temperature of 700 to 900 ° C. Depositing InGaN on the crystal growth layer to form an active layer (D), forming a p-type crystal growth layer on the active layer at a temperature of 1000 to 1200 ° C, and cooling to room temperature ( F) to form a nitride semiconductor device having a double heterostructure.

따라서, 상기 활성층 내의 저융점 In이 상기 활성층 상에 형성되는 p형 결정 성장층의 형성 시에 증발하여 In 조성이 변화하여 발광 파장의 변화 및 발광 효율을 저하시키는 문제가 있다.Therefore, the low melting point In in the active layer is evaporated at the time of formation of the p-type crystal growth layer formed on the active layer, thereby changing the composition of In, thereby reducing the change in emission wavelength and emission efficiency.

따라서, 본 발명의 목적은 활성층의 In 조성을 제어하고, 결정 성장된 막질 속의 결정결함을 최소화하고, 구동 전압을 낮추어 발광효율 및 발광특성을 개선할 수 있는 질화물 반도체소자를 제공함에 있다.Accordingly, an object of the present invention is to provide a nitride semiconductor device capable of controlling the In composition of the active layer, minimizing the crystal defects in the crystal grown film quality, and improving the luminous efficiency and luminous properties by lowering the driving voltage.

상기 목적을 달성하기 위한 본 발명에 따른 질화물 반도체소자는 기판 상에 순차적으로 n형 접촉층, n형 클래드층, 활성층, p형 클래드층 및 p형 접촉층이 적층 결정 성장된 구조를 갖는 질화물 반도체소자에 있어서, 상기 활성층과 p형 클래드층 사이에 저온 결정 성장 온도에서부터 고온 결정 성장 온도까지의 온도 경사를 갖는 버퍼층이 추가로 형성된다.A nitride semiconductor device according to the present invention for achieving the above object is a nitride semiconductor having a structure in which an n-type contact layer, an n-type cladding layer, an active layer, a p-type cladding layer and a p-type contact layer are sequentially stacked crystal growth on the substrate In the device, a buffer layer having a temperature gradient from the low temperature crystal growth temperature to the high temperature crystal growth temperature is further formed between the active layer and the p-type cladding layer.

도 1은 종래 기술에 따른 질화물 반도체소자를 도시하는 단면도.1 is a cross-sectional view showing a nitride semiconductor device according to the prior art.

도 2는 종래 기술에 따른 질화물 반도체소자 제조 공정을 시간과 온도관계로 도시한 개략도.Figure 2 is a schematic diagram showing a process of manufacturing a nitride semiconductor device according to the prior art in a time and temperature relationship.

도 3은 본 발명의 실시 예에 따른 질화물 반도체소자를 도시하는 단면도.3 is a cross-sectional view showing a nitride semiconductor device according to an embodiment of the present invention.

도 4는 본 발명의 실시 예에 따른 질화물 반도체소자 제조 공정을 시간과 온도관계로 도시한 개략도.4 is a schematic diagram illustrating a process of manufacturing a nitride semiconductor device according to an embodiment of the present invention in a time and temperature relationship.

〈도면의 주요 부분에 대한 부호의 상세한 설명〉<Detailed description of the reference numerals of the main parts of the drawings>

200 : 기판 210 : 제 1 버퍼층200 substrate 210 first buffer layer

220 : n형 접촉층 230 : n형 클래드층220: n type contact layer 230: n type clad layer

240 : 활성층 250 : 온도 경사진 버퍼층240: active layer 250: temperature inclined buffer layer

260 : p형 클래드층 270 : p형 접촉층260 p-type cladding layer 270 p-type contact layer

280 : n형 전극 290 : p형 전극280 n-type electrode 290 p-type electrode

이하, 첨부된 도면을 참고하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 3은 본 발명의 실시 예에 따른 질화물 반도체소자를 도시한 단면도이고, 도 4는 본 발명의 실시 예에 따른 질화물 반도체소자의 온도와 시간에 관계된 개략도이다.3 is a cross-sectional view illustrating a nitride semiconductor device according to an embodiment of the present invention, and FIG. 4 is a schematic diagram relating to temperature and time of the nitride semiconductor device according to an embodiment of the present invention.

본 발명은 도 3과 같이 기판(200)과, 상기 기판(200) 상에 순차적으로 형성된 버퍼층(buffer layer)(210) 및 n형 접촉층(220)과, 상기 n형 접촉층(220) 상의 소정 부분에 순차적으로 형성된 n형 클래드층(clad layer)(230) 및 활성층(240)과, 상기 활성층(240) 상에 저온에서부터 고온까지 순차적으로 형성된 다수 층의 온도 경사진 버퍼층(250), p형 클래드층(260) 및 p형 접촉층(270)으로 이루어진 더블 헤테로 구조를 가지며, 상기 n형 클래드층(230)이 형성되지 않은 n형 접촉층(220) 상의 소정 부분 및 상기 p형 접촉층(270) 상의 소정 부분에 각각 형성된 n형 및 p형 전극(280)(290)을 포함하여 이루어진다.3, the buffer layer 210 and the n-type contact layer 220 sequentially formed on the substrate 200, the n-type contact layer 220, and the like, as shown in FIG. 3. N-type clad layer 230 and the active layer 240 sequentially formed in a predetermined portion, and a plurality of layers of the temperature inclined buffer layer 250 sequentially formed from the low temperature to the high temperature on the active layer 240, p The p-type contact layer and the predetermined portion on the n-type contact layer 220 having a double heterostructure composed of the type cladding layer 260 and the p-type contact layer 270 and the n-type cladding layer 230 is not formed. And n-type and p-type electrodes 280 and 290 formed at predetermined portions on the 270, respectively.

이후에 도시하지 않았지만 각각의 전극에 와이어 본딩하여 열 방출용 히트-신크(Heat-sink)를 접촉시켜, 상기 전극 부분에 전류를 흘려줌으로써 구동되는 질화물 반도체소자 칩을 제작한다.Although not shown in the drawings, a nitride semiconductor device chip driven by flowing a current through the electrode portion by contacting a heat-sink for heat dissipation by wire bonding to each electrode is manufactured.

상기에서 기판으로는 사파이어, GaN, SiC, ZnO, GaAs 또는 Si 등이, 상기 제 1 버퍼층으로는 GaN, AlN, AlGaN 또는 InGaN 등이 이용되나 일반적으로는 사파이어 절연 기판 상에 MOCVD 방법을 이용한 GaN를 증착하여 형성한 버퍼층을 이용한다.Sapphire, GaN, SiC, ZnO, GaAs, or Si is used as the substrate, and GaN, AlN, AlGaN, or InGaN is used as the first buffer layer, but GaN using MOCVD is generally used on the sapphire insulating substrate. The buffer layer formed by vapor deposition is used.

그리고, 상기 n형 및 p형 접촉층으로는 각각 n형 및 p형 도핑에 의한 GaN를, 상기 n형 및 p형 클래드층은 각각 n형 및 p형 도핑에 의한 AlGaN를, 상기 n형 전극으로는 Ti/Al을, p형 전극으로는 Ni/Au를 이용하여 형성하고, 상기에서 p형층을 형성하기 위해 주로 Mg를 도핑한다.The n-type and p-type contact layers are GaN by n-type and p-type doping, respectively, and the n-type and p-type cladding layers are AlGaN by n-type and p-type doping, respectively. Is formed by using Ti / Al, and Ni / Au as the p-type electrode, and is mainly doped with Mg to form the p-type layer.

도 4는 상기 구조의 본 발명의 실시 예에 따른 질화물 반도체소자의 제조 공정을 시간과 온도의 관계로 도시하는 개략도로서, 기판을 1000 ∼ 1100 ℃의 온도에서 어닐링하는 공정(A')과, 450 ∼ 550 ℃의 온도에서 어닐링 후 온도를 내려 기판 상에 제 1 버퍼층을 형성하는 공정(B')과, 1000 ∼ 1200 ℃의 온도에서 상기 제 1 버퍼층 상에 n형 결정 성장층을 형성하는 공정(C')과, 700 ∼ 900 ℃의 온도에서 상기 n형 결정 성장층 상에 InGaN를 증착하여 활성층을 형성하는 공정(D')과, 상기 활성층의 In 조성 변화 및 이후의 결정 성장층과의 격자 부정합을 완화시켜 이후의 p형 결정 성장층의 p 도핑 농도를 향상시킬 수 있게 상기 활성층 상에 700 ∼ 1100 ℃ 사이의 온도에서 단계적으로 성장온도가 높아지는 다수층의 온도 경사진 버퍼층을 형성하는 공정(E')과, 1000 ∼ 1200 ℃의 온도에서 상기 온도 경사진 버퍼층 상에 p형 결정 성장층을 형성하는 공정(F')과, 상온으로 냉각시키는 공정(G')을 구비하여 이루어지는 더블 헤테로 구조의 질화물 반도체소자를 형성한다.4 is a schematic diagram showing the manufacturing process of the nitride semiconductor device according to the embodiment of the present invention having the above structure in terms of time and temperature, and annealing the substrate at a temperature of 1000 to 1100 ° C., and 450 A step (B ') of forming a first buffer layer on a substrate by lowering the temperature after annealing at a temperature of ˜550 ° C., and forming an n-type crystal growth layer on the first buffer layer at a temperature of 1000 to 1200 ° C. ( C '), a step (D') of forming an active layer by depositing InGaN on the n-type crystal growth layer at a temperature of 700 to 900 ° C, a lattice of In composition of the active layer and subsequent crystal growth layer Forming a plurality of temperature inclined buffer layers in which the growth temperature is gradually increased at a temperature between 700 and 1100 ° C. on the active layer so as to alleviate mismatches to improve a subsequent p-doped concentration of the p-type crystal growth layer ( E ') and 1000 to 1200 ° C A double-heteronitride semiconductor device is formed by forming a p-type crystal growth layer (F ') on a temperature gradient buffer layer at a temperature and a step (G') cooling to room temperature.

상술한 바와 같은 본 발명에 따른 질화물 반도체소자에서 상기 다수의 온도 경사진 버퍼층은 GaN 또는 AlGaN로 형성하며, 활성층 상에 고온 공정으로 진행되는 p형 클래드층 및 p형 접촉층의 형성으로 인한 활성층 내의 저융점의 In증발을 방지하기 위해 p형 결정 성장층의 형성보다 낮은 온도, 즉, 700 ℃에서부터 단계적으로 온도를 상승시켜 p형 클래드층을 형성하는 온도보다는 낮은 1100 ℃까지 온도가 단계적으로 경사진 다수의 버퍼층을 형성하여 활성층의 조성 및 p형 클래드층 및 p형 접촉층 내의 격자 결함을 방지한다.In the nitride semiconductor device according to the present invention as described above, the plurality of temperature-sloped buffer layers are formed of GaN or AlGaN, and are formed in the active layer due to the formation of the p-type cladding layer and the p-type contact layer which are performed by the high temperature process on the active layer. To prevent low evaporation of In evaporation, the temperature is gradually inclined at a temperature lower than the formation of the p-type crystal growth layer, that is, from 700 ° C. to 1100 ° C. lower than the temperature at which the p-type cladding layer is formed. Multiple buffer layers are formed to prevent the composition of the active layer and lattice defects in the p-type cladding layer and the p-type contact layer.

따라서, 본 발명에 따른 질화물 반도체소자는 활성층과 p형층 사이에 온도 경사진 버퍼층을 형성하므로써, 활성층의 In 성분 조절이 가능하고 결정 성장층 간의 격자 부정합을 완화시켜, 발광소자의 발광 특성 개선 및 발광효율을 증대시킬 수 있는 이점이 있다.Accordingly, the nitride semiconductor device according to the present invention forms a buffer layer having a temperature gradient between the active layer and the p-type layer, thereby controlling the In component of the active layer and mitigating lattice mismatch between the crystal growth layers, thereby improving light emission characteristics and emitting light. There is an advantage that can increase the efficiency.

Claims (3)

기판 상에 순차적으로 n형 접촉층, n형 클래드층, 활성층, p형 클래드층 및 p형 접촉층이 적층 결정 성장된 구조를 갖는 더블 헤테로 구조의 질화물 반도체소자에 있어서,In a double hetero-nitride semiconductor device having a structure in which an n-type contact layer, an n-type cladding layer, an active layer, a p-type cladding layer, and a p-type contact layer are sequentially stacked crystal-grown on a substrate, 상기 활성층과 p형 클래드층 사이에 온도 경사진 버퍼층이 추가로 형성된 것을 특징으로 하는 더블 헤테로 구조의 질화물 반도체소자.A nitride semiconductor device having a double heterostructure, characterized in that the buffer layer further inclined temperature is formed between the active layer and the p-type cladding layer. 청구항 1에 있어서 상기 버퍼층을 700 ∼ 1100 ℃ 사이의 영역에서 온도가 경사진 것을 특징으로 하는 질화물 반도체소자.The nitride semiconductor device according to claim 1, wherein the temperature of the buffer layer is inclined in a region between 700 and 1100 ° C. 청구항 1에 있어서 상기 온도 경사진 버퍼층이 GaN 또는 AlGaN인 것을 특징으로 하는 질화물 반도체소자.The nitride semiconductor device according to claim 1, wherein the temperature inclined buffer layer is GaN or AlGaN.
KR1019990028048A 1999-07-12 1999-07-12 GaN Semiconductor Device KR20010009603A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990028048A KR20010009603A (en) 1999-07-12 1999-07-12 GaN Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990028048A KR20010009603A (en) 1999-07-12 1999-07-12 GaN Semiconductor Device

Publications (1)

Publication Number Publication Date
KR20010009603A true KR20010009603A (en) 2001-02-05

Family

ID=19601101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990028048A KR20010009603A (en) 1999-07-12 1999-07-12 GaN Semiconductor Device

Country Status (1)

Country Link
KR (1) KR20010009603A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100628200B1 (en) * 2000-02-03 2006-09-27 엘지전자 주식회사 nitride light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100628200B1 (en) * 2000-02-03 2006-09-27 엘지전자 주식회사 nitride light emitting device

Similar Documents

Publication Publication Date Title
US7459326B2 (en) Method for producing and epitaxial substrate for compound semiconductor light-emitting device
US20070122994A1 (en) Nitride semiconductor light emitting element
JP2006510234A (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2008205514A (en) Iii-v nitride semiconductor device
JP2006510234A5 (en)
KR100615122B1 (en) Semiconductor light emitting device
JP2000150959A (en) Gallium nitride compound semiconductor light emitting element
JP3504976B2 (en) Semiconductor light emitting device
KR20010008570A (en) GaN Semiconductor Device of Quantum Well structure
JP2004096077A (en) Epitaxial wafer for compound semiconductor light-emitting element, method of manufacturing the same, and light-emitting element
KR20010009603A (en) GaN Semiconductor Device
KR100339518B1 (en) GaN Semiconductor White Light Emitting Device
KR101172059B1 (en) Nitride compound semiconductor LED and fabricating method thereof
KR20010002626A (en) Gan semiconductor device of double hetero structure
JPH11243228A (en) Semiconductor element and method for manufacturing the same
JP2950316B2 (en) Gallium nitride based compound semiconductor light emitting device and method of manufacturing the same
KR20000074447A (en) GaN Semiconductor Light Emitting Device
JP3978581B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR100318290B1 (en) Fabrication of GaN Semiconductor Light Emitting Device
KR20010017249A (en) Gan semiconductor device
KR100337197B1 (en) III-Nitride Semiconductor White Light Emitting Device
KR20010002265A (en) p-type Ohmic contact of GaN Semiconductor Device
KR20010001123A (en) Fabrication of GaN Semiconductor Light Emitting Device
KR100489039B1 (en) Fabrication method for GaN semiconductor LED
KR101414654B1 (en) Nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application