KR20010005090A - Power supply device for suppling different power corresponding to operation mode - Google Patents

Power supply device for suppling different power corresponding to operation mode Download PDF

Info

Publication number
KR20010005090A
KR20010005090A KR1019990025884A KR19990025884A KR20010005090A KR 20010005090 A KR20010005090 A KR 20010005090A KR 1019990025884 A KR1019990025884 A KR 1019990025884A KR 19990025884 A KR19990025884 A KR 19990025884A KR 20010005090 A KR20010005090 A KR 20010005090A
Authority
KR
South Korea
Prior art keywords
block
power
supply
supply power
internal
Prior art date
Application number
KR1019990025884A
Other languages
Korean (ko)
Other versions
KR100582380B1 (en
Inventor
이재진
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025884A priority Critical patent/KR100582380B1/en
Publication of KR20010005090A publication Critical patent/KR20010005090A/en
Application granted granted Critical
Publication of KR100582380B1 publication Critical patent/KR100582380B1/en

Links

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B15/00—Identifying, scaring or incapacitating burglars, thieves or intruders, e.g. by explosives
    • G08B15/001—Concealed systems, e.g. disguised alarm systems to make covert systems
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00—Burglar, theft or intruder alarms
    • G08B13/18—Actuation by interference with heat, light, or radiation of shorter wavelength; Actuation by intruding sources of heat, light, or radiation of shorter wavelength
    • G08B13/189—Actuation by interference with heat, light, or radiation of shorter wavelength; Actuation by intruding sources of heat, light, or radiation of shorter wavelength using passive radiation detection systems
    • G08B13/19—Actuation by interference with heat, light, or radiation of shorter wavelength; Actuation by intruding sources of heat, light, or radiation of shorter wavelength using passive radiation detection systems using infrared-radiation detection systems
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B7/00—Signalling systems according to more than one of groups G08B3/00 - G08B6/00; Personal calling systems according to more than one of groups G08B3/00 - G08B6/00
    • G08B7/06—Signalling systems according to more than one of groups G08B3/00 - G08B6/00; Personal calling systems according to more than one of groups G08B3/00 - G08B6/00 using electric transmission, e.g. involving audible and visible signalling through the use of sound and light sources

Abstract

PURPOSE: A power supplier is provided to increase an operation speed by supplying a high supply voltage in a block which an active mode regarding an operation is performed, and to minimize a leakage current generated when waiting for by supplying a low supply voltage in a block which a stand-by mode regardless of the operation is performed. CONSTITUTION: A power supplier for selectively supplying a power for a plurality of blocks(210,250) according to an operation mode includes a block selection portion(220) and a block power supply portion(230). The block selection portion generates a block selection signal enabled when the block(220) becomes active according to an external input address. The block power supply portion receives a first internal supply voltage or a second internal supply voltage lower than the first internal supply voltage and applies the first internal supply voltage or the second internal supply voltage for a supply voltage line(V_bl1) of the block in response to the block selection signal. At an active mode the first internal supply voltage is applied to the supply voltage line and at a stand-by mode the second internal supply voltage is applied to the supply voltage line.

Description

동작모드에 따라 선별적으로 파워를 공급하는 파워공급장치{Power supply device for suppling different power corresponding to operation mode}Power supply for selectively supplying power according to the operation mode {Power supply device for suppling different power corresponding to operation mode}

본 발명은 반도체집적회로에 관한 것으로서, 특히 누설전류는 줄이고 동작속도는 유지하기 위하여 동작 모드에 따라 선별적으로 파워를 공급하는 파워 공급 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit, and more particularly, to a power supply device that selectively supplies power according to an operation mode to reduce leakage current and maintain operation speed.

일반적으로, 칩이 고집적화 되면서 작아지는 트랜지스터의 사이즈(size)에 의해서 발생하는 신뢰성의 문제를 해결하고, 아울러 성능의 향상을 위하여 전원전위와 문턱전위가 낮아진다. 한편, 문턱전위가 낮아지는 것은 동작하는 트랜지스터의 누설전류가 급격히 증가하는 효과를 가져오게 되어 반도체 소자의 대기시 전류소모가 증가하게 된다.In general, the power supply potential and the threshold potential are lowered in order to solve the problem of reliability caused by the size of the transistor which becomes smaller as the chip becomes more integrated, and to improve the performance. On the other hand, lowering the threshold potential has an effect of rapidly increasing the leakage current of the operating transistor, the current consumption during the standby of the semiconductor device increases.

누설 전류를 줄이기 위하여 전원전위가 낮은 상태에서 문턱전위를 높게 사용하는 경우는 반도체 소자의 동작속도의 저하를 가져와 동작속도가 지연되고, 동작속도를 높이기 위해서 문턱전위를 낮추는 경우에는 누설전류가 많아진다.When the threshold potential is used high in the state of low power supply potential to reduce the leakage current, the operation speed of the semiconductor device is lowered and the operation speed is delayed. When the threshold potential is lowered to increase the operation speed, the leakage current increases. .

반도체 소자의 대기시에 소모하는 전류의 대부분은 누설전류에 기인하는데, 이러한 누설전류는 트랜지스터가 턴-오프상태에서 채널로 흐르는 누설전류와 트랜지스터를 구성하는 정션으로 흐르는 누설전류가 대부분이며 이러한 누설전류는 문턱전위와 관련이 되고 또한 트랜지스터의 사이즈와도 관련되고 전원전위가 높은가 와도 관련이 있다.Most of the current consumed during the standby of the semiconductor device is due to leakage current. The leakage current is the leakage current flowing through the channel when the transistor is turned off and the leakage current flowing through the junction constituting the transistor. Is related to the threshold potential and also to the size of the transistor and to whether the power supply potential is high.

일반적으로, 문턱전위가 낮거나, 트랜지스터의 사이즈가 작거나, 전원전위가 높은 경우에 누설 전류가 많다.In general, when the threshold potential is low, the transistor size is small, or the power supply potential is high, the leakage current is large.

한편, 반도체 소자, 특별히 메모리 소자는 어드레스로 구별 가능한 몇개의 블록으로 구분 가능한 데 동작시에 반도체 메모리 소자의 전체 영역이 모두 동작하는 것이 아니라, 어드레스에 의하여 선택되는 일부 영역의 회로만이 동작에 관여하게 된다.On the other hand, a semiconductor device, in particular a memory device, can be divided into several blocks which can be distinguished by an address. In operation, not all regions of the semiconductor memory device operate, but only a circuit of a partial region selected by an address is involved in the operation. Done.

도1은 종래의 파워 공급 방법을 보여주는 도면이다.1 is a view showing a conventional power supply method.

도1을 참조하면, 종래에는 다수의 블럭(11, 12, 13)에 동일한 공급전원(Vcc)을 인가하여 선택된 블럭이나 선택되지 않은 블록이나 동일한 전원에 의해 동작이 수행된다.Referring to FIG. 1, conventionally, the same supply power source (Vcc) is applied to a plurality of blocks (11, 12, 13) and the operation is performed by a selected block, an unselected block, or the same power source.

그러나, 동일한 전원전압으로 모든 블럭을 동작시키는 경우에는 누설 전류의 문제점과 동작속도를 동시에 만족시킬 수는 없다.However, when all the blocks are operated with the same power supply voltage, the problem of leakage current and operation speed cannot be satisfied at the same time.

본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 동작에 관여하는 액티브모드가 수행되는 블럭에서는 높은 전원전위를 공급하여 동작속도를 빠르게하고, 동작에 관여하지 않는 스탠바이모드가 수행되는 블럭에서는 낮은 전원전위를 공급하여 대기시에 발생하는 누설 전류를 최소화한 파워공급장치를 제공하는데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, in the block in which the active mode involved in the operation is performed to supply a high power potential to speed up the operation speed, the standby mode is not involved in the operation is performed The purpose of the block is to provide a power supply with a low power supply potential to minimize leakage current generated during standby.

도1은 종래의 파워 공급 방법을 보여주는 도면.1 is a view showing a conventional power supply method.

도2는 본 발명의 일실시예에 따른 파워공급장치를 보여주는 도면.Figure 2 shows a power supply according to an embodiment of the present invention.

도3은 본 발명의 다른 실시예에 따른 파워공급장치를 보여주는 도면.Figure 3 shows a power supply according to another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

210 : 제1블럭 250 : 제2블럭210: first block 250: second block

220 : 제1블럭선택부 260 : 제2블럭선택부220: first block selector 260: second block selector

230 : 제1블럭파워공급부 270 : 제2블럭파워공급부230: first block power supply unit 270: second block power supply unit

상기 목적을 달성하기 위한 본 발명은 동작 모드에 따라 다수의 블럭에 선별적으로 파워를 공급하는 파워공급장치에 있어서, 외부 입력어드레스에 따라 상기 블럭이 액티브되면 인에이블되는 블럭셀렉션신호를 생성하는 블럭선택부; 및 외부에서 제1내부공급전원 또는 상기 제1내부공급전원에 비해 상대적으로 전위가 낮은 제2내부공급전원을 입력받아, 상기 블럭셀렉션신호에 응답하여 상기 블럭의 공급전원라인으로 상기 제1내부공급전원 또는 상기 제2내부공급전원을 인가하는 블럭파워공급부를 구비하고, 액티브모드에서는 상기 제1내부공급전원을 스탠바이모드에서는 상기 제2내부공급전원을 상기 공급전원라인으로 공급한다.In accordance with an aspect of the present invention, there is provided a power supply for selectively supplying power to a plurality of blocks according to an operation mode, the block generating a block selection signal enabled when the block is activated according to an external input address. A selection unit; And externally receiving a first internal supply power supply or a second internal supply power supply having a relatively lower potential than the first internal supply power supply, and supplying the first internal supply power supply line to the supply power supply line of the block in response to the block selection signal. And a block power supply for applying power or the second internal supply power, wherein the first internal supply power is supplied to the supply power line in the standby mode in the standby mode.

또한, 본 발명은 동작 모드에 따라 다수의 블럭에 선별적으로 파워를 공급하는 파워공급장치에 있어서, 외부 입력어드레스에 따라 상기 블럭이 액티브되면 인에이블되는 블럭셀렉션신호를 생성하는 블럭선택부; 및 외부에서 공급된 내부공급전원을 입력받아 상기 내부공급전원보다 트랜지스터의 문턱전위만큼 낮은 2차내부공급전원을 생성하며, 상기 블럭셀렉션신호에 응답하여 상기 블럭의 공급전원라인으로 상기 내부공급전원 또는 상기 2차내부공급전원을 인가하는 블럭파워공급부를 구비하고, 액티브모드에서는 상기 내부공급전원을 스탠바이모드에서는 상기 2차내부공급전원을 상기 공급전원라인으로 공급한다.The present invention also provides a power supply for selectively supplying power to a plurality of blocks in accordance with an operation mode, the power supply apparatus comprising: a block selection unit for generating a block selection signal enabled when the block is activated according to an external input address; And receiving a second internal supply power supplied from the outside to generate a second internal supply power which is lower than a threshold potential of the transistor than the internal supply power, and in response to the block selection signal, the internal supply power or the supply power line of the block. And a block power supply for applying the secondary internal supply power, and supplying the internal supply power to the supply power line in the standby mode in the active mode.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도2는 본 발명의 일실시예에 따른 파워공급장치를 보여주는 도면이다.2 is a view showing a power supply apparatus according to an embodiment of the present invention.

도2를 참조하면, 파워공급장치는 외부 입력어드레스에 따라 선택되는 제1블럭(210)과 제2블럭(250)에 제1내부공급전원(Vint1) 또는 제2내부공급전원(Vint2)을 선별적으로 공급하기 위하여, 상기 제1블럭(210)의 파워공급을 제어하는 제1블럭셀렉션신호(bs1)을 생성하는 제1블럭선택부(220)와, 상기 제1블럭셀렉션신호(bs1)에 응답하여 상기 제1블럭(210)의 제1공급전원라인(V_bl1)에 상기 제1내부공급전원 또는 상기 제2내부공급전원을 공급하는 제1블럭파워공급부 (230)와, 상기 제2블럭(250)의 파워공급을 제어하는 제2블럭셀렉션신호(bs2)를 생성하는 제2블럭선택부(260)와, 상기 제2블럭셀렉션신호(bs2)에 응답하여 상기 제2블럭(250)의 제2공급전원라인(V_bl2)에 상기 제1내부공급전원 또는 상기 제2내부공급전원을 공급하는 제2블럭파워공급부(270)를 포함하여 이루어진다.Referring to FIG. 2, the power supply device selects a first internal supply power Vint1 or a second internal supply power Vint2 from a first block 210 and a second block 250 selected according to an external input address. In order to supply, the first block selector 220 generates a first block selection signal bs1 for controlling the power supply of the first block 210 and the first block selection signal bs1. In response, a first block power supply unit 230 for supplying the first internal supply power or the second internal supply power to the first supply power line V_bl1 of the first block 210 and the second block ( A second block selection unit 260 for generating a second block selection signal bs2 for controlling the power supply of 250 and a second block selection signal bs2 in response to the second block selection signal bs2; And a second block power supply unit 270 for supplying the first internal supply power or the second internal supply power to the second supply power line V_bl2.

상기 제1블럭파워공급부(230)는 게이트로 상기 제1블럭셀렉션신호(bs1)를 입력받아 상기 제1공급전원라인(V_bl1)에 상기 제2내부공급전원(Vint2)을 전달하는 PMOS트랜지스터 PM21과, 상기 제1블럭셀렉션신호를 반전하는 인버터 INV21과, 게이트로 상기 인버터 INV21의 출력신호를 입력받아 소스-드레인 경로를 통해 상기 제1공급전원라인(V_bl1)에 상기 제1내부공급전원(Vint1)을 전달하는 PMOS트랜지스터 PM22로 이루어진다.The first block power supply unit 230 receives the first block selection signal bs1 through a gate and transfers the second internal supply power Vint2 to the first supply power line V_bl1, and a PMOS transistor PM21. And the first internal supply power supply Vint1 to the first supply power supply line V_bl1 through a source-drain path by receiving an inverter INV21 for inverting the first block selection signal and an output signal of the inverter INV21 through a gate. It consists of a PMOS transistor PM22 delivering.

또한, 상기 제2블럭파워공급부(270)는 게이트로 상기 제2블럭셀렉션신호 (bs2)를 입력받아 상기 제2공급전원라인(V_bl2)에 상기 제2내부공급전원(Vint2)을 전달하는 PMOS트랜지스터 PM23과, 상기 제2블럭셀렉션신호를 반전하는 인버터 INV22와, 게이트로 상기 인버터 INV22의 출력신호를 입력받아 소스-드레인 경로를 통해 상기 제2공급전원라인(V_bl2)에 상기 제1내부공급전원(Vint1)을 전달하는 PMOS트랜지스터 PM24로 이루어진다.In addition, the second block power supply unit 270 receives the second block selection signal bs2 through a gate and transfers the second internal supply power supply Vint2 to the second supply power supply line V_bl2. PM23, an inverter INV22 that inverts the second block selection signal, and an output signal of the inverter INV22 through a gate, and receives the first internal supply power supply through the source-drain path to the second supply power line V_bl2. It consists of a PMOS transistor PM24 delivering Vint1).

상기 제1내부공급전원(Vint1)은 외부에서 직접 인가되는 전원, 또는 외부에서 인가되는 전원을 이용하여 내부에서 생성된 전원, 또는 외부에서 인가되는 전원을 이용하여 인가되는 전원 이상의 고전위로 내부에서 생성된 전원이다. 상기 제2내부공급전원(Vint2)은 상기 제1내부공급전원 보다 상대적으로 낮은 전원 전위를 갖는다.The first internal supply power supply Vint1 is generated internally at a high potential higher than a power source generated by using an internally applied power or an externally applied power, or an externally applied power source. Power supply. The second internal supply power supply Vint2 has a power supply potential that is relatively lower than that of the first internal supply power supply.

상기와 같은 구성을 갖는 본 발명의 일실시예에 따른 동작에 대해서 살펴본다.It looks at the operation according to an embodiment of the present invention having the configuration as described above.

상대적으로 높은 전원전압 레벨을 갖는 상기 제1내부공급전원(Vint1)은 블럭이 활성화 되어 액티브모드(active mode)로 되면 상기 제1블럭(210) 또는 상기 제2블럭(250)의 공급전원으로서 인가되고 동작이 빠른 속도로 일어날 수 있도록 하였고, 상기 제1내부공급전원(Vint1)에 비해 상대적으로 낮은 전원전압 레벨을 갖는 상기 제2내부공급전원(Vint2)은 동작이 일어나지 않는 스탠바이모드(stand-by mode)에서 상기 제1블럭(210) 또는 상기 제2블럭(250)으로 인가되어 상기 스탠바이모드에서의 누설전류를 최소화한다.The first internal supply power Vint1 having a relatively high power supply voltage level is applied as a supply power of the first block 210 or the second block 250 when the block is activated and becomes an active mode. And the operation may occur at a high speed, and the second internal supply power supply Vint2 having a power supply level relatively lower than that of the first internal supply power supply Vint1 is in a standby mode in which no operation occurs. mode) is applied to the first block 210 or the second block 250 to minimize the leakage current in the standby mode.

스탠바이모드에서는 상기 제1블럭셀렉션신호(bs1)와 상기 제2블럭셀렉션신호 (bs2)가 모두 "로우"로 디스에이블되고, 상기 PMOS트랜지스터 PM21과 상기 PMOS트랜지스터 PM23은 턴-온(turn-on)되어 상기 제1블럭(210) 및 상기 제2블럭(250)에 상기 제2내부공급전원(Vint2)을 공급한다.In the standby mode, both the first block selection signal bs1 and the second block selection signal bs2 are "low", and the PMOS transistor PM21 and the PMOS transistor PM23 are turned on. The second internal supply power supply Vint2 is supplied to the first block 210 and the second block 250.

입력되는 어드레스에 따라 상기 제1블럭(210)이 활성화되면 상기 제1블럭선택부(220)의 출력신호인 상기 제1블럭셀렉션신호(bs1)가 "하이"로 액티브되어 상기 PMOS트랜지스터 PM21이 턴-오프되고 상기 PMOS트랜지스터 PM23이 턴-온되어 상기 제1블럭(210)에 상기 제1내부공급전원(Vint1)을 공급한다.When the first block 210 is activated according to an input address, the first block selection signal bs1, which is an output signal of the first block selector 220, is activated "high" to turn on the PMOS transistor PM21. OFF and the PMOS transistor PM23 is turned on to supply the first internal supply power Vint1 to the first block 210.

한편, 상기 제2블럭(250)이 활성화되면 상기 제2블럭셀렉션신호(bs2)가 "하이"로 액티브되어 상기 PMOS트랜지스터 PM22가 턴-오프되고 상기 PMOS트랜지스터 PM24가 턴-온되어 상기 제2블럭(250)에 상기 제1내부공급전원(Vint1)을 공급한다.On the other hand, when the second block 250 is activated, the second block selection signal bs2 is activated "high" so that the PMOS transistor PM22 is turned off and the PMOS transistor PM24 is turned on to the second block. The first internal supply power source Vint1 is supplied to 250.

도3은 본 발명의 다른 실시예에 따른 파워공급장치를 보여주는 도면이다.3 is a view showing a power supply according to another embodiment of the present invention.

도3을 참조하면, 파워공급장치는 외부입력어드레스에 따라 선택되는 제1블럭(310)과 제2블럭(350)에 내부공급전원(Vint)을 공급하기 위하여, 상기 제1블럭(310)의 파워공급을 제어하는 제1블럭셀렉션신호(bs1)을 생성하는 제1블럭선택부(320)와, 상기 제1블럭셀렉션신호(bs1)에 응답하여 상기 제1블럭(310)의 제1공급전원라인(V_bl1)에 상기 내부공급전원 또는 상기 내부공급전원에서 문턱전위만큼 감소한 2차내부공급전원을 공급하는 제1블럭파워공급부(330)와, 상기 제2블럭(350)의 파워공급을 제어하는 제2블럭셀렉션신호(bs2)를 생성하는 제2블럭선택부(360)와, 상기 제2블럭셀렉션신호 (bs2)에 응답하여 상기 제2블럭(350)의 제2공급전원라인(V_bl2)에 상기 내부공급전원 또는 상기 2차내부공급전원을 공급하는 제2블럭파워공급부(370)를 포함하여 이루어진다.Referring to FIG. 3, the power supply device is configured to supply the internal supply power Vint to the first block 310 and the second block 350 selected according to an external input address of the first block 310. A first block selection unit 320 generating a first block selection signal bs1 for controlling a power supply, and a first supply power of the first block 310 in response to the first block selection signal bs1; A first block power supply unit 330 for supplying a second internal supply power reduced to a threshold potential from the internal supply power or the internal supply power to a line V_bl1, and to control power supply of the second block 350; The second block selection unit 360 which generates the second block selection signal bs2 and the second supply power line V_bl2 of the second block 350 in response to the second block selection signal bs2. And a second block power supply unit 370 for supplying the internal supply power or the secondary internal supply power.

상기 제1블럭파워공급부(330)는 상기 제1블럭셀렉션신호를 반전하는 인버터 INV31과, 게이트로 상기 인버터 INV31의 출력신호 입력받아 상기 제1공급전원라인(V_bl1)에 상기 내부공급전원(Vint)을 전달하는 PMOS트랜지스터 PM31과, 게이트로 상기 인버터 INV31의 출력신호를 입력받아 소스-드레인 경로를 통해 상기 제1공급전원라인(V_bl1)에 상기 내부공급전원(Vint)을 상기 2차내부공급전원 레벨로서 전달하는 NMOS트랜지스터 NM31로 이루어진다.The first block power supply unit 330 receives an inverter INV31 for inverting the first block selection signal and an output signal of the inverter INV31 through a gate, and supplies the internal supply power Vint to the first supply power line V_bl1. And a second internal supply power level to the PMOS transistor PM31 for transmitting the internal supply power Vint to the first supply power line V_bl1 through a source-drain path by receiving an output signal of the inverter INV31 through a gate. NMOS transistor NM31 is transmitted.

또한, 상기 제2블럭파워공급부(370)는 상기 제1블럭셀렉션신호를 반전하는 인버터 INV32와, 게이트로 상기 인버터 INV32의 출력신호 입력받아 상기 제2공급전원라인(V_bl2)에 상기 내부공급전원(Vint)을 전달하는 PMOS트랜지스터 PM32와, 게이트로 상기 인버터 INV32의 출력신호를 입력받아 소스-드레인 경로를 통해 상기 제2공급전원라인(V_bl2)에 상기 내부공급전원(Vint)을 상기 2차내부공급전원 레벨로서 전달하는 NMOS트랜지스터 NM32로 이루어진다.In addition, the second block power supply unit 370 receives an inverter INV32 for inverting the first block selection signal and an output signal of the inverter INV32 through a gate, and supplies the internal supply power to the second supply power line V_bl2. PMOS transistor PM32 which delivers Vint, and the second internal internal power supply Vint is supplied to the second supply power line V_bl2 through a source-drain path by receiving the output signal of the inverter INV32 through a gate. It consists of an NMOS transistor NM32.

상기와 같은 구성을 갖는 본 발명의 다른 실시예의 동작에 대해서 살펴본다.It looks at the operation of another embodiment of the present invention having the configuration as described above.

외부 입력어드레스에 따라 선택되는 상기 제1블럭(310)과 상기 제2블럭(350)에 동작 모드에 따라 공급전원을 선별적으로 공급하기 위하여 본 발명에서는 NMOS트랜지스터의 소자 특성을 이용하였다. PMOS트랜지스터의 경우에는 "하이"의 신호를 전달할 경우에 전원의 손실이 없지만, NMOS트랜지스터는 "하이"의 신호, 즉 공급전원을 전달할 경우에 문턱전위 크기만큼의 손실이 발생한다.In order to selectively supply the supply power to the first block 310 and the second block 350 selected according to an external input address according to an operation mode, the device characteristics of an NMOS transistor are used in the present invention. In the case of a PMOS transistor, there is no loss of power when delivering a "high" signal. However, the NMOS transistor loses as much as a threshold potential when delivering a "high" signal, that is, a supply power supply.

따라서, 액티브모드에서는 PMOS트랜지스터를 통해서 상기 제1블럭(310) 또는 상기 제2블럭(350)에 상기 내부공급전원을 전달하고, 스탠바이모드에서는 NMOS트랜지스터를 통해서 상기 제1블럭(310) 또는 상기 제2블럭(350)에 상기 내부공급전원에서 문턱전위만큼 떨어진 상기 2차내부공급전압을 인가함으로써 액티브모드에 비해 상대적으로 낮은 전원이 인가된다.Therefore, in the active mode, the internal supply power is transmitted to the first block 310 or the second block 350 through a PMOS transistor, and in the standby mode, the first block 310 or the first block is transmitted through an NMOS transistor. By applying the secondary internal supply voltage which is separated by the threshold potential from the internal supply power to the second block 350, a relatively low power is applied to the second block 350.

구체적으로, 스탠바이모드에서는 상기 제1블럭셀렉션신호(bs1) 또는 상기 제2블럭셀렉션신호(bs2)가 "로우"로 디스에이블되어 상기 NMOS트랜지스터 NM31 또는 NM32가 턴-온되어 상기 제1블럭(310) 또는 상기 제2블럭(350)에 상기 2차내부공급전압이 인가된다.Specifically, in the standby mode, the first block selection signal bs1 or the second block selection signal bs2 is "low" and the NMOS transistor NM31 or NM32 is turned on so that the first block 310 is turned on. ) Or the second internal supply voltage is applied to the second block 350.

상기 제1블럭(310) 또는 상기 제2블럭(350)이 활성화되면 상기 제1블럭셀렉션신호(bs1) 또는 상기 제2블럭셀렉션신호(bs2)가 "하이"로 액티브되어 상기 PMOS트랜지스터 PM31 또는 PM32가 턴-온되어 상기 제1블럭(310) 또는 상기 제2블럭(350)에 상기 내부공급전원을 인가한다.When the first block 310 or the second block 350 is activated, the first block selection signal bs1 or the second block selection signal bs2 is activated "high" to activate the PMOS transistor PM31 or PM32. Is turned on to apply the internal supply power to the first block 310 or the second block 350.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상기와 같이 이루어지는 본 발명은, 파워공급장치에 있어서 액티브모드에서는 높은 전원전위를 공급하여 동작속도를 빠르게하고, 스탠바이모드에서는 낮은 전원전위를 공급하여 대기시에 발생하는 누설 전류를 최소화하였다.According to the present invention as described above, in the power supply device, a high power potential is supplied in the active mode to speed up the operation speed, and a low power potential is supplied in the standby mode to minimize leakage current generated during standby.

Claims (4)

동작 모드에 따라 다수의 블럭에 선별적으로 파워를 공급하는 파워공급장치에 있어서,In the power supply for selectively supplying power to a plurality of blocks according to the operation mode, 외부 입력어드레스에 따라 상기 블럭이 액티브되면 인에이블되는 블럭셀렉션신호를 생성하는 블럭선택부; 및A block selector for generating a block selection signal enabled when the block is activated according to an external input address; And 외부에서 제1내부공급전원 또는 상기 제1내부공급전원에 비해 상대적으로 전위가 낮은 제2내부공급전원을 입력받아, 상기 블럭셀렉션신호에 응답하여 상기 블럭의 공급전원라인으로 상기 제1내부공급전원 또는 상기 제2내부공급전원을 인가하는 블럭파워공급부를 구비하고,Receiving a first internal supply power supply or a second internal supply power supply having a relatively lower potential than the first internal supply power supply from an external source, the first internal supply power supply to the supply power supply line of the block in response to the block selection signal. Or a block power supply for applying the second internal supply power, 액티브모드에서는 상기 제1내부공급전원을 스탠바이모드에서는 상기 제2내부공급전원을 상기 공급전원라인으로 공급하는 파워공급장치.And a first internal supply power supply in the active mode and a second internal supply power supply to the supply power line in the standby mode. 제1항에 있어서,The method of claim 1, 상기 블럭파워공급부는,The block power supply unit, 게이트로 상기 블럭셀렉션신호를 입력받아 소스-드레인 경로를 통해 상기 제2내부공급전원을 상기 공급전원라인으로 인가하는 제1PMOS트랜지스터; 및A first PMOS transistor configured to receive the block selection signal through a gate and apply the second internal supply power to the supply power line through a source-drain path; And 게이트로 반전된 상기 블럭셀렉션신호를 입력받아 소스-드레인 경로를 통해 상기 제1내부공급전원을 상기 공급전원라인으로 인가하는 제2PMOS트랜지스터A second PMOS transistor configured to receive the block selection signal inverted by a gate and apply the first internal supply power to the supply power line through a source-drain path; 를 구비하는 것을 특징으로 하는 파워공급장치.Power supply characterized in that it comprises a. 동작 모드에 따라 다수의 블럭에 선별적으로 파워를 공급하는 파워공급장치에 있어서,In the power supply for selectively supplying power to a plurality of blocks according to the operation mode, 외부 입력어드레스에 따라 상기 블럭이 액티브되면 인에이블되는 블럭셀렉션신호를 생성하는 블럭선택부; 및A block selector for generating a block selection signal enabled when the block is activated according to an external input address; And 외부에서 공급된 내부공급전원을 입력받아 상기 내부공급전원보다 트랜지스터의 문턱전위만큼 낮은 2차내부공급전원을 생성하며, 상기 블럭셀렉션신호에 응답하여 상기 블럭의 공급전원라인으로 상기 내부공급전원 또는 상기 2차내부공급전원을 인가하는 블럭파워공급부를 구비하고,Receives an internal supply power supplied from the outside to generate a secondary internal supply power lower than the threshold potential of the transistor than the internal supply power, and in response to the block selection signal to the supply power line of the block to the internal supply power or the A block power supply for applying a secondary internal supply power; 액티브모드에서는 상기 내부공급전원을 스탠바이모드에서는 상기 2차내부공급전원을 상기 공급전원라인으로 공급하는 파워공급장치.And a second internal supply power supply to the supply power line in the standby mode in the active mode. 제3항에 있어서,The method of claim 3, 상기 블럭파워공급부는,The block power supply unit, 게이트로 반전된 상기 블럭셀렉션신호를 입력받아 소스-드레인 경로를 통해 상기 내부공급전원을 상기 2차내부공급전원레벨로 다운시켜 상기 공급전원라인으로 인가하는 NMOS트랜지스터; 및An NMOS transistor receiving the block selection signal inverted by a gate and applying the block selection signal to a second internal supply power level through a source-drain path to apply the block selection signal to the supply power line; And 게이트로 상기 반전된 블럭셀렉션신호를 입력받아 소스-드레인 경로를 통해 상기 내부공급전원을 상기 공급전원라인으로 인가하는 PMOS트랜지스터A PMOS transistor receiving the inverted block selection signal through a gate and applying the internal supply power to the supply power line through a source-drain path; 를 구비하는 것을 특징으로 하는 파워공급장치.Power supply characterized in that it comprises a.
KR1019990025884A 1999-06-30 1999-06-30 Power supply device for suppling different power corresponding to operation mode KR100582380B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025884A KR100582380B1 (en) 1999-06-30 1999-06-30 Power supply device for suppling different power corresponding to operation mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025884A KR100582380B1 (en) 1999-06-30 1999-06-30 Power supply device for suppling different power corresponding to operation mode

Publications (2)

Publication Number Publication Date
KR20010005090A true KR20010005090A (en) 2001-01-15
KR100582380B1 KR100582380B1 (en) 2006-05-23

Family

ID=19597882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025884A KR100582380B1 (en) 1999-06-30 1999-06-30 Power supply device for suppling different power corresponding to operation mode

Country Status (1)

Country Link
KR (1) KR100582380B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075723A (en) * 2001-03-26 2002-10-05 삼성전자 주식회사 Integrated circuit devices having power control logic that inhabits internal leakage current loss during sleep mode operation and methods of operating same
KR100735010B1 (en) * 2005-09-08 2007-07-03 삼성전자주식회사 Flash memory device and voltage generating circuit for the same
KR100816728B1 (en) * 2006-09-28 2008-03-27 주식회사 하이닉스반도체 Semiconductor memory device
KR100968155B1 (en) * 2008-10-02 2010-07-06 주식회사 하이닉스반도체 Semiconductor memory device
WO2017205096A1 (en) * 2016-05-27 2017-11-30 Qualcomm Incorporated Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit
US9977480B2 (en) 2015-04-15 2018-05-22 Qualcomm Incorporated Selective coupling of power rails to a memory domain(s) in a processor-based system
US10050448B2 (en) 2015-04-15 2018-08-14 Qualcomm Incorporated Providing current cross-conduction protection in a power rail control system

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8406075B2 (en) * 2009-04-03 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-low leakage memory architecture
KR102558408B1 (en) * 2018-11-05 2023-07-24 에스케이하이닉스 주식회사 Power gating system and memory system including the same
KR102577748B1 (en) * 2018-11-29 2023-09-14 에스케이하이닉스 주식회사 Power control curcuit and semiconductor apparatus using the power control circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0156542B1 (en) * 1988-06-17 1998-12-01 미다 가쓰시게 Semiconductor apparatus
KR100203141B1 (en) * 1996-06-29 1999-06-15 김영환 Semiconductor storage device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075723A (en) * 2001-03-26 2002-10-05 삼성전자 주식회사 Integrated circuit devices having power control logic that inhabits internal leakage current loss during sleep mode operation and methods of operating same
KR100735010B1 (en) * 2005-09-08 2007-07-03 삼성전자주식회사 Flash memory device and voltage generating circuit for the same
US7372747B2 (en) 2005-09-08 2008-05-13 Samsung Electronics Co., Ltd. Flash memory device and voltage generating circuit for the same
KR100816728B1 (en) * 2006-09-28 2008-03-27 주식회사 하이닉스반도체 Semiconductor memory device
US7684268B2 (en) 2006-09-28 2010-03-23 Hynix Semiconductor, Inc. Semiconductor memory device
KR100968155B1 (en) * 2008-10-02 2010-07-06 주식회사 하이닉스반도체 Semiconductor memory device
US8068377B2 (en) 2008-10-02 2011-11-29 Hynix Semiconductor Inc. Semiconductor memory device to reduce off-current in standby mode
US8274857B2 (en) 2008-10-02 2012-09-25 Hynix Semiconductor Inc. Semiconductor memory device to reduce off-current in standby mode
US9977480B2 (en) 2015-04-15 2018-05-22 Qualcomm Incorporated Selective coupling of power rails to a memory domain(s) in a processor-based system
US10050448B2 (en) 2015-04-15 2018-08-14 Qualcomm Incorporated Providing current cross-conduction protection in a power rail control system
WO2017205096A1 (en) * 2016-05-27 2017-11-30 Qualcomm Incorporated Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit
US10684671B2 (en) 2016-05-27 2020-06-16 Qualcomm Incorporated Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit

Also Published As

Publication number Publication date
KR100582380B1 (en) 2006-05-23

Similar Documents

Publication Publication Date Title
JPH0447591A (en) Semiconductor integrated circuit device
KR100812936B1 (en) Internal power supply voltage generating circuit having reduced leakage current in standby mode
KR100631953B1 (en) Memory device
US6518826B2 (en) Method and apparatus for dynamic leakage control
KR100582380B1 (en) Power supply device for suppling different power corresponding to operation mode
JP2004005571A (en) Memory system and memory apparatus
KR20190107378A (en) Power gating circuit and control system the same
US20010050379A1 (en) Low power consuming circuit
KR20080014531A (en) Method of leakage current decrease using voltage control and power gating and an apparatus of semiconductor using the method
US8111561B2 (en) Bulk bias voltage generating device and semiconductor memory apparatus including the same
KR100956786B1 (en) Semiconductor memory apparatus
KR101094918B1 (en) Phase Change Memory Apparatus Having Global Bit line And Method of driving the same
KR100784890B1 (en) Circuit and Method for Controlling Internal Voltage in Semiconductor Memory Apparatus
US6914844B2 (en) Deep power down switch for memory device
KR100348216B1 (en) Back bias voltage generator using dual level
KR100965054B1 (en) Power on reset circuit
KR100879780B1 (en) Core Voltage Generator in Semiconductor Memory Device
KR20010106892A (en) Internal voltage converter circuit
KR100284290B1 (en) Standby Current Reduction Circuit Using Substrate Voltage
KR100214280B1 (en) Semiconductor circuit for reducing a leakage current
KR100706831B1 (en) Circuit for sinking internal voltage in semiconductor memory apparatus
KR20030057721A (en) Internal Voltage Generator in Semiconductor Memory Device
KR100221615B1 (en) Low power cmos digital circuit
JPH02146197A (en) Memory circuit
KR100329756B1 (en) Sense amplifier for mask rom

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee