KR20010004410A - High voltape generator of a semiconductor device at a low power - Google Patents

High voltape generator of a semiconductor device at a low power Download PDF

Info

Publication number
KR20010004410A
KR20010004410A KR1019990025042A KR19990025042A KR20010004410A KR 20010004410 A KR20010004410 A KR 20010004410A KR 1019990025042 A KR1019990025042 A KR 1019990025042A KR 19990025042 A KR19990025042 A KR 19990025042A KR 20010004410 A KR20010004410 A KR 20010004410A
Authority
KR
South Korea
Prior art keywords
high voltage
nmos transistor
voltage
node
vpp
Prior art date
Application number
KR1019990025042A
Other languages
Korean (ko)
Other versions
KR100303187B1 (en
Inventor
최윤희
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025042A priority Critical patent/KR100303187B1/en
Publication of KR20010004410A publication Critical patent/KR20010004410A/en
Application granted granted Critical
Publication of KR100303187B1 publication Critical patent/KR100303187B1/en

Links

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B23/00—Alarms responsive to unspecified undesired or abnormal conditions
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00—Burglar, theft or intruder alarms
    • G08B13/16—Actuation by interference with mechanical vibrations in air or other fluid
    • G08B13/1609—Actuation by interference with mechanical vibrations in air or other fluid using active vibration detection systems
    • G08B13/1618—Actuation by interference with mechanical vibrations in air or other fluid using active vibration detection systems using ultrasonic detection means
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00—Burglar, theft or intruder alarms
    • G08B13/18—Actuation by interference with heat, light, or radiation of shorter wavelength; Actuation by intruding sources of heat, light, or radiation of shorter wavelength
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B7/00—Signalling systems according to more than one of groups G08B3/00 - G08B6/00; Personal calling systems according to more than one of groups G08B3/00 - G08B6/00
    • G08B7/06—Signalling systems according to more than one of groups G08B3/00 - G08B6/00; Personal calling systems according to more than one of groups G08B3/00 - G08B6/00 using electric transmission, e.g. involving audible and visible signalling through the use of sound and light sources

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

PURPOSE: An apparatus for generating high voltage for a low-power semiconductor device is provided to reduce current consumption due to pumping for high voltage. CONSTITUTION: An apparatus for generating high voltage for a low-power semiconductor device includes a voltage level detector(100), an oscillator controller and a pumping part. Here, the voltage level detector(100) includes a high-voltage supplier(110), the first PMOS transistor(P1), the first NMOS transistor(N1), the fourth NMOS transistor(N4), the second PMOS transistor(P2) and an inverter(120). The high-voltage supplier(110) supplies high voltage(VPP) according to a burn-in test signal(burninb) and a self-refresh signal(selfrefb). The first PMOS transistor(P1) operates by a supplied voltage(Vdd) to supply the high voltage(VPP). The first NMOS transistor(N1) is serially connected to the first PMOS transistor(P1). A gate of the first NMOS transistor(N1) and a terminal of the high-voltage supplier(110) are connected together at the first node(node 1). The fourth NMOS transistor(N4) is driven by an electric potential of the first node(node 1). The second PMOS transistor(P2) is serially connected to the fourth NMOS transistor(N4) to supply the high voltage(VPP) to the second node(node 2). The inverter(120) inverts the electric potential of the second node(node 2) to output a control signal(pumpen) to the oscillator controller.

Description

저전력 반도체소자의 고전압 발생장치{High voltape generator of a semiconductor device at a low power}High voltage generator of a semiconductor device at a low power

본 발명은 DRAM(Dynamic Random Access Memory)에 관한 것으로서, 특히 반도체 소자의 동작모드에 따라 고전압의 레벨을 다르게 조절함으로써, 고전압을 펌핑할 때 소모되는 전류를 줄일 수 있는 저전력 반도체소자의 고전압 발생장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dynamic random access memory (DRAM), and more particularly, to a high voltage generator of a low power semiconductor device capable of reducing a current consumed when pumping a high voltage by differently adjusting a level of a high voltage according to an operation mode of a semiconductor device. It is about.

일반적으로 DRAM에는 외부 전원전압(Vdd) 보다 높은 레벨을 갖는 고전압(Vpp)이 사용되어, 트랜지스터의 문턱전압의 손실을 보충할 수 있도록 한다. 이러한 고전압(Vpp)의 레벨은 외부 전원전압(Vdd) + 트랜지스터의 문턱전압(Vt) 이상이어야 하고, 특히 NMOS 셀 트랜지스터는 메모리칩 내에서 최소 수치를 갖기 때문에 어떤 다른 트랜지스터보다 문턱전압(Vt)이 높은데도 불구하고 문턱전압(Vt)의 손실이 발생하여도 비트라인과의 충분한 데이터전압을 주고 받을 수 있어야 한다. 따라서 워드라인 구동장치에서는 더 높은 전압이 필요하게 된다.In general, a high voltage Vpp having a level higher than the external power supply voltage Vdd is used in the DRAM to compensate for the loss of the threshold voltage of the transistor. The level of the high voltage (Vpp) must be equal to or higher than the external power supply voltage (Vdd) + the threshold voltage (Vt) of the transistor. Especially, since the NMOS cell transistor has a minimum value in the memory chip, the threshold voltage (Vt) is higher than that of any other transistor. In spite of being high, even if loss of threshold voltage (Vt) occurs, it should be able to exchange sufficient data voltage with bit line. Therefore, a higher voltage is required in the word line driver.

그런데, 이러한 고전압(Vpp)이 사용되는 회로에 있어서 고전압(Vpp)이 트랜지스터에 공급될 경우, 고전압(Vpp)이 트랜지스터의 동작특성에 영항을 주어 그 턴오프시 턴오프전류 특성을 취약하게 하는 문제점이 발생될 수 있다. 이러한 턴오프전류에 관한 특성은, 특히 저전력에 의하여 작동되는 부분 등에서 심각하게 고려하여야 할 특성으로 되고 있다. 또한, DRAM에 대한 특별한 품질 테스트방법 중의 하나인 번인(burn-in) 테스트의 수행중에 고전압(Vpp)이 전원전압과 함께 연속적으로 높아졌을 경우 반도체 소자에 과도한 스트레스를 가할 위험이 있고, 따라서 이러한 위험을 방지하기 위하여는 고전압(Vpp) 레벨의 상승 기울기(slope)를 적절하게 낮추어 주어야 할 필요가 있다.However, in a circuit in which the high voltage Vpp is used, when the high voltage Vpp is supplied to the transistor, the high voltage Vpp affects the operating characteristics of the transistor, thereby making the turn-off current characteristic weak at the turn-off. This may occur. Such a characteristic relating to the turn-off current has become a characteristic to be seriously considered, especially in the part operated by low power. In addition, if the high voltage (Vpp) is continuously increased along with the power supply voltage during the burn-in test, which is one of the special quality test methods for DRAM, there is a risk of excessive stress on the semiconductor device. In order to prevent this, it is necessary to appropriately lower the rising slope of the high voltage (Vpp) level.

전술한 바와 같은 특징을 갖는 고전압(Vpp)을 발생시키는 회로에 있어서, 전체적인 소모전류는 각 트랜지스터의 PN접합부에 항상흐르는 접합누설전류와, 각 트랜지스터의 턴오프시 발생되는 누설전류와, 고전압(Vpp)의 레벨을 감지하기 위한 회로를 구비할 경우 그 회로내부에 흐르는 전류와, 메모리 칩이 활성화될 때마다 내부회로들을 기동하기 위하여 발생되는 큰 과도전류 등으로 이루어진다. 이러한 전하손실을 보충하기 위하여 챠지펌프수단이 이용되고, 반도체소자의 저전력화를 위하여 저주파의 펄스신호를 공급하여 펌핑동작이 수행되도록 한다.In a circuit for generating a high voltage (Vpp) having the characteristics as described above, the overall current consumption is a junction leakage current that always flows to the PN junction of each transistor, a leakage current generated at turn-off of each transistor, and a high voltage (Vpp). In the case of providing a circuit for detecting the level of the circuit), a current flowing in the circuit and a large transient current generated to start the internal circuits each time the memory chip is activated are included. The charge pump means is used to compensate for such a charge loss, and the pumping operation is performed by supplying a low frequency pulse signal to reduce the power of the semiconductor device.

이와 같이 저주파의 펄스신호를 사용하는 방식에는, 칩 내부의 링 오실레이터의 출력신호와 리프레쉬 제어신호를 펌핑 캐패시터에 주기적으로 인가하는 방식과, 고전압(Vpp)의 레벨 감지부가 출력전압의 저하를 감지하면 오실레이터측으로 인에이블신호를 보내어 펄스신호가 고속으로 연속해서 펌핑수단에 인가되는 것을 멈추는 방법 등이 있다.In such a method using a low frequency pulse signal, a method of periodically applying the output signal and the refresh control signal of the ring oscillator inside the chip to the pumping capacitor, and the high voltage (Vpp) level sensing unit detects a decrease in the output voltage. There is a method of sending an enable signal to the oscillator side and stopping the pulse signal from being applied to the pumping means continuously at high speed.

이러한 종래의 고전압 발생장치는 도 1에 도시된 바와 같이, 셀프리프레쉬(self-refresh)신호(selfrefb) 및 번인테스트신호(burninb)에 따라 고전압(Vpp)의 레벨을 감지하는 전압레벨감지부(10)와, 그 전압레벨감지부(10)로부터의 제어신호(pumpen) 또는 전압상승신호(power_up)에 따라 전하펌핑을 위한 펄스신호(Vpp_osc)를 발생하는 오실레이터제어부(20)와, 그 오실레이터제어부(20)로부터의 펄스신호(Vpp_osc) 및 전압상승신호(power_up)에 따라 전하펌핑동작을 수행하여 상기 고전압(Vpp)의 레벨을 일정 레벨로 높이는 펌핑부(30)로 구성된다.As shown in FIG. 1, the conventional high voltage generator includes a voltage level detector 10 that detects a level of the high voltage Vpp according to a cell refresh signal selfrefb and a burn-in test signal burninb. ), An oscillator controller 20 for generating a pulse signal Vpp_osc for charge pumping in response to a control signal pumpen or a voltage rising signal power_up from the voltage level sensing unit 10, and the oscillator controller The pumping unit 30 increases the level of the high voltage Vpp to a predetermined level by performing a charge pumping operation according to the pulse signal Vpp_osc and the voltage rising signal power_up.

상기 오실레이터제어부(20)는 도 2에 도시된 바와 같이, 전압레벨감지부(10)로부터의 제어신호(pumpen) 및 전압상승신호(power_up)를 조합하는 인버터(201), 낸드게이트(20) 및 인버터(203)와, 입력신호를 래치시키도록 순차적으로 연결된 인버터(205~208)로 이루어지는 래치부(204)와, 그 래치부(204)의 출력 및 상기 인버터(203)의 출력을 조합하여 펄스신호(Vpp_osc)를 발생하는 노아게이트(209) 및 인버터(210)로 구성된다.As shown in FIG. 2, the oscillator control unit 20 includes an inverter 201, a NAND gate 20, and a combination of a control signal pumpen and a voltage rising signal power_up from the voltage level detecting unit 10. The latch unit 204 including the inverter 203 and the inverters 205 to 208 sequentially connected to latch the input signal, and the output of the latch unit 204 and the output of the inverter 203 are pulsed in combination. It consists of a noah gate 209 and an inverter 210 which generate a signal Vpp_osc.

상기 펌핑부(30)는 펄스신호(Vpp_osc) 및 전압상승신호(power_up)를 조합하여 순차적으로 반전시켜 신호(a~e)를 발생하는 반전부(300)와, 그 반전부(300)로부터의 신호(a~e)에 따라 전원전압(VDD)레벨의 고전압(VPP)를 발생하는 고전압발생부(310)로 구성된다.The pumping unit 30 inverts the pulse signal Vpp_osc and the voltage rising signal power_up by sequentially inverting the inverting unit 300 to generate the signals a to e, and from the inverting unit 300. The high voltage generator 310 generates a high voltage VPP having a power supply voltage VDD level according to the signals a to e.

이러한 고전압(Vpp)이 사용되는 회로에 있어서는, 전력의 소모는 고전압(Vpp)의 레벨이 낮을 경우 이를 감지하여 정상적인 레벨로 높이기 위한 펌핑동작시에 주로 기인하게 되는데, 이러한 펌핑동작은 고전압(Vpp)의 레벨이 누설전류에 의하여 낮아져서 발생되는 것이다. 또한 고전압(Vpp)의 레벨은 고전압(Vpp)의 레벨을 감지하기 위한 회로에서 소모되는 전류 및 전술한 각종 누설전류에 의하여 낮아지게 된다. 특히 상기 누설전류에 의한 고전압(Vpp)의 레벨강하를 보충하기 위하여 펌핑수단에서 소모되는 전류는 그 양이 커서 저전력 제품을 구현하는 데 큰 장애가되고 있다. 그리고 이러한 누설전류 전류에 큰 영향을 미치는 한 요소로는 각 트랜지스터의 턴오프시 발생되는 턴오프누설전류이다,In a circuit in which such a high voltage Vpp is used, power consumption is mainly caused by a pumping operation for detecting when the level of the high voltage Vpp is low and raising it to a normal level. This pumping operation is caused by a high voltage Vpp. Is caused by the leakage current being lowered by the leakage current. In addition, the level of the high voltage (Vpp) is lowered by the above-described various leakage current and the current consumed in the circuit for detecting the level of the high voltage (Vpp). In particular, the current consumed by the pumping means in order to compensate for the level drop of the high voltage (Vpp) due to the leakage current is a large obstacle to implement a low-power product. One factor that greatly affects the leakage current current is the turn-off leakage current generated when each transistor is turned off.

이와 같은 턴오프 누설전류를 줄이기 위한 가장 효과적인 방법은 고전압(Vpp)의 레벨 자체를 낮추는 것이나, 이러한 방식은 메모리셀에 풀(full) 전원전압(Vdd) 레벨을 저장하여 리프레쉬 특성을 보장하여 주고자 하는 것에 반하기 때문에 상기 턴오프 누설전류를 줄이기 위한 방법으로는 적절하지 못한 것으로 간주되고 있다.The most effective way to reduce the turn-off leakage current is to lower the level of the high voltage (Vpp) itself, but this method is intended to store the full supply voltage (Vdd) level in the memory cell to ensure refresh characteristics. On the contrary, it is regarded as not suitable as a method for reducing the turn-off leakage current.

또한, 일반 동작시의 전류소모와는 별개로 DRAM의 잠재적인 결함을 테스트하기 위하여 번-인(burn-in)테스트라는 고온 고전압상황에서 진행할 경우가 있는 데, 이러한 테스트는 외부에서 번인테스트모드를 인가하는 방법과 단순히 외부인가전압(Vext)을 일정전압 이상으로 상승시키는 것만으로 번인테스트모드에 자동적으로 진입하는 방법이 있다. 이 경우 외부 인가전압에 따라 내부의 전압이 상승하면서 연속적인 상승이 계속된다면 내부적으로 승압된 전압을 사용하는 워드라인 드라이버와 같은 회로에서는 부트스트래핑(bootstrapping)효과에 의하여 승압전압이 더욱 높아질 수 있기 때문에, 너무 과대한 스트레스전압이 인가될 위험이 있게 되고 이에 따라 내부적 손상이 발생될 우려도 있다. 따라서 전력소모를 줄이고 아울러 테스트중의 과도한 스트레스를 막는 동시에 고전압(VPP)의 레벨을 효과적으로 유지시킬 수 있는 고전압 발생장치가 요구되고 있다.In addition, in order to test for potential defects in DRAM, apart from the current consumption during normal operation, there are cases where a high temperature and high voltage condition called a burn-in test is performed. There is a method of application and a method of automatically entering the burn-in test mode by simply increasing the external applied voltage Vext above a certain voltage. In this case, if the internal voltage increases according to the externally applied voltage and the continuous increase continues, the boosted voltage may be higher due to the bootstrapping effect in a circuit such as a word line driver using an internally boosted voltage. As a result, too much stress voltage may be applied, which may cause internal damage. Therefore, there is a need for a high voltage generator that can reduce power consumption and prevent excessive stress during testing, while effectively maintaining the level of high voltage (VPP).

따라서, 본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로서, 반도체 소작의 동작모드에 따라 고전압의 레벨을 다르게 조절함으로써, 고전압을 펌핑할 때 소모되는 전류를 줄일 수 있는 저전력 반도체 소자의 고전압 발생장치를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and by adjusting the level of the high voltage differently according to the operation mode of the semiconductor cauterization, the high voltage generator of the low power semiconductor device that can reduce the current consumed when pumping the high voltage The purpose is to provide.

도 1은 종래의 고전압 발생장치의 블록도.1 is a block diagram of a conventional high voltage generator.

도 2는 도 1의 오실레이터 제어부의 상세 회로도.FIG. 2 is a detailed circuit diagram of the oscillator controller of FIG. 1. FIG.

도 3은 도 1의 펌핑부의 상세 회로도.3 is a detailed circuit diagram of the pumping part of FIG. 1.

도 4는 본 발명에 따른 고전압 발생장치의 전압레벨 감지부의 상세 회로도.4 is a detailed circuit diagram of a voltage level detecting unit of the high voltage generator according to the present invention.

도 5는 본 발명의 효과를 도시한 그래프.5 is a graph showing the effect of the present invention.

도 6은 본 발명의 타실시예에 의한 전압레벨 감지부의 상세 회로도.6 is a detailed circuit diagram of a voltage level detecting unit according to another embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10,100,400:전압레벨감지부 20,200:오실레이터제어부10,100,400: voltage level detection unit 20,200: oscillator control unit

30:펌핑부 110:고전압발생부30: pumping unit 110: high voltage generating unit

node1:제1노드 node2:제2노드node1: first node node2: second node

이와 같은 목적을 달성하기 위한 본 발명은 전압레벨감지부, 오실레이터제어부 및 펌핑부를 구비한 고전압 발생장치에 있어서, 상기 전압레벨감지부는 번인테스트신호 및 셀프리프레쉬신호에 따라 고전압을 공급하는 고전압공급부; 전원전압에 의하여 구동되어 고전압을 공급하는 제1PMOS트랜지스터; 그 제1PMOS트랜지스터와 직렬연결된 제1NMOS트랜지스터; 그 제1NMOS트랜지스터의 게이트 및 상기 고전압공급부 단자와 공통연결된 제1노드의 전위에 따라 구동되는 제4NMOS트랜지스터; 그 제4NMOS트랜지스터와 직렬연결되어 고전압을 제2노드에 공급하는 제2PMOS트랜지스터; 및 그 제2노드의 전위를 반전시켜 전하펌핑동작이 수행시키기 위한 제어신호를 상기 오실레이터제어부로 출력하는 인버터;로 구성됨을 특징으로 한다.According to an aspect of the present invention, there is provided a high voltage generator including a voltage level detecting unit, an oscillator control unit, and a pumping unit, the voltage level detecting unit comprising: a high voltage supply unit supplying a high voltage according to a burn-in test signal and a cell refresh signal; A first PMOS transistor driven by a power supply voltage to supply a high voltage; A first NMOS transistor connected in series with the first PMOS transistor; A fourth NMOS transistor driven according to a gate of the first NMOS transistor and a potential of a first node commonly connected to the high voltage supply terminal; A second PMOS transistor connected in series with the fourth NMOS transistor to supply a high voltage to the second node; And an inverter for inverting the potential of the second node and outputting a control signal for performing the charge pumping operation to the oscillator controller.

이하, 본 발명의 실시예를 첨부 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.

본 발명에 따른 저전력 반도체소자의 고전압 발생장치는 도 4에 도시한 바와 같은 전압레벨감지부(100)와, 종래와 동일하게 구성되는 오실레이터제어부(20) 및 펌핑부(30)로 구성된다.The high voltage generator of the low power semiconductor device according to the present invention includes a voltage level sensing unit 100 as shown in FIG. 4, an oscillator control unit 20 and a pumping unit 30 configured in the same manner as in the prior art.

상기 전압레벨감지부(100)는 번인테스트신호(burninb) 및 셀프리프레쉬신호(selfrefb)에 따라 고전압(VPP)을 공급하는 고전압공급부(110)와, 전원전압(Vdd)에 의하여 구동되어 고전압(VPP)을 공급하는 제1PMOS트랜지스터(P1)와, 그 제1PMOS트랜지스터(P1)와 직렬연결된 제1NMOS트랜지스터(N1)와, 그 제1NMOS트랜지스터(N1)의 게이트 및 상기 고전압공급부(110) 단자와 공통연결된 제1노드(node1)의 전위에 따라 구동되는 제4NMOS트랜지스터(N4)와, 그 제4NMOS트랜지스터(N4)와 직렬연결되어 고전압(VPP)을 제2노드(node2)에 공급하는 제2PMOS트랜지스터(P2)와, 그 제2노드(node2)의 전위를 반전시켜 제어신호(pumpen)를 상기 오실레이터제어부(20)로 출력하는 인버터(120)로 구성된다.The voltage level detecting unit 100 is driven by a high voltage supply unit 110 for supplying a high voltage VPP according to a burn-in test signal burninb and a cell refresh signal selfrefb, and a power supply voltage Vdd, thereby driving a high voltage VPP. ) Is connected to the first PMOS transistor (P1), the first NMOS transistor (N1) in series with the first PMOS transistor (P1), the gate of the first NMOS transistor (N1) and the terminal of the high voltage supply unit 110. A second PMOS transistor P2 connected in series with the fourth NMOS transistor N4 driven according to the potential of the first node node1 and the fourth NMOS transistor N4 to supply a high voltage VPP to the second node node2. ) And an inverter 120 for inverting the potential of the second node node2 and outputting a control signal pumpen to the oscillator controller 20.

상기 고전압공급부(110)는 번인테스트신호(burninb) 및 셀프리프레쉬신호(selfrefb)를 낸드연산하는 낸드게이트(111)와, 전원전압(Vdd)에 의하여 구동되어 고전압(VPP)을 공급하는 제2NMOS트랜지스터(N2)와, 그 제2NMOS트랜지스터(N2)와 직렬연결되고, 상기 낸드게이트(111)의 출력신호에 의하여 구동되며, 상기 제1노드(node1)와 연결된 제3NMOS트랜지스터(N3)로 구성된다.The high voltage supply unit 110 is a NAND gate 111 that NAND-operates the burn-in test signal burninb and the cell refresh signal selfrefb, and a second NMOS transistor driven by the power supply voltage Vdd to supply the high voltage VPP. N2 and a third NMOS transistor N3 connected in series with the second NMOS transistor N2, driven by an output signal of the NAND gate 111, and connected to the first node node1.

한편, 도 6을 참조하면, 본 발명의 타실시예에 따른 전압레벨감지부(400)의 고전압발생부(410)는 제3NMOS트랜지스터(N3)를 대기상태신호(standby)로써 구성시킨다.Meanwhile, referring to FIG. 6, the high voltage generator 410 of the voltage level detector 400 according to another embodiment configures the third NMOS transistor N3 as a standby signal.

이와 같이 구성되는 본 발명에 따른 고전압 발생장치에 있어서, 고전압(VPP)의 레벨을 감지하는 동안 고전압(VPP)의 전력이 소모에 따른 전류(I1)가 제1PMOS트랜지스터(P1) 및 제1NMOS트랜지스터(N1)를 통하여 접지측으로 흐르게 된다. 그러므로 전류(I1)의 량에 의하여 제1노드(node1)의 전위가 결정되고 그 전위에 따라 제4NMOS트랜지스터(N4)가 구동되어, 전류(I2)가 발생된다. 따라서 제4NMOS트랜지스터(N4)의 게이트에 인가되는 제1노드(node1)의 전위에 따라 제2노드(node2)의 전위가 결정된다.In the high voltage generator according to the present invention configured as described above, while detecting the level of the high voltage (VPP), the current (I1) according to the power consumption of the high voltage (VPP) is the first PMOS transistor (P1) and the first NMOS transistor ( It flows to the ground side through N1). Therefore, the potential of the first node node1 is determined by the amount of the current I1, and the fourth NMOS transistor N4 is driven according to the potential to generate the current I2. Therefore, the potential of the second node node2 is determined according to the potential of the first node node1 applied to the gate of the fourth NMOS transistor N4.

즉, 고전압(VPP)의 레벨이 낮으면 제1노드(node1)의 전위가 낮아지고, 이에따라 전류(I2)의 량이 감소하여 제2노드(node2)의 전위가 높아지게 된다. 이에 따라 제어신호(pumpen)는 로우레벨이 되어 오실레이터제어부(20) 및 펌핑부(30)을 구동시키게 된다. 반대로, 고전압(VPP)의 레벨이 높으면 제1노드(node1)의 전위가 높아지고, 이에따라 전류(I2)의 량이 증가하여 제2노드(node2)의 전위는 낮아지게 된다. 이에 따라 제어신호(pumpen)는 하이레벨이 되어 오실레이터제어부(20) 및 펌핑부(30)의 동작이 정지된다.That is, when the level of the high voltage VPP is low, the potential of the first node node1 is lowered, and accordingly, the amount of the current I2 is decreased, thereby increasing the potential of the second node node2. Accordingly, the control signal pumpen becomes a low level to drive the oscillator controller 20 and the pumping unit 30. On the contrary, when the level of the high voltage VPP is high, the potential of the first node node1 is increased, and accordingly, the amount of the current I2 is increased to decrease the potential of the second node node2. As a result, the control signal pumpen becomes high and the operations of the oscillator control unit 20 and the pumping unit 30 are stopped.

또한, 고전압공급부(110)의 동작에 의하여, 셀프 리프레쉬모드 동안 또는 번인 테스트모드 동안에는 고전압(VPP)의 레벨을 더 낮은 전위에서 감지하여, 고전압(VPP)의 레벨이 셀프 리프레쉬모드 동안 또는 번인 테스트모드 동안에는 낮게 조절되도록 한다. 즉, 셀프 리프레쉬모드 동안 또는 번인 테스트모드 동안 제1노드(node1)에 흐르는 전류를 정상모드동안 흐르는 전류보다 적게 함으로써 고전압(VPP)이 낮은 레벨에서 감지될 수 있도록 한다.In addition, by the operation of the high voltage supply unit 110, during the self-refresh mode or burn-in test mode, the level of the high voltage (VPP) is sensed at a lower potential, so that the level of the high voltage (VPP) during the self-refresh mode or burn-in test mode Keep it low. That is, the high voltage VPP can be sensed at a low level by making the current flowing in the first node node1 less than the current flowing in the normal mode during the self refresh mode or the burn-in test mode.

또한, 셀프 리프레쉬모드 동안 또는 번인 테스트모드 동안에는 번인테스트신호(burninb) 또는 셀프리프레쉬신호(selfrefb)를 로우레벨로 조정하고, 정상모드에서는 하이레벨로 조정하여 제1노드(node1)에 흘러들어가는 전류량을 조절함으로써, 고전압(VPP)의 레벨을 차별화할 수 있다.In addition, during the self refresh mode or the burn-in test mode, the burn-in test signal burninb or the cell refresh signal selfrefb is adjusted to a low level, and in the normal mode to a high level, the amount of current flowing into the first node node1 is adjusted. By adjusting, the level of the high voltage VPP can be differentiated.

이러한 본 발명에 따른 고전압 발생장치에 의하면, 도 5에 도시된 바와 같이, 정상모드에서는 고전압(VPP)이 점선과 같은 일정하고 높은 레벨을 보이고 있으나 셀프 리프레쉬모드 동안 또는 번인 테스트모드 동안에는 실선과 같은 낮은 레벨로 유지되어 전력소모를 줄일 수 있다.According to the high voltage generator according to the present invention, as shown in FIG. 5, in the normal mode, the high voltage (VPP) shows a constant and high level as a dotted line, but in the self refresh mode or during the burn-in test mode, the low voltage as a solid line is shown. It can be kept at a level to reduce power consumption.

한편, 도 6에 도시된 바와 같이, 본 발명은 셀프리프레쉬신호(selfrefb)와 대기상태모드를 나타내는 대기신호(standy)를 이용하여 대기상태모드에서도 고전압(VPP)의 레벨을 제어할 수 있도록 한다.On the other hand, as shown in FIG. 6, the present invention enables the level of the high voltage VPP to be controlled even in the standby mode by using the cell refresh signal selfrefb and the standby signal representing the standby mode.

이상에서 살펴 본 바와 같이, 본 발명은 반도체소자의 동작모드에 따라 고전압의 레벨을 다르게 조절함으로써, 고전압을 펌핑할 때 소모되는 전류를 줄일 수 있다. 즉, 대기모드나 셀프 리프레쉬 동작 및 번인테스트 등의 상태일 때의 고전압 발생장치를 개량함으로써, 이 상태의 전류 소모를 줄임과 아울러 테스트 중의 과도한 스트레스를 방지하고, 고전압(VPP)의 레벨을 효과적으로 유지하여 저전력 집적회로의 고성능을 도모할 수 있다.As described above, the present invention can reduce the current consumed when pumping the high voltage by differently adjusting the level of the high voltage according to the operation mode of the semiconductor device. In other words, by improving the high voltage generator in the standby mode, the self-refresh operation, and the burn-in test, the current consumption in this state is reduced, the excessive stress during the test is prevented, and the high voltage (VPP) level is effectively maintained. Thus, high performance of low power integrated circuits can be achieved.

Claims (3)

전압레벨감지부, 오실레이터제어부 및 펌핑부를 구비한 고전압 발생장치에 있어서,In the high voltage generator having a voltage level detecting unit, an oscillator control unit and a pumping unit, 상기 전압레벨감지부는The voltage level detection unit 번인테스트신호 및 셀프리프레쉬신호에 따라 고전압을 공급하는 고전압공급부;A high voltage supply unit supplying a high voltage according to the burn-in test signal and the cell refresh signal; 전원전압에 의하여 구동되어 고전압을 공급하는 제1PMOS트랜지스터;A first PMOS transistor driven by a power supply voltage to supply a high voltage; 그 제1PMOS트랜지스터와 직렬연결된 제1NMOS트랜지스터;A first NMOS transistor connected in series with the first PMOS transistor; 그 제1NMOS트랜지스터의 게이트 및 상기 고전압공급부 단자와 공통연결된 제1노드의 전위에 따라 구동되는 제4NMOS트랜지스터;A fourth NMOS transistor driven according to a gate of the first NMOS transistor and a potential of a first node commonly connected to the high voltage supply terminal; 그 제4NMOS트랜지스터와 직렬연결되어 고전압을 제2노드에 공급하는 제2PMOS트랜지스터; 및A second PMOS transistor connected in series with the fourth NMOS transistor to supply a high voltage to the second node; And 그 제2노드의 전위를 반전시켜 전하펌핑동작이 수행시키기 위한 제어신호를 상기 오실레이터제어부로 출력하는 인버터;를 포함하여 구성되는 저전력 반도체소자의 고전압 발생장치An inverter for inverting the potential of the second node and outputting a control signal for performing the charge pumping operation to the oscillator controller; 제 1항에 있어서, 상기 고전압공급부는The method of claim 1, wherein the high voltage supply unit 번인테스트신호 및 셀프리프레쉬신호를 낸드연산하는 낸드게이트;A NAND gate NAND operation of the burn-in test signal and the cell refresh signal; 전원전압에 의하여 구동되어 고전압을 공급하는 제2NMOS트랜지스터; 및A second NMOS transistor driven by a power supply voltage to supply a high voltage; And 그 제2NMOS트랜지스터와 직렬연결되고, 상기 낸드게이트의 출력신호에 의하여 구동되며, 상기 제1노드와 연결된 제3NMOS트랜지스터;를 포함하여 구성되는 저전력 반도체소자의 고전압 발생장치.And a third NMOS transistor connected in series with the second NMOS transistor and driven by an output signal of the NAND gate and connected to the first node. 제 2항에 있어서, 상기 고전압공급부의 상기 제3NMOS트랜지스터는3. The NMOS transistor of claim 2, wherein the third NMOS transistor of the high voltage supply unit is 반도체소자의 대기상태모드를 나타내는 대기신호에 의하여 구동되는 것을 특징으로 하는 저전력 반도체소자의 고전압 발생장치.A high voltage generator of a low power semiconductor device, characterized in that driven by a wait signal indicating a standby mode of the semiconductor device.
KR1019990025042A 1999-06-28 1999-06-28 High voltape generator of a semiconductor device at a low power KR100303187B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025042A KR100303187B1 (en) 1999-06-28 1999-06-28 High voltape generator of a semiconductor device at a low power

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025042A KR100303187B1 (en) 1999-06-28 1999-06-28 High voltape generator of a semiconductor device at a low power

Publications (2)

Publication Number Publication Date
KR20010004410A true KR20010004410A (en) 2001-01-15
KR100303187B1 KR100303187B1 (en) 2001-11-01

Family

ID=19596550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025042A KR100303187B1 (en) 1999-06-28 1999-06-28 High voltape generator of a semiconductor device at a low power

Country Status (1)

Country Link
KR (1) KR100303187B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680951B1 (en) * 2004-11-05 2007-02-08 주식회사 하이닉스반도체 High voltage generator for memory device
US8116935B2 (en) 2008-09-24 2012-02-14 Mando Corpration Failure detecting method for steering angle sensor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680951B1 (en) * 2004-11-05 2007-02-08 주식회사 하이닉스반도체 High voltage generator for memory device
US8116935B2 (en) 2008-09-24 2012-02-14 Mando Corpration Failure detecting method for steering angle sensor

Also Published As

Publication number Publication date
KR100303187B1 (en) 2001-11-01

Similar Documents

Publication Publication Date Title
US7733162B2 (en) Plumping voltage generating circuit
US7982530B2 (en) Internal voltage generating apparatus and method for controlling the same
JPH10199244A (en) Composite mode type substrate voltage generation circuit
US6791894B2 (en) DRAM power-source controller that reduces current consumption during standby
US7750729B2 (en) Internal voltage generator
KR100631953B1 (en) Memory device
KR100591759B1 (en) Power Supply of Semiconductor Memory
KR20050091234A (en) An internal voltage generator
KR20070025754A (en) Device for generating peripheral voltage
US8194476B2 (en) Semiconductor memory device and method for operating the same
US5687128A (en) Power supply voltage boosting circuit of semiconductor memory device
TWI408691B (en) Internal voltage generator
KR100234389B1 (en) Voltage detecting circuit
US7564732B2 (en) Internal voltage generation circuit for semiconductor device
US7768843B2 (en) Semiconductor memory device for generating back-BIAS voltage with variable driving force
KR100616496B1 (en) Power supply control device for changing power line connection type corresponding to operation mode in semiconductor memory device
KR100303187B1 (en) High voltape generator of a semiconductor device at a low power
KR20050101859A (en) High voltage generation circuit
JP4723210B2 (en) Boosted voltage generation circuit and boosted voltage generation method
KR100350768B1 (en) Internal voltage generator
KR20110012404A (en) Bulk bias voltage generating device and semiconductor memory apparatus including the same
KR19990053727A (en) High voltage generator
KR100922885B1 (en) Internal voltage generation circuit
KR20030093035A (en) Low current consumption type Vpp power generator of semiconductor memory device
US20090168553A1 (en) Semiconductor memory device and method of operating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee