KR20000075188A - Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in w-cdma communication system - Google Patents

Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in w-cdma communication system Download PDF

Info

Publication number
KR20000075188A
KR20000075188A KR1019990019644A KR19990019644A KR20000075188A KR 20000075188 A KR20000075188 A KR 20000075188A KR 1019990019644 A KR1019990019644 A KR 1019990019644A KR 19990019644 A KR19990019644 A KR 19990019644A KR 20000075188 A KR20000075188 A KR 20000075188A
Authority
KR
South Korea
Prior art keywords
sequences
sync
correlation value
sequence
correlation
Prior art date
Application number
KR1019990019644A
Other languages
Korean (ko)
Other versions
KR100396286B1 (en
Inventor
박진수
김재열
최호규
강희원
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-1999-0019644A priority Critical patent/KR100396286B1/en
Priority to AU51107/00A priority patent/AU751344B2/en
Priority to BR0006151-4A priority patent/BR0006151A/en
Priority to CA002338046A priority patent/CA2338046A1/en
Priority to PCT/KR2000/000553 priority patent/WO2000074290A1/en
Priority to CN00801168A priority patent/CN1315090A/en
Priority to EP00935677A priority patent/EP1101312A4/en
Priority to JP2001500475A priority patent/JP2003501875A/en
Publication of KR20000075188A publication Critical patent/KR20000075188A/en
Application granted granted Critical
Publication of KR100396286B1 publication Critical patent/KR100396286B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H04B7/2662—Arrangements for Wireless System Synchronisation
    • H04B7/2671—Arrangements for Wireless Time-Division Multiple Access [TDMA] System Synchronisation
    • H04B7/2678—Time synchronisation
    • H04B7/2681—Synchronisation of a mobile station with one base station
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/0055—Synchronisation arrangements determining timing error of reception due to propagation delay
    • H04W56/0065—Synchronisation arrangements determining timing error of reception due to propagation delay using measurement of signal travel time
    • H04W56/007—Open loop measurement
    • H04W56/0075—Open loop measurement based on arrival time vs. expected arrival time
    • H04W56/0085—Open loop measurement based on arrival time vs. expected arrival time detecting a given structure in the signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

PURPOSE: An apparatus for generating/transceiving synchronous words of an asynchronous code division multiple access(CDMA) communications system is provided to have a length of 15 of at least two sequences to generate a first correlation having a maximum value when starting points of the sequences are equal, and to generate a second correlation having a minimum value in two specific offsets to generate a third correlation in the rest offsets, so as to verify frame synchronizations with a high reliability. CONSTITUTION: A despreader(1011) is applied with a frame synchronization by an output of a synchronizer(1013), and despreads information of data channels. A demultiplexer(1017) separates pilots from the despread data channels. A synchronous word extractor(1019) extracts synchronous words from the separated pilots. A synchronous word generator(1023) has a length of 15 of at least two sequences, and generates a synchronous word having a first correlation having a maximum value when starting points of the sequences are equal, then generates a synchronous word having a second correlation having a minimum value in two specific offsets. The synchronous word generator(1023) generates a synchronous word having a third correlation in the rest offsets. A frame synchronous verifier(1025) has a second threshold value for detecting the first correlation and a second threshold value detecting the second correlation, and accumulates the generated synchronous words and the extracted synchronous words to detect correlations. The frame synchronous verifier(1025) compares the detected correlations with the threshold values to generate a first deciding signal when the first correlation is detected, and generates a second deciding signal when the second correlation is detected, then generates a third deciding signal in the rest correlations. If the third deciding signal is received, the synchronizer(1013) moves the synchronous words as one slot, and if the second deciding signal is inputted, the synchronizer(1013) moves the synchronous words as specific slot units. If the first deciding signal is inputted, the synchronizer(1013) acquires a frame synchronization.

Description

비동기식 부호분할다중접속 통신시스템의 동기워드 생성 및 송수신장치 및 방법{APPARATUS AND METHOD FOR GENERATING SYNC WORD PATTERN AND TRANSMITTING AND RECEIVING SAID SYNC WORD IN W-CDMA COMMUNICATION SYSTEM}Synchronization word generation, transmission and reception device and method of asynchronous code division multiple access communication system

본 발명은 부호분할다중접속 통신시스템의 동기검증 장치 및 방법에 관한 것으로, 특히 비동기식 부호분할다중접속 통신시스템의 동기를 검증할 수 있는 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for verifying synchronization in a code division multiple access communication system, and more particularly, to an apparatus and method for verifying synchronization of an asynchronous code division multiple access communication system.

현재 3세대 이동통신을 위한 표준화 작업이 활발히 진행되는 가운데 전세계 이동통신을 하나로 통합하기 위한 노력이 활발해 지고 있다.Currently, standardization work for 3G mobile communication is actively underway, and efforts are being made to integrate global mobile communication into one.

특히 북미 방식인 동기식 부호분할다중접속(이하 cdma2000이라 칭한다)과 유럽 방식인 비동기식 부호분할다중접속(이하 W-CDMA라 칭한다) 간의 통합(Harmonization)이 가속화 되고 있다. 상기와 같은 통합 과정에서, 최근에는 비동기 방식인 W-CDMA의 칩 레이트(Chip Rate)가 4.096Mcps(chip per sec)에서 3.84 Mcps로 조정될 가능성이 커졌다. 따라서 4.096 Mcps의 칩 레이트로 동작하던 W-CDMA의 경우 칩 레이트를 3.84cps/4.096cps, 즉 15/16 배로 줄이면서도 시스템 동작이 가능하도록 일부를 재 설계하는 것이 필요하다. 종래의 비동기식 부호분할다중접속 통신시스템에서는 프레임(frame) 당 슬롯들의 수가 16개임을 고려하면, 칩 레이트의 15/16 배가 됨에 따라 비동기식 부호분할다중접속 통신시스템의 슬롯의 수를 16에서 15로 바꾸는 것이 슬롯 구조 변경 없이 설계를 최적화하는 방법이 될 것으로 생각된다.In particular, harmonization between North American synchronous code division multiple access (hereinafter referred to as cdma2000) and European asynchronous code division multiple access (hereinafter referred to as W-CDMA) has been accelerated. In the above integration process, the possibility of recently adjusting the chip rate of the asynchronous W-CDMA to 3.84 Mcps at 4.096 Mcps (chip per sec). Therefore, in the case of W-CDMA operating at a chip rate of 4.096 Mcps, it is necessary to redesign some parts of the system to reduce the chip rate to 3.84 cps / 4.096 cps, or 15/16 times. Considering that the number of slots per frame is 16 in the conventional asynchronous code division multiple access communication system, the number of slots in the asynchronous code division multiple access communication system is changed from 16 to 15 as the chip rate is 15/16 times. It is believed that this will be a way to optimize the design without changing the slot structure.

따라서 cdma 2000과 W-CDMA 간의 통합을 위하여 상기 비동기식 부호분할다중접속 통신시스템의 프레임을 구성하는 슬롯들의 수를 변경하면, 설계 변경이 필요한 부분들 중의 하나는 프레임 동기 검증에 사용되는 파일럿 동기워드 패턴이다.Therefore, if the number of slots constituting the frame of the asynchronous code division multiple access communication system is changed for the integration between cdma 2000 and W-CDMA, one of the parts requiring design change is a pilot sync word pattern used for frame synchronization verification. to be.

또한 종래의 비동기 부호분할다중접속 통신시스템의 기술 중, 1999년 5월 현재 3GPP(3rd Generation Partnership Project)에서 진행 중인 W-CDMA 무선통신 규격에서는 동기워드를 사용하는 프레임의 동기를 검증하는 기술이 포함되어 있다. 상기 종래 기술에서의 동기워드는 한 프레임이 16개의 슬롯으로 이루어 졌다는 가정하에 설계된 것이다. 그러나 상기한 바와 같이 현재 슬롯의 수가 한 프레임 당 16개에서 15개로 변경된 새로운 설계가 현재 논의 중이다. 이때 프레임 당 슬롯의 수가 15개로 되면, 종래의 16 슬롯 용 동기 검증 방법이 프레임 당 15 슬롯을 사용하는 시스템에 그대로 적용될 수가 없다. 따라서 프레임당 슬롯 수가 15개가 될 경우, 이에 따른 새로운 동기 검증 방법이 설계되어야 한다.In addition, among the technologies of the conventional asynchronous code division multiple access communication system, the W-CDMA wireless communication standard, which is underway in the 3rd Generation Partnership Project (3GPP) as of May 1999, includes a technique of verifying synchronization of a frame using a sync word. It is. The sync word in the prior art is designed on the assumption that one frame consists of 16 slots. However, as discussed above, a new design is now under discussion, with the number of slots currently changing from 16 to 15 per frame. At this time, if the number of slots per frame is 15, the conventional 16-slot synchronous verification method cannot be applied to a system using 15 slots per frame. Therefore, when the number of slots per frame is 15, a new synchronous verification method must be designed accordingly.

따라서 본 발명의 목적은 비동기식 부호분할다중접속 통신시스템에서 동기 검증을 위한 동기워드패턴을 생성하는 장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide an apparatus and method for generating a sync word pattern for synchronous verification in an asynchronous code division multiple access communication system.

본 발명의 다른 목적은 부호분할다중접속 통신시스템에서 길이가 15인 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 발생할 수 있는 장치 및 방법을 제공함에 있다.Another object of the present invention is to provide at least two sequences of length 15 in a code division multiple access communication system, generating a first correlation value having a maximum point when the sequences coincide with a starting point, and at two specific offsets. An apparatus and method for generating a second correlation value having a minimum point and generating a synchronization word having a third correlation value at an intermediate position at remaining offsets are provided.

본 발명의 또 다른 목적은 길이가 2K-1 (K는 양의 정수)인 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 발생할 수 있는 장치 및 방법을 제공함에 있다.Another object of the invention is to have at least two sequences of length 2 K −1 (K is a positive integer), generating a first correlation value having a maximum point when the sequences coincide with each other, An apparatus and method for generating a second correlation value having a minimum point at two specific offsets and generating a synchronization word having a third correlation value at an intermediate position at remaining offsets are provided.

본 발명의 또 다른 목적은 비동기 부호분할다중접속 통신시스템에서 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 생성하여 전송할 수 있는 장치 및 방법을 제공함에 있다.It is still another object of the present invention to provide at least two sequences in an asynchronous code division multiple access communication system, generating a first correlation value having a maximum point when the sequences coincide with a starting point, and a minimum point at two specific offsets. The present invention provides a device and method for generating a second correlation value with and generating and transmitting a sync word having a third correlation value at an intermediate position at remaining offsets.

본 발명의 다른 목적은 부호분할다중접속 통신시스템에서 송신측이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 사용하는 데이터를 전송하고, 수신측이 이런 동기워드를 이용하여 수신측에서 프레임 동기를 획득할 수 있는 장치 및 방법을 제공함에 있다.Another object of the present invention is to generate a first correlation value having a maximum point when a transmitting side matches a start point in a code division multiple access communication system, and generate a second correlation value having a minimum point at two specific offsets. The present invention provides an apparatus and method for transmitting data using a sync word having a third correlation value of an intermediate position at the remaining offsets, and allowing a receiver to acquire frame sync at the receiver by using the sync word.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 부호분할다중접속 통신시스템에서 1프레임이 15슬롯으로 이루어지고, 각 슬롯들의 동기워드를 이용하여 프레임 동기를 수행하는 동기워드 생성장치가, 길이가 15인 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 발생한다.In a code division multiple access communication system according to an embodiment of the present invention for achieving the above object, a synchronization word generation device for performing frame synchronization using a synchronization word of each slot includes one frame having 15 slots. Having at least two sequences of 15, the sequences generating a first correlation value having a maximum point when the starting points match, generating a second correlation value having a minimum point at two specific offsets, and remaining offsets Generates a sync word having a third correlation value at an intermediate position.

또한 본 발명의 실시예에 따른 1프레임이 15개의 슬롯들로 구성되는 부호분할다중접속 통신시스템의 채널 송신장치가, 길이가 15인 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 발생하는 동기워드 발생기와, 상기 동기비트들 및 동기워드에 사용되지 않는 파일럿 비트를 선택하여 상기 슬롯 내의 파일럿 구간의 설정된 위치에 삽입하는 제1선택기와, 상기 제1선택기에서 출력되는 파일럿 비트들과 다른 데이터를 선택하여 송신할 채널 데이터를 발생하는 제2선택기로 구성된다.In addition, when a channel transmitter of a code division multiple access communication system in which one frame consists of 15 slots according to an embodiment of the present invention includes at least two sequences having a length of 15 and the sequences coincide with a starting point, A sync word generator for generating a first correlation value having a maximum point, generating a second correlation value having a minimum point at two specific offsets, and generating a synchronization word having a third correlation value at an intermediate position at the remaining offsets And a first selector for selecting the synchronization bits and pilot bits not used for the synchronization word and inserting the pilot bits into the set positions of the pilot section in the slot, and selecting data different from the pilot bits output from the first selector. And a second selector for generating channel data for transmission.

그리고 본 발명의 실시예에 따른 부호분할다중접속 통신시스템의 수신장치가, 제3판정신호 수신시 프레임을 한 슬롯 이동시키고, 제2판정신호 입력시 상기 프레임을 특정수의 슬롯 이동시키며, 상기 제1판정신호 입력시 프레임이 동기를 획득하는 동기부와, 상기 동기부의 출력에 의해 프레임 동기가 이루어져 데이터 채널의 정보를 역확산하는 역확산기와, 상기 역확산되는 데이터 채널에서 파일럿을 분리하는 역다중화기와, 상기 분리된 파일럿에서 동기워드를 추출하는 동기워드 추출기와, 길이가 15인 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 발생하는 동기워드 발생기와, 제1상관값을 검출하기 위한 제1임계값 및 제2상관값을 검출하기 위한 제2임계값을 구비하며, 상기 발생되는 동기워드와 상기 추출된 동기워드를 누적하여 상관값을 검출하고, 상기 상관값을 상기 임계값들과 비교하여 상기 제1상관값 검출시 상기 제1판정신호를 발생하고, 상기 제2상관값 검출시 상기 제2판정신호를 발생하며, 나머지 상관값에서 상기 제3판정신호를 발생하는 프레임동기 검증기로 구성된다.In addition, the receiving apparatus of the code division multiple access communication system according to an embodiment of the present invention moves a frame by one slot when receiving a third determination signal, moves the frame by a certain number of slots when a second determination signal is input, A synchronization unit for acquiring synchronization of a frame at the time of one determination signal, a despreader for de-spreading information of a data channel through frame synchronization by an output of the synchronization unit, and a demultiplexer for separating pilots in the despread data channel And a sync word extractor for extracting a sync word from the separated pilot, and at least two sequences of length 15, generating a first correlation value having a maximum point when the sequences coincide with each other. Generates a second correlation value having a minimum point at the specific offsets, and generates a synchronization word having a third correlation value at an intermediate position at the remaining offsets. And a second threshold value for detecting a first correlation value and a second correlation value for detecting a first correlation value, and accumulating and correlating the generated synchronization word with the extracted synchronization word. A value is detected, the correlation value is compared with the thresholds to generate the first determination signal upon detection of the first correlation value, the second determination signal upon generation of the second correlation value, and the remaining correlations. And a frame synchronization verifier that generates the third decision signal at a value.

도 1a - 도 1c는 비동기식 부호분할다중접속 통신시스템에서 프레임 동기의 개념을 도시하는 도면1A-1C illustrate the concept of frame synchronization in an asynchronous code division multiple access communication system.

도 2a - 도 2d는 비동기식 부호분할다중접속 통신시스템에서 각 채널들의 슬롯 구조를 도시하는 도면2A through 2D are diagrams illustrating slot structures of respective channels in an asynchronous code division multiple access communication system.

도 3a - 도 3h는 비동기식 부호분할다중접속 통신시스템에서 각 채널의 파일럿 구조를 도시하는 도면3A through 3H are diagrams illustrating a pilot structure of each channel in an asynchronous code division multiple access communication system.

도 4a - 도 4c는 비동기식 부호분할다중접속 통신시스템에서 각 슬롯들의 동기워드를 도시하는 도면4A through 4C are diagrams showing sync words of respective slots in an asynchronous code division multiple access communication system.

도 5는 도1에서 도 4와 같은 구조를 갖는 프레임, 슬롯, 파일럿 및 동기워드의 관계를 도시하는 도면FIG. 5 is a diagram illustrating a relationship between a frame, a slot, a pilot, and a sync word having the structure shown in FIG. 1 to FIG. 4.

도 6은 본 발명의 실시예에 따른 비동기식 부호분할다중접속 통신시스템에서 사용하는 동기워드 형태를 도시하는 도면6 is a diagram illustrating a sync word form used in an asynchronous code division multiple access communication system according to an embodiment of the present invention.

도 7은 본 발명의 실시예에 따라 동기워드를 발생하는 과정을 도시하는 흐름도7 is a flowchart illustrating a process of generating a sync word according to an embodiment of the present invention.

도 8은 본 발명의 실시예에 따른 도 6과 같은 구조를 갖는 동기워드의 상관 특성을 도시하는 도면8 illustrates a correlation characteristic of a sync word having the same structure as in FIG. 6 according to an embodiment of the present invention.

도 9는 본 발명의 실시예에 따른 비동기식 부호분할다중접속 통신시스템의 송신 장치의 구조를 도시하는 도면9 is a diagram showing the structure of a transmitting apparatus of an asynchronous code division multiple access communication system according to an embodiment of the present invention.

도 10은 본 발명의 실시예에 따른 비동기식 부호분할다중접속 통신시스템의 수신 장치의 구조를 도시하는 도면10 is a diagram showing the structure of a receiving apparatus of an asynchronous code division multiple access communication system according to an embodiment of the present invention.

도 11은 도 10과 같은 구조를 갖는 수신장치에서 동기워드 발생기의 구현예를 도시하는 도면FIG. 11 is a diagram illustrating an implementation example of a sync word generator in a receiving device having the structure as shown in FIG. 10.

도 12는 도 10과 같은 구조를 갖는 수신장치에서 다른 실시예에 따른 동기워드 발생기의 구현 예를 도시하는 도면FIG. 12 is a diagram illustrating an implementation example of a sync word generator according to another embodiment in a receiving device having the structure as illustrated in FIG. 10.

도 13은 도 10과 같은 구조를 갖는 수신장치에서 프레임 동기 검증 장치의 구조를 도시하는 도면FIG. 13 is a diagram illustrating a structure of a frame synchronization verifying apparatus in a receiving apparatus having the structure shown in FIG. 10.

도 14는 도 10과 같은 구조를 갖는 수신장치에서 프레임 동기를 검증하여 획득하는 과정을 도시하는 흐름도FIG. 14 is a flowchart illustrating a process of verifying and obtaining frame synchronization in a receiving apparatus having the structure as shown in FIG. 10.

본 발명의 실시예에 따라 동기워드 패턴 및 동기의 여부를 검증하는 것은 CDMA 이동통신 시스템에 적용될 수 있는 기술로, 특히 기지국간 비동기식(asynchronous) CDMA 이동통신 시스템에 적합한 기술이다. 구체적인 기술 분야는 동기 검증을 위해 동기워드(sync word)를 사용하는 방법에 관한 것이다. 여기서 동기워드란 미리 설정되어 송신기 및 수신기가 모두 알고 있는 특정 패턴의 비트열을 의미한다. 상기 동기워드 패턴에 관한 정보는 미리 결정하여 송수신기에 저장해 두는 것이 일반적이나, 실제 동작시에 발생시키거나 송수신기 간에 주고 받을 수도 있다.Verifying the synchronization word pattern and the synchronization according to an embodiment of the present invention is a technique that can be applied to a CDMA mobile communication system, and particularly, a technique suitable for an asynchronous CDMA mobile communication system between base stations. The specific technical field relates to a method of using a sync word for synchronous verification. Here, the sync word refers to a bit string of a specific pattern which is preset and known to both the transmitter and the receiver. The information on the sync word pattern is generally determined in advance and stored in the transceiver. However, the sync word pattern may be generated during actual operation or exchanged between the transceivers.

또한 동기(sync. ; synchronization)는 PN 칩 동기, 슬롯 동기, 프레임 동기로 나누어 볼 수 있는데, 이는 송신기로부터 각각 PN 칩, 슬롯, 프레임 단위로 전송되는 신호와 이 신호에 대한 수신기의 동작이 시간적으로 일치하도록 하는 것을 의미한다. 특히 본 발명의 실시예에서는 기본 전송 단위인 프레임의 동기를 검증하기 위한 동기워드 생성 방법 및 장치를 제공한다. 여기서 상기 프레임 동기 검증은 이미 PN 칩 동기, 슬롯 (프레임의 분할) 동기, 그리고 프레임 동기 획득이 이루어 진 후에 수행되는 절차이다. 상기와 같이 프레임의 동기를 검증하기 위해, 상기 송신기는 프레임 내에 각 슬롯 마다 특정 패턴을 가지는 비트열, 즉 동기워드를 송신하고, 수신기에서는 수신되는 동기워드와 자체 발생 동기워드의 상관 값을 구하여 프레임 동기 여부를 판단한다. 상기 프레임 동기 여부를 판단한 후, 동기가 맞지 않으면 동기를 맞추기 위한 과정을 수행하고, 동기가 맞으면 프레임을 복조 및 복호하여 정보를 획득한다. 상기와 같은 동작은 도 14를 참조하여 후술하기로 한다.In addition, synchronization can be divided into PN chip synchronization, slot synchronization, and frame synchronization, which means that a signal transmitted from a transmitter in units of PN chips, slots, and frames, and a receiver's operation of the signal in time To match. In particular, an embodiment of the present invention provides a method and apparatus for generating a sync word for verifying synchronization of a frame which is a basic transmission unit. In this case, the frame synchronization verification is a procedure that is performed after PN chip synchronization, slot (division of frame) synchronization, and frame synchronization are acquired. In order to verify the synchronization of the frame as described above, the transmitter transmits a string of bits having a specific pattern, i.e., a sync word, for each slot in the frame, and the receiver obtains a correlation value between the received sync word and the self-generated sync word. Determine whether you are motivated. After determining whether the frame is synchronized, if synchronization is not performed, a process for synchronization is performed. If synchronization is correct, information is obtained by demodulating and decoding the frame. The above operation will be described later with reference to FIG. 14.

먼저 프레임 동기에 대한 동작을 살펴본다. 도 1a - 도 1c는 비동기 방식의 부호분할다중접속 통신시스템에서 프레임 동기의 개념을 설명하는 도면이다. 상기 도 1a - 도 1c는 1에서 15까지는 슬롯 번호를 나타내며, 15 개의 슬롯이 한 프레임을 이루는 경우를 도시하고 있다.First, let's look at the operation of frame synchronization. 1A to 1C are diagrams for explaining the concept of frame synchronization in an asynchronous code division multiple access communication system. 1A to 1C show slot numbers 1 to 15, and shows a case in which 15 slots constitute one frame.

상기 도 1a, 도 1b, 도 1c에서 각각 위 부분의 프레임은 수신되는 신호의 실제 프레임 시간을 나타내며, 아래 부분의 프레임은 수신기가 획득한 프레임 시간을 나타낸다. 이때 도 1a는 수신되는 실제 프레임 시간 및 수신기가 획득한 프레임의 시간이 일치하여 두 프레임간의 동기가 맞는 경우를 도시하고 있다. 그리고 도 1b 및 도 1c는 실제 수신된 프레임의 시간과 수신기가 획득한 프레임이 시간이 상이하여, 두 프레임 간의 동기가 맞지 않는 예를 도시하고 있다. 여기서 상기 도 1b 및 도 1c에 도시된 바와 같이, 프레임의 동기가 맞지 않더라도 슬롯의 동기는 맞는(즉, 슬롯 경계는 일치하는) 것으로 가정한다. 상기 도 1b와 도 1c에서와 같이 슬롯의 정수배 만큼 프레임 동기가 어긋났을 때, 어긋난 정도의 슬롯 단위의 크기를 오프셋이라고 정의하기로 한다. 예를 들어 도1a는 오프셋이 0, 도1b는 오프셋이 +1, 도 1c는 오프셋이 -5인 경우를 나타낸다. 오프셋이 15 또는 15의 배수 인 경우는 오프셋이 0인 경우와 같다고 볼 수 있다. 여기서 오프셋이 - 인 경우는 주기적 성질에 따라 오프셋이 +인 경우와 동일하게 취급될 수 있다.1A, 1B, and 1C, the upper frame represents the actual frame time of the received signal, and the lower frame represents the frame time obtained by the receiver. In this case, FIG. 1A illustrates a case in which synchronization between two frames is matched because the actual frame time received and the time of a frame acquired by the receiver match. 1B and 1C illustrate an example in which the synchronization between two frames is not correct because the time of the actually received frame and the frame acquired by the receiver are different from each other. Here, as shown in FIGS. 1B and 1C, it is assumed that slot synchronization is correct (that is, slot boundaries coincide) even if the frame is not synchronized. As shown in FIGS. 1B and 1C, when the frame synchronization is shifted by an integer multiple of the slot, the offset unit size is defined as the offset. For example, FIG. 1A illustrates an offset of 0, FIG. 1B of an offset of +1, and FIG. 1C of an offset of -5. When the offset is 15 or a multiple of 15, it can be regarded as the case where the offset is 0. In this case, the offset of-may be treated in the same manner as the offset of + depending on the periodic nature.

도 2a - 도 2d는 현재 진행중인 3GPP W-CDMA 무선 표준에 따른 각 채널별 슬롯 내 파일럿의 위치 및 비트 수를 도시하는 도면이다. 여기서 각 채널 내의 파일럿은 변조 없이 확산되어 전송되는 신호로, 동기(conherent) 복조에 기준이 되는, 즉 채널 추정에 사용될 수 있는 신호이다.2A to 2D are diagrams illustrating the position and number of bits in a pilot slot for each channel according to an ongoing 3GPP W-CDMA radio standard. Here, the pilot in each channel is a signal that is spread and transmitted without modulation, and is a signal that can be used for channel estimation, that is, a reference for synchronous demodulation.

상기 도 2a는 업링크 DPCCH 채널(Uplink Dedicated Physical Control Channel)의 슬롯 구조로써, 상기 파일럿은 각 슬롯의 앞부분에 위치되며 5,6,7, 또는 8 비트를 차지한다. 도 2b는 다운링크 전용 물리채널인 DPCH(Downlink Dedicated Physical Channel)의 슬롯 구조로써, 상기 파일럿은 슬롯 뒤부분에 위치되며 4,8, 또는 16 비트를 차지한다. 도 2c는 다운링크 PCCPCH 채널(Downlink Primary Common Control Physical Channel)의 슬롯 구조로써, 상기 파일럿은 슬롯의 뒤부분에 위치되며 8 비트를 차지한다. 도 2d는 다운링크 SCCPCH 채널(Downlink Secondary Common Control Physical Channel)의 슬롯 구조로써, 상기 파일럿은 슬롯 뒤부분에 위치되며 8 또는 16 비트를 차지한다.FIG. 2A illustrates a slot structure of an uplink dedicated physical control channel (DPCCH). The pilot is located at the front of each slot and occupies 5, 6, 7, or 8 bits. FIG. 2B illustrates a slot structure of a downlink dedicated physical channel (DPCH), which is a downlink dedicated physical channel. The pilot is located behind the slot and occupies 4, 8, or 16 bits. FIG. 2C illustrates a slot structure of a downlink primary common control physical channel (PCCPCH) channel. The pilot is located at the rear of the slot and occupies 8 bits. FIG. 2D illustrates a slot structure of a downlink secondary common control physical channel (SCCPCH) channel, wherein the pilot is located behind the slot and occupies 8 or 16 bits.

상기 도 2a - 도 2d와 같은 구조를 갖는 파일럿이 이루는 비트들 중의 일부가 동기워드를 형성하는데 사용될 수 있다. 여기서 상기 동기워드를 형성하는데 사용되는 비트들(이하 동기 비트들이라 칭함)중 한 슬롯에 포함된 비트들을 통틀어 동기 심벌로 정의하기로 한다. 그러면 상기 각 동기 비트들이 모여서 한 슬롯에 하나의 동기 심벌을 이루고, 한 프레임 내에 상기 각 슬롯의 동기 심벌들이 모여서 하나의 동기워드를 이룬다.Some of the bits of the pilot having the structure shown in FIGS. 2A to 2D may be used to form a sync word. Herein, bits included in one slot of bits used to form the sync word (hereinafter, referred to as sync bits) will be defined as a sync symbol. Then, each sync bit is gathered to form one sync symbol in one slot, and the sync symbols of each slot are gathered in one frame to form a sync word.

도 3a - 도 3h는 현재 진행중인 3GPP W-CDMA 무선표준에 적용된 각 채널의 특정 슬롯에 포함된 파일럿 비트 중 프레임 동기 심벌로 사용되는 비트들의 구조를 도시하는 도면이다. 상기 도 3a - 도 3h에서 각각 흰색으로 도시된 비트들은 각 슬롯에서 동일한 값을 가지는 파일럿 비트들(즉, 한 슬롯에 포함된 파일럿 비트들 중 동기워드의 일부가 아닌 비트들: 이하 일반 파일럿 비트 라 칭함)을 나타내며, 어두운 색으로 도시된 비트들은 각 슬롯별로 특별한 값을 가지는 파일럿 비트들(즉, 프레임 동기 검증에 사용되는 동기 비트들, 파일럿 비트들 중 동기워드를 이루는 비트들)을 도시하고 있다. 상기 파일럿 비트들은 전부 또는 일부가 채널 추정에 사용될 수 있다.3A to 3H are diagrams illustrating a structure of bits used as frame sync symbols among pilot bits included in a specific slot of each channel applied to an ongoing 3GPP W-CDMA radio standard. The bits shown in white in FIGs. 3A to 3H are pilot bits having the same value in each slot (that is, bits which are not part of a sync word among pilot bits included in one slot: Bits shown in dark color indicate pilot bits having a special value for each slot (ie, sync bits used for frame synchronization verification, bits forming a sync word among pilot bits). . All or part of the pilot bits may be used for channel estimation.

상기 도 3a - 도 3d는 업링크 DPCCH의 한 슬롯 내에서 5,6,7,8 비트의 파일럿 중 각각 4 비트가 동기 비트로 사용되는 경우를 도시하고 있다. 그리고 도 3e 및 도 3f는 다운링크 DPCH의 한 슬롯 내에서 4 비트의 파일럿, 그리고 4 비트의 다이버시티 파일럿 중, 각각 2 비트가 동기 비트로 사용되는 경우를 도시하고 있다. 도 3g는 다운링크의 DPCH, PCCPCH, 또는 SCPPCH의 한 슬롯 내에서 8 비트의 파일럿 중 4 비트가 동기 비트로 사용되는 경우를 도시하는 도면이다. 도 3h는 다운링크의 DPCH 또는 SCCPCH의 한 슬롯 내에서 16 비트의 파일럿 중 8 비트가 동기 비트로 사용되는 경우를 도시하고 있다.3A to 3D illustrate a case in which 4 bits each of 5, 6, 7, and 8 bits are used as sync bits in one slot of an uplink DPCCH. 3E and 3F illustrate a case in which two bits are used as sync bits, respectively, of a 4-bit pilot and a 4-bit diversity pilot in one slot of the downlink DPCH. FIG. 3G is a diagram illustrating a case where 4 bits of 8-bit pilots are used as sync bits in one slot of DPCH, PCCPCH, or SCPPCH in the downlink. FIG. 3H illustrates a case in which 8 bits of 16-bit pilots are used as sync bits in one slot of the DPCH or SCCPCH of the downlink.

상기 도 2a - 도 2d와 도3a - 도 3h에 도시된 바와 같이 파일럿 비트들 중에서 동기 비트의 위치 및 개수는 본 발명의 실시예에 대한 이해를 돕기 위해 구현한 예를 도시하는 도면으로, 상기 도 2a - 도 2d 및 도 3a - 도 3h와 같은 구조 이외에도 많은 조합들이 가능하며, 본 발명의 실시예에서는 이와 다른 형태의 비트 배열에 대해서도 쉽게 적용이 가능함에 유의하여야 한다.As shown in FIGS. 2A-2D and 3A-3H, the position and number of sync bits among pilot bits are an example implemented to help an understanding of an embodiment of the present invention. It should be noted that many combinations are possible in addition to the structures shown in FIGS. 2A-2D and 3A-3H, and the present invention can be easily applied to other types of bit arrangements.

본 발명의 실시예에서는 상기한 바와 같이 한 프레임이 15개 또는 2P- 1 (P는 양의 정수)의 슬롯으로 구성되는 비동기 방식의 부호분할다중접속 통신시스템에서, 일반적으로 적용되는 동기워드 패턴과, 이런 동기워드 패턴을 생성하는 방법 및 장치를 제공한다. 본 발명의 실시예에서는 설명의 편의상 한 프레임의 슬롯 수는 15개인 경우로 가정하여 설명하기로 한다.In the embodiment of the present invention, as described above, in the asynchronous code division multiple access communication system in which one frame consists of 15 or 2 P -1 slots (P is a positive integer), a sync word pattern generally applied And a method and apparatus for generating such a sync word pattern. In the embodiment of the present invention, for convenience of description, it is assumed that the number of slots of one frame is 15.

도 4a - 도 4c는 15개의 슬롯들로 이루어지는 한 프레임 내에서 각 슬롯들의 동기비트들을 추출하여 동기워드의 구조를 도시하는 도면이다.4A to 4C are diagrams illustrating a structure of a sync word by extracting sync bits of respective slots within a frame including 15 slots.

상기 도 4a는 하나의 슬롯에 포함된 동기 심벌이 2비트로 구성된 경우 한 프레임 내에 30(=2*15) 비트의 동기심벌들로 동기워드가 구성됨을 도시하고 있다. 도 4b는 하나의 슬롯에 포함된 동기 심벌이 4비트로 구성된 경우 한 프레임 내에 60(=4*15)비트의 동기심벌들로 동기워드가 구성됨을 도시하고 있다. 도 4c는 하나의 슬롯에 동기 심벌이 8비트로 구성된 한 프레임 내에 120(8*15)비트의 동기심벌들로 동기워드가 구성됨을 도시하고 있다. 상기 도 4a - 도 4c와 같은 구조를 갖는 동기워드들은 매 프레임 마다 반복된다.4A illustrates that a sync word is composed of sync symbols of 30 (= 2 * 15) bits in one frame when the sync symbol included in one slot consists of 2 bits. 4B illustrates that a sync word is composed of sync symbols of 60 (= 4 * 15) bits in one frame when the sync symbol included in one slot is composed of 4 bits. FIG. 4C shows that a sync word is composed of 120 (8 * 15) bit sync symbols in a frame composed of 8 bits of a sync symbol in one slot. The sync words having the structure shown in FIGS. 4A to 4C are repeated every frame.

도 5는 상기와 같은 구조를 갖는 프레임, 슬롯, 파일럿, 동기워드의 관계를 도시하는 도면이다. 상기 도 5를 참조하면, (5a)와 같이 하나의 프레임은 도 1에 도시된 바와 같이 15개의 슬롯으로 구성되며, (5b)와 같이 하나의 슬롯은 파일럿과 정보 데이터 등으로 구성되고, (5c)와 같이 파이럿은 동기워드를 이루는 동기비트들과 동기워드의 일부가 아닌 일반 파일럿비트들로 구성되며, (5d)와 같이 동기워드는 (5a)와 같은 한 프레임 내에서 (5c)와 같은 동기비트들로 이루어짐을 도시하고 있다.5 is a diagram illustrating a relationship between a frame, a slot, a pilot, and a sync word having the above structure. Referring to FIG. 5, one frame includes 15 slots as shown in FIG. 1, as shown in FIG. 5A, and one slot includes pilot and information data, as shown in FIG. 5B. The pilot consists of the sync bits that make up the sync word and the normal pilot bits that are not part of the sync word.The sync word, like (5d), is a sync such as (5c) within one frame such as (5a). It is made up of bits.

도 6은 본 발명의 실시예에 따라 생성되는 동기워드의 패턴을 도시하는 도면으로써, 60비트 동기워드를 가정하고 있다.FIG. 6 is a diagram illustrating a pattern of sync words generated according to an embodiment of the present invention, and assumes a 60-bit sync word.

상기 도 6을 참조하면, 한 슬롯 당 동기 비트들의 수, 즉 동기 심벌의 비트 수를 N이라고 할 때, 상기 동기워드의 주기(이하 동기워드 길이 라 칭함)는 15N 이 된다. 따라서 도 5에 도시된 바와 같이, N 이 4인 경우 동기워드 길이는 60 비트가 된다.Referring to FIG. 6, when the number of sync bits per slot, that is, the number of bits of a sync symbol is N, the period of the sync word (hereinafter referred to as sync word length) is 15N. Therefore, as shown in FIG. 5, when N is 4, the sync word length is 60 bits.

도6에 나타낸 바와 같이 동기 워드는 주기가 15인 N개의 sequence로 이루어진다. 각 sequence는 한 프레임의 슬롯들 내에서 동일한 위치에 있는 동기 비트들로 이루어지며 따라서 주기는 슬롯 수와 같은 15가 된다.As shown in Fig. 6, the sync word is composed of N sequences having a period of 15. Each sequence consists of sync bits at the same position in the slots of a frame, so the period is 15 equal to the number of slots.

N 개의 sequence들 중 n 번째 sequence의 i 번째 원소를 Sn(i) 라고 하면, 각 슬롯의 동기심벌은하기 <표 1>과 같다.If the i th element of the n th sequence of the N sequences is S n (i), the synchronization symbols of the slots are shown in Table 1 below.

1 번째 슬롯의 동기 심벌은 S1(1), S2(1), ..., SN(1)2 번째 슬롯의 동기 심벌은 S1(2), S2(2), ..., SN(2)3 번째 슬롯의 동기 심벌은 S1(3), S2(3), ..., SN(3)4 번째 슬롯의 동기 심벌은 S1(4), S2(4), ..., SN(4)5 번째 슬롯의 동기 심벌은 S1(5), S2(5), ..., SN(5)6 번째 슬롯의 동기 심벌은 S1(6), S2(6), ..., SN(6)7 번째 슬롯의 동기 심벌은 S1(7), S2(7), ..., SN(7)8 번째 슬롯의 동기 심벌은 S1(8), S2(8), ..., SN(8)9 번째 슬롯의 동기 심벌은 S1(9), S2(9), ..., SN(9)10 번째 슬롯의 동기 심벌은 S1(10), S2(10), ..., SN(10)11 번째 슬롯의 동기 심벌은 S1(11), S2(11), ..., SN(11)12 번째 슬롯의 동기 심벌은 S1(12), S2(12), ..., SN(12)13 번째 슬롯의 동기 심벌은 S1(13), S2(13), ..., SN(13)14 번째 슬롯의 동기 심벌은 S1(14), S2(14), ..., SN(14)15 번째 슬롯의 동기 심벌은 S1(15), S2(15), ..., SN(15)The synchronization symbols of the first slot are S 1 (1), S 2 (1), ..., S N (1) The synchronization symbols of the second slot are S 1 (2), S 2 (2), ... , S N (2) Synchronization symbols in slot 3 are S 1 (3), S 2 (3), ..., S N (3) Synchronization symbols in slot 4 are S 1 (4), S 2 ( 4), ..., S N (4) Synchronous symbols in slot 5 are S 1 (5), S 2 (5), ..., S N (5) Synchronization symbols in slot 6 are S 1 ( 6), S 2 (6), ..., S N (6) The sync symbol of the seventh slot is S 1 (7), S 2 (7), ..., S N (7) Synchronization symbols are S 1 (8), S 2 (8), ..., S N (8) .Synchronization symbols in slot 9 are S 1 (9), S 2 (9), ..., S N ( 9) The synchronization symbols of the 10th slot are S 1 (10), S 2 (10), ..., S N (10) The synchronization symbols of the 11th slot are S 1 (11), S 2 (11),. .., S N (11) Synchronous symbols in slot 12 are S 1 (12), S 2 (12), ..., S N (12) Synchronous symbols in slot 13 are S 1 (13), S 2 (13), ..., S N (13) The sync symbol of slot 14 is S 1 (14), S 2 (14), ..., S N (14) Sync symbol of slot 15 is S 1 (15), S 2 (15), ..., S N (15)

이때 상기 도 5의 경우, N의 값이 4이므로 동기 워드는 하기 <표 2>와 같다.In this case, since the value of N is 4, the sync word is shown in Table 2 below.

1 번째 슬롯의 동기 심벌은 S1(1), S2(1), S3(1), S4(1)2 번째 슬롯의 동기 심벌은 S1(2), S2(2), S3(2), S4(2)3 번째 슬롯의 동기 심벌은 S1(3), S2(3), S3(3), S4(3)4 번째 슬롯의 동기 심벌은 S1(4), S2(4), S3(4), S4(4)5 번째 슬롯의 동기 심벌은 S1(5), S2(5), S3(5), S4(5)6 번째 슬롯의 동기 심벌은 S1(6), S2(6), S3(6), S4(6)7 번째 슬롯의 동기 심벌은 S1(7), S2(7), S3(7), S4(7)8 번째 슬롯의 동기 심벌은 S1(8), S2(8), S3(8), S4(8)9 번째 슬롯의 동기 심벌은 S1(9), S2(9), S3(9), S4(9)10 번째 슬롯의 동기 심벌은 S1(10), S2(10), S3(10), S4(10)11 번째 슬롯의 동기 심벌은 S1(11), S2(11), S3(11), S4(11)12 번째 슬롯의 동기 심벌은 S1(12), S2(12), S3(12), S4(12)13 번째 슬롯의 동기 심벌은 S1(13), S2(13), S3(13), S4(13)14 번째 슬롯의 동기 심벌은 S1(14), S2(14), S3(14), S4(14)15 번째 슬롯의 동기 심벌은 S1(15), S2(15), S3(15), S4(15)The sync symbol of the first slot is S 1 (1), S 2 (1), S 3 (1), S 4 (1). The sync symbol of the second slot is S 1 (2), S 2 (2), S 3 (2), S 4 (2) The 3rd slot sync symbol is S 1 (3), S 2 (3), S 3 (3), S 4 (3) 4th slot sync symbol is S 1 ( 4), S 2 (4), S 3 (4), S 4 (4) Synchronization symbols in the 5th slot are S 1 (5), S 2 (5), S 3 (5), S 4 (5) The synchronization symbols of the sixth slot are S 1 (6), S 2 (6), S 3 (6), and S 4 (6). The synchronization symbols of the seventh slot are S 1 (7), S 2 (7), S 3 (7), S 4 (7) 8th slot sync symbol is S 1 (8), S 2 (8), S 3 (8), S 4 (8) 9th slot sync symbol is S 1 ( 9), S 2 (9), S 3 (9), S 4 (9) Synchronization symbols in the 10th slot are S 1 (10), S 2 (10), S 3 (10), S 4 (10) The synchronization symbol of the 11th slot is S 1 (11), S 2 (11), S 3 (11), S 4 (11) The synchronization symbol of the 12th slot is S 1 (12), S 2 (12), S 3 (12), S 4 (12) Sync symbol of the 13th slot is S 1 (13), S 2 (13), S 3 (13), S 4 (13) Sync symbol of the 14th slot is S 1 ( 14), S 2 (14), S 3 (14), S 4 The synchronization symbol of the 15th slot is S 1 (15), S 2 (15), S 3 (15), and S 4 (15).

상기 방법을 좀 더 설명하면 다음과 같이 나타낼 수 있다.The method can be described as follows.

과정 1. 슬롯 번호 i = 1 에서 15 까지 과정 2 이하를 반복한다.Procedure 1. Repeat procedure 2 and up to slot number i = 1 to 15.

과정 2. 슬롯 내 비트 번호 n = 1 에서 N 까지 과정 3을 반복한다.Step 2. Repeat step 3 from bit number n = 1 to N in the slot.

과정 3. 동기 비트 Sn(i)을 출력한다.Procedure 3. Output the sync bit S n (i).

상기와 같은 동기워드 생성 과정을 흐름도로 표현하면, 도 7과 같은 절차로 수행된다.Referring to the synchronization word generation process as described above, it is performed in the procedure shown in FIG.

상기 도 7을 참조하면, 동기워드 생성 동작이 시작되면, 711단계에서 슬롯 인덱스 i (slot index i)를 1로 하고, 713단계에서 슬롯 내의 동기 인덱스 n을 1로 한다. 이후 715단계에서 동기 비트 Sn(i)를 출력하고, 717단계에서 상기 동기 인덱스 n을 하나 증가시킨다. 이후 719단계에서 상기 동기 인덱스 n이 4보다 크면 상기 715단계로 진행하고, 그렇지 않으면 721단계로 진행하여 상기 슬롯 인덱스 i를 하나 증가시킨다. 이후 723단계에서 상기 슬롯 인덱스 i가 15보다 크면 상기 711단계로 되돌아가 슬롯 인덱스 i를 1로 초기화한 후 상기와 같은 동기워드 생성 동작을 반복 수행하며, 그렇지 않으면 713단계로 되돌아가 다음 슬롯의 동기비트들을 생성하기 위하여 동기 인덱스 n을 1로 초기화한 후 상기와 같은 동작을 반복 수행한다.Referring to FIG. 7, when the sync word generation operation is started, slot index i is set to 1 in step 711, and sync index n in the slot is 1 in step 713. In operation 715, the synchronization bit S n (i) is output, and in operation 717, the synchronization index n is increased by one. If the sync index n is greater than 4 in step 719, the process proceeds to step 715. Otherwise, the process proceeds to step 721 to increase the slot index i by one. If the slot index i is greater than 15 in step 723, the process returns to step 711, initializes the slot index i to 1, and repeats the sync word generation operation as described above. Otherwise, the process returns to step 713 to synchronize the next slot. After generating the synchronization index n to 1 to generate the bits, the above operation is repeated.

상기 동기 워드는 위와 같은 방법으로 여러 시퀀스(sequence)들의 조합으로 생성하거나 전체 동기 워드를 하나의 시퀀스로 보아 생성할 수도 있다. 상기 동기 워드는 동기 검출에 용이한 상관 특성을 가지도록 만들어진다.The sync word may be generated by a combination of several sequences in the above manner or may be generated by viewing the entire sync word as one sequence. The sync word is made to have a correlation characteristic that is easy for sync detection.

상기 도 7과 같은 과정으로 생성되는 동기워드는 그 특성에 따라 도 8과 같은 자기 상관 값 특성을 나타낸다.The sync word generated by the process as shown in FIG. 7 shows the autocorrelation value characteristic as shown in FIG. 8 according to the characteristic thereof.

상기 도 8을 참조하면, 상기와 같은 동기워드를 사용하는 경우, 도 1a와 같이 프레임 동기가 맞으면(즉, 오프셋이 영 또는 15의 배수인 경우) 동기 워드의 자기 상관 값이 최대점인 15N, 즉 제1상관값811을 나타낸다. 만약 상기 프레임 동기가 틀리면 (즉, 오프셋이 15의 배수가 아닌 경우), 오프셋에 따라 동기 워드의 자기 상관 값이 최대점과 최소점 사이의 값인 제3상관값813이 되거나, 자기 상관값이 최소점인 -P가 되는 제2상관값 812가 된다. 여기서 상기 P는 영보다 큰 수이다. 상관 값이 최소 상관값 -P가 되는 경우는 15개의 가능한 오프셋 중에 두 위치에서 나타나며, 본 발명의 실시예에서는 오프셋이 5인 경우와 10인 경우에 나타나도록 한다.Referring to FIG. 8, when using the sync word as described above, if the frame sync is correct as shown in FIG. 1A (i.e., the offset is a multiple of zero or 15), the autocorrelation value of the sync word is 15N, That is, the first correlation value 811 is shown. If the frame synchronization is not correct (i.e., the offset is not a multiple of 15), the autocorrelation value of the sync word is the third correlation value 813, which is a value between the maximum and minimum points depending on the offset, or the autocorrelation value is minimum. It becomes the 2nd correlation value 812 which becomes point -P. Where P is a number greater than zero. The case where the correlation value becomes the minimum correlation value -P appears at two positions among the 15 possible offsets, and in the embodiment of the present invention, the offset value is 5 and 10.

상기 도 8과 같은 특성을 가지는 동기워드를 구성하는 시퀀스 들은 다음과 같이 구할 수 있다.Sequences constituting a sync word having the characteristics as shown in FIG. 8 can be obtained as follows.

먼저 길이 15인 모든 수열, 즉 32768개의 수열들에 대해서 자기상관도 성질을 조사한다. 그러면 572가지 형태의 상관도 성질이 나타난다. 이 때, 상기 572개의 상관도 형태 중 모든 경우의 2개의 상관도 형태 쌍을 선택하여 각각의 오프셋에 대한 상관값들을 더하여 최소점의 개수가 최소이고, 최소상관값을 가지는 이외의 오프셋에서의 상관값의 절대값이 가능한한 작은 형태쌍을 골라낸다. 하기의 <표 3>은 상기의 과정에서 선택되어지는 형태쌍을 이루는 길이 15인 수열들과 그에 따른 상관값 형태를 나타낸다. 하기의 <표 3>에서 알 수 있듯이 한가지 상관값 형태를 같는 수열들은 아주 많이 존재하므로, 하기의 <표 3>에서는 각각의 상관값 형태를 갖는 수열을 5개씩 나타내었다.First, the autocorrelation property is examined for all sequences of length 15, that is, 32768 sequences. This gives 572 types of correlation properties. At this time, two correlation type pairs in all cases among the 572 correlation types are selected, and correlation values for each offset are added, and the correlations at offsets other than the minimum number of minimum points and the minimum correlation value are added. Choose a form pair where the absolute value of the value is as small as possible. Table 3 below shows the sequence of length 15 constituting the pair of shapes to be selected in the above process and the corresponding correlation form. As shown in Table 3 below, since there are many sequences having the same type of correlation value, Table 5 below shows each of the sequences having each type of correlation value.

수 열Can heat 상관값 형태 (오프셋 0 - 14)Correlation type (offset 0-14) S1 S 1 110110110000000011011011000000001101101100000000110110110000000011011011000110110110000000011011011000000001101101100000000110110110000000011011011000 15, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 315, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 3 S2 S 2 111010101110000111100010101000011101010111000101010001111000011110001010100111010101110000111100010101000011101010111000101010001111000011110001010100 15, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -115, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -1 S3 S 3 111010011000000110010111000000011101001100000011001011100000001110100110000111010011000000110010111000000011101001100000011001011100000001110100110000 15, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 315, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 3 S4 S 4 101011011001000100110110101000110110101000100110111010100100010101101100100101011011001000100110110101000110110101000100110111010100100010101101100100 15, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -515, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -5

상기의 <표 3>을 설명하면, 수열 S1과 S2, S3와 S4는 각각 상기에서 설명된 수열을 찾는 과정에서 선택되어진 상관도 형태 쌍이다. 상기 S1과 S2의 경우, 각각의 오프셋에 대한 상관도 형태는 [15, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 3]과 [15, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -1]이 됨을 알 수 있다. 그리고 이를 각 항 별로 더하면 [30, 2, 2, -2, -2, -10, 2, -2, -2, 2, -10, -2, -2, 2, 2]가 됨을 알 수 있다. 따라서 상기 도 8에서 0 또는 15의 배수 슬롯 오프셋에서의 상관값은 15의 최대점을 갖는 제1상관값이 됨을 알 수 있으며, 5번째와 10번째 슬롯의 오프셋에서의 상관값은 -10의 최소점을 갖는 제2상관값이 됨을 알 수 있고, 나머지 슬롯들의 오프셋에 대한 상관 값은 2또는 -2로 절대값이 아주 낮은 제3상관값을 가짐을 알 수 있다.Referring to Table 3, the sequences S 1 and S 2 , S 3 and S 4 are correlation diagram pairs selected in the process of finding the sequences described above, respectively. In the case of S 1 and S 2 , the correlation form for each offset is [15, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5,- 1, 7, -1, 3] and [15, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -1] It can be seen that. And if you add it by each term, it can be seen that it becomes [30, 2, 2, -2, -2, -10, 2, -2, -2, 2, -10, -2, -2, 2, 2]. . Accordingly, in FIG. 8, the correlation value at the multiple slot offset of 0 or 15 is the first correlation value having the maximum point of 15. The correlation value at the offset of the fifth and tenth slots is a minimum of −10. It can be seen that the second correlation value having a point, and the correlation value for the offsets of the remaining slots is 2 or -2, has a third correlation value with a very low absolute value.

또, S3와 S4의 경우, 각각의 오프셋에 대한 상관도 형태는 [15, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 3]과 [15, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -5]로 나타난다. 그리고 이를 각항별로 더하면 [30, -2, -2, 2, 2, -10, -2, 2, 2, -2, -10, 2, 2, -2, -2]써로 역시 상기 5번째와 10번째의 오프셋에서만 상관값이 -10인 최소점을 갖고, 나머지 오프셋에 대한 상관값은 2또는 -2로 절대값이 아주 낮다.In the case of S 3 and S 4 , the correlation form for each offset is [15, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5,- 1, -1, -1, 3] and [15, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1,- 5]. And if you add this by each term [30, -2, -2, 2, 2, -10, -2, 2, 2, -2, -10, 2, 2, -2, -2] Only at the 10th offset, the correlation has a minimum of -10, and the correlation for the remaining offsets is 2 or -2, which is very low.

이 때, 상기의 과정으로 다시 돌아가서 여러 개의 형태 쌍들이 선택되어지면, 다시 이 형태 쌍들의 상관도 형태 중 2개의 상관도 형태 쌍을 선택하여 각각의 오프셋에 대한 상관값들을 더하면 상기한 바와 같은 상관도 특성을 가지는 형태를 찾을 수 있다.In this case, if the multiple shape pairs are selected again by returning to the above process, selecting two correlation shape pairs among the correlation shape of the shape pairs and adding correlation values for each offset, the correlation as described above It is possible to find a form having a degree property.

상기의 형태 쌍을 참조하여 설명하면 수열 S1, S2, S3, S4는 각각 상기에서 설명된 수열을 찾는 과정에서 선택되어진 상관도 형태 쌍이다. 이 경우, 각각의 오프셋에 대한 상관도 형태쌍들은 [30, 2, 2, -2, -2, -10, 2, -2, -2, 2, -10, -2, -2, 2, 2]과 [30, -2, -2, 2, 2, -10, -2, 2, 2, -2, -10, 2, 2, -2, -2]이 됨을 알 수 있다. 그리고 이를 각항 별로 더하면 상기와 같은 상관도를 나타내게 된다. 즉, 이때, 상기 <표 3>에서 나타난 4가지 수열들을 항별로 번갈아서 출력하면 상기와 같은 상관 특성을 갖는 길이 60인 동기워드를 구성하는 시퀀스가 된다.Referring to the form pairs described above, the sequence S 1 , S 2 , S 3 , and S 4 are correlation pairs selected in the process of finding the sequence described above, respectively. In this case, the correlation shape pairs for each offset are [30, 2, 2, -2, -2, -10, 2, -2, -2, 2, -10, -2, -2, 2, 2] and [30, -2, -2, 2, 2, -10, -2, 2, 2, -2, -10, 2, 2, -2, -2]. And adding this for each term represents the above correlation. That is, in this case, when the four sequences shown in Table 3 are alternately outputted for each term, a sequence constituting a synchronization word having a length of 60 having the above correlation characteristics is obtained.

여기서는 동기워드가 한 슬롯 당 4개의 칩들로 이루어지는 예를 들고 있으나, 상기 도 3에 도시된 바와 같이 동기워드는 한 슬롯당 2, 4, 8 등의 칩들로 구성될 수도 있다. 이때 한 슬롯 당의 동기워드가 2칩들로 구성되는 경우에는 상관도 형태 쌍의 특성을 갖는 상기 시퀀스 S1및 S2또는 S3및 S4중의 각각 임의의 한 시퀀스를 선택하여 사용할 수 있다. 그리고 한 슬롯 당의 동기워드가 4칩들로 구성되는 경우에는 상기 시퀀스 S1, S2, S3,S4중에서 각각 임의의 한 시퀀스를 선택하여 사용할 수 있고, 또한 상기 시퀀스 S1및 S2또는 S3및 S4중에서 각각 임의의 두개의 시퀀스들을 선택하여 사용할 수 있다. 또한 한 슬롯당 동기워드가 8칩들로 구성되는 경우에는 상기 시퀀스 S1, S2, S3,S4중에서 각각 임의의 두 개의 시퀀스들를 선택하여 사용할 수 있고, 또한 상기 시퀀스 S1및 S2또는 S3및 S4중에서 각각 임의의 4개의 시퀀스들을 선택하여 사용할 수 있다.Here, although the sync word is an example consisting of four chips per slot, as shown in FIG. 3, the sync word may be composed of chips such as 2, 4, 8, etc. per slot. In this case, when a sync word per slot is composed of two chips, one of the sequences S 1 and S 2 or S 3 and S 4 having the characteristics of a correlation type pair may be selected and used. When the sync word per slot is composed of four chips, any one sequence may be selected and used among the sequences S 1 , S 2 , S 3 , and S 4 , and the sequences S 1 and S 2 or S may be used. Any two sequences from 3 and S 4 may be selected and used. In addition, when a sync word is configured by 8 chips per slot, two random sequences among the sequences S 1 , S 2 , S 3 , and S 4 may be selected and used, respectively, and the sequences S 1 and S 2 or Any four sequences from S 3 and S 4 may be selected and used.

또한 상기 <표 3>과 같은 시퀀스들은 동일한 칩 단위로 지연시켜 사용하여도 상기 도 8과 같은 상관 특성을 갖는다. 즉, S1및 S2시퀀스를 동일한 칩 단위로 지연시켜 사용하거나 또는 S3및 S4시퀀스를 동일한 단위로 지연시켜 사용하는 경우에도 해당 시퀀스의 칩 오프셋에 따라 동일한 상관 특성을 갖게된다. 따라서 동기워드 발생기의 출력단에 상관도 형태 쌍의 특성을 갖는 시퀀스들(S1및 S2또는 S3및 S4)을 각각 지연시켜 동기워드로 발생하는 경우에도 상기 도 8과 같은 특성을 갖는 동기워드들을 발생할 수 있다.In addition, the sequences shown in Table 3 have the correlation characteristics as shown in FIG. 8 even when delayed in the same chip unit. That is, even when the S 1 and S 2 sequences are delayed in the same chip unit or the S 3 and S 4 sequences are delayed in the same unit, they have the same correlation characteristics according to the chip offset of the sequence. Therefore, the synchronization having the characteristics as shown in FIG. 8 is generated even if the synchronization words are generated as the synchronization words by delaying the sequences S 1 and S 2 or S 3 and S 4 having the characteristics of the correlation type pair, respectively. Words can occur.

따라서 상기 <표 3>과 같은 구조의 동기워드를 사용하는 경우, 수신장치에서 생성되는 동기워드와 수신되는 프레임의 동기워드가 도 1a와 같이 수신되어 프레임 동기가 맞는 경우(슬롯 오프셋이 0 또는 15의 배수인 경우)에는 도 8의 811에 도시된 바와 같이 상관값이 15N이 되는 제1상관값을 갖게 된다. 그러나 상기 도 1b 또는 도 1c와 같이 프레임 동기가 맞지 않는 경우에는 상관 값은 상기 제1상관값 811을 갖지 못한다. 이런 경우 상기 도 1b와 같이 슬롯 오프셋이 0 또는 5의 배수가 아닌 경우에는 도 8의 813과 같이 상관값이 0이되는 제3상관값을 가지고, 슬롯 오프셋이 5 슬롯 또는 10 슬롯인 경우에는 도 8의 812와 같이 상관값이 특정한 값 -P인 제2상관값을 가진다. 즉, 상기와 같은 동기워드를 사용하는 경우, 프레임 동기가 맞지 않을 시 슬롯 오프셋에 따라 다른 상관값을 갖게 된다.Therefore, in the case of using the synchronization word having the structure as shown in Table 3, when the synchronization word generated by the receiver and the synchronization word of the received frame are received as shown in FIG. 1A and the frame synchronization is matched (slot offset is 0 or 15). In the case of a multiple of), as shown in 811 of FIG. 8, the first correlation has a correlation value of 15N. However, when the frame synchronization does not match as shown in FIG. 1B or 1C, the correlation value does not have the first correlation value 811. In this case, as shown in FIG. 1B, when the slot offset is not a multiple of 0 or 5, the correlation value becomes 0 as shown in 813 of FIG. 8, and the slot offset is 5 slots or 10 slots. Like 812 of 8, the correlation value has a second correlation value whose specific value is -P. That is, in the case of using the sync word as described above, when the frame sync is not matched, it has a different correlation value according to the slot offset.

즉, 수신장치가 프레임 동기를 검증할 시, 먼저 상관 값을 검출하고, 검출된 상관값을 분석하여 프레임 동기 여부를 판단하다. 이때 상기 검출된 상관값이 제1상관값811을 가질 시 프레임 동기가 맞은 것으로 결정한다. 그러나 상기 검출된 상관 값이 제3상관값813을 가질 시에는 한 슬롯씩 이동시켜가며 다음 슬롯에서의 상관값을 검출한다. 상기와 같이 한 슬롯 이동시켜 상관값을 검출하는 동작을 수행하는 중에 제2상관값812를 검출하면, 이후에는 제1상관값 811이 검출될 때 까지 5 슬롯씩 이동시켜 가면서 프레임 동기를 검증한다. 따라서 상기와 같은 상관 값 특성을 갖는 동기워드를 사용하므로써, 프레임의 동기 여부를 결정할 시 신뢰도를 향상시킬 수 있으며, 또한 프레임 동기가 동기가 틀린 경우, 상기 제1상관값 및 제2상관값의 관계를 이용하여 신속하게 동기를 맞출 수 있다.That is, when the receiving apparatus verifies frame synchronization, the correlation value is first detected, and the detected correlation value is analyzed to determine whether the frame is synchronized. At this time, when the detected correlation value has the first correlation value 811, it is determined that frame synchronization is correct. However, when the detected correlation value has the third correlation value 813, the correlation value in the next slot is detected while moving by one slot. When the second correlation value 812 is detected while the correlation value is detected by moving one slot as described above, the frame synchronization is verified by shifting the slot by five slots until the first correlation value 811 is detected. Therefore, by using the synchronization word having the correlation value characteristics as described above, it is possible to improve the reliability when determining whether to synchronize the frame, and when the frame synchronization is not synchronized, the relationship between the first correlation value and the second correlation value You can quickly synchronize using.

이하 본 발명의 실시예에 따라 생성되는 동기워드를 사용하여 비동기 방식의 부호분할다중접속 통신시스템에서 동기워드를 송신하고 수신하는 장치의 구성 및 동작을 살펴본다.Hereinafter, a configuration and an operation of an apparatus for transmitting and receiving a sync word in an asynchronous code division multiple access communication system using a sync word generated according to an embodiment of the present invention will be described.

도 9는 본 발명의 실시예에 따른 동기워드를 생성하여 송신하는 데이터 채널의 송신장치의 구성을 도시하는 도면이다. 상기 도 9와 같은 송신장치는 기지국 또는 이동국의 송신장치가 될 수 있다.9 is a diagram showing the configuration of a data channel transmitter for generating and transmitting a sync word according to an embodiment of the present invention. The transmitter as shown in FIG. 9 may be a transmitter of a base station or a mobile station.

상기 도 9를 참조하면, 동기워드 발생기911은 상기 동기워드를 생성하는 장치로써, 후술하는 도 12 및 도 13에서 상세히 설명하기로 한다. 상기 동기워드 발생기911은 상기 동기워드를 출력하는 장치로써, 한 슬롯 마다 N 개의 동기 비트로 이루어지는 동기 심벌을 출력한다. 즉, 상기 동기워드 발생기911은 한 프레임 마다 15N 개의 동기 비트로 이루어지는 동기워드를 출력한다. 제어기921은 슬롯의 각 파일럿 구간에서 도 3과 같이 동기비트들과 일반 파일럿 비트들을 선택하기 위한 제1선택신호sel1을 발생하고, 또한 도 2와 같이 슬롯 구간에서 파일럿과 다른 데이터들을 선택하기 위한 제2선택신호sel2를 발생한다. 제1선택기913은 상기 제어기921의 제1선택신호sel1에 의해 상기 동기워드 발생기911에서 출력되는 동기비트들과 상기 일반 파일럿 비트들을 도 3과 같이 다중화하여 출력한다. 즉, 상기 제1선택기는 상기 제어기921의 제어하에 도3의 비트 패턴으로 파일럿 비트들을 다중화하여 출력한다. 제2선택기915는 상기 제어기921의 제2선택신호sel2에 의해 상기 제1선택기913에서 출력되는 파일럿과 다른 데이터들을 선택하여 상기 도 2와 같은 패턴으로 다중화하여 출력한다. 상기 제1선택기913 및 제2선택기915는 멀티플렉서를 사용할 수 있다. 확산기(spreader)917은 상기 제2선택기915에서 출력되는 도 2와 같은 구조를 갖는 슬롯 정보들을 확산하여 출력한다.Referring to FIG. 9, the sync word generator 911 is an apparatus for generating the sync word, which will be described in detail with reference to FIGS. 12 and 13. The sync word generator 911 is an apparatus for outputting the sync word, and outputs a sync symbol composed of N sync bits for each slot. That is, the sync word generator 911 outputs a sync word composed of 15N sync bits per frame. The controller 921 generates a first selection signal sel1 for selecting sync bits and general pilot bits as shown in FIG. 3 in each pilot section of the slot, and further selects pilot and other data in the slot section as shown in FIG. 2 Generates the selection signal sel2. The first selector 913 multiplexes the sync bits and the general pilot bits output from the sync word generator 911 by the first select signal sel1 of the controller 921 as shown in FIG. 3. That is, the first selector multiplexes and outputs pilot bits in the bit pattern of FIG. 3 under the control of the controller 921. The second selector 915 selects data different from the pilot output from the first selector 913 by the second selection signal sel2 of the controller 921 and multiplexes the data into a pattern as shown in FIG. 2. The first selector 913 and the second selector 915 may use a multiplexer. A spreader 917 spreads and outputs slot information having a structure as shown in FIG. 2 output from the second selector 915.

여기서 상기 기지국의 송신장치는 동기채널 송신기 이외에 데이터채널 송신기등을 구비한다. 상기 동기채널은 제1 및 제2동기채널을 이용하여 동기 정보를 전송할 수 있으며, 또한 제1동기채널만을 이용하여 동기정보를 전송할 수 있다. 상기와 같은 동기채널 송신기의 구조 및 동작은 본원출원인에 의해 선출원된 1999년 특허출원 제15332호 및 18921호에 개시되어 있다.Here, the transmitter of the base station includes a data channel transmitter and the like in addition to the synchronization channel transmitter. The synchronization channel may transmit synchronization information using first and second synchronization channels, and may also transmit synchronization information using only the first synchronization channel. The structure and operation of such a sync channel transmitter are disclosed in 1999 Patent Nos. 15322 and 18921, filed earlier by the present applicant.

도 10은 본 발명의 실시예에 따라 생성되는 동기워드들을 수신하는 장치의 구성을 도시하는 도면이다. 상기와 같은 구조를 갖는 수신장치는 이동국 또는 기지국 장치가 될 수 있다.10 is a diagram illustrating a configuration of an apparatus for receiving sync words generated according to an embodiment of the present invention. The receiving device having the above structure may be a mobile station or a base station device.

도 10의 동기부1013은 수신되는 신호의 PN 칩, 슬롯, 프레임 동기를 획득하는 장치로 3단계 또는 2단계 방식으로 동기를 획득할 수 있다. 상기와 같은 동기부1013은 본원출원인에 의해 선출원된 1999년 특허출원 제15332호 및 18921호에 상세하게 개시되어 있다. 상기와 같은 동기부의 구성은 이는 이동국 또는 기지국 장치가 될 수 있다. 그리고 본 발명의 실시예에 따른 동기부1013은 획득한 동기로부터 수신 장치 내의 동기워드 발생기1023에 타이밍 제어신호 및 동기 워드의 상태 정보를 제공한다. 상기 타이밍 제어신호는 동기워드 발생기1023의 출력 시점을 제어해 준다. 또한 상기 동기워드의 상태 정보는 동기워드 발생기1023이 동기워드 상에서 한 시점에 출력해야 하는 위치를 알려주는 정보이다.The synchronizer 1013 of FIG. 10 is a device for obtaining PN chip, slot, and frame synchronization of a received signal and may acquire synchronization in a three-step or two-step manner. Such a motivator 1013 is disclosed in detail in 1999 Patent Application Nos. 15152 and 18921 filed by the applicant. The configuration of the synchronizer as described above may be a mobile station or a base station apparatus. The synchronization unit 1013 according to the embodiment of the present invention provides the timing control signal and the state information of the synchronization word to the synchronization word generator 1023 in the receiving device from the obtained synchronization. The timing control signal controls the timing of output of the sync word generator 1023. In addition, the state information of the sync word is information for indicating a position that the sync word generator 1023 should output at one time on the sync word.

상기 도 10을 참조하면, 동기워드 발생기1023은 상기 동기부1013으로부터 동기워드를 발생하기 위한 타이밍 제어신호 및 동기워드의 상태 정보를 수신하며, 동기워드 발생제어기1021의 제어하에 상기 도 8과 같은 특성을 갖는 동기워드를 발생한다. 상기 동기워드 발생기1023에서 생성되는 동기워드는 수신장치에서 수신되는 프레임 정보의 동기워드들과 비교하여 프레임 동기를 이루기 위한 정보로 사용한다.Referring to FIG. 10, the sync word generator 1023 receives timing control signals for generating sync words and status information of the sync words from the sync unit 1013, and under the control of the sync word generation controller 1021, the characteristics of FIG. Generates a sync word with The sync word generated by the sync word generator 1023 is used as information for achieving frame synchronization compared with the sync words of the frame information received by the receiver.

도 11 및 도 12는 본 발명의 실시예에 따른 동기워드 발생기1023 및 주변 장치와의 관계를 설명하기 위한 도면이다. 상기 동기워드 발생기1023에서 발생되는 동기워드 시퀀스의 주기는 15 슬롯을 한 프레임으로 하며, 하나의 프레임 구간에서는 15N 개의 동기 비트가 출력된다. 따라서 결과적으로 출력되는 동기 워드는 도6에서 도시한 패턴과 도8에 도시한 특성을 가지게 된다.11 and 12 are diagrams for describing a relationship between a sync word generator 1023 and a peripheral device according to an exemplary embodiment of the present invention. The period of the sync word sequence generated by the sync word generator 1023 is 15 slots in one frame, and 15N sync bits are output in one frame period. Therefore, the resulting sync word has the pattern shown in FIG. 6 and the characteristics shown in FIG.

도 11은 상기 동기워드 발생기1023이 동기워드를 저장하는 메모리로 구성된 예를 도시하고 있다. 상기 도 11을 참조하면, 상기 동기워드 발생기1023은 동기워드 발생제어기1021에서 출력되는 동기워드의 사이즈 정보(N)를 수신하며, 상기 동기워드의 사이즈 정보에 맞는 길이 (즉, 한 슬롯당 N 비트, 한 프레임 당 15N 비트)를 억세스하여 동기워드(N sync bits per slot)로 출력한다. 또한 상기 동기워드 발생기1023은 동기부1021로부터 타이밍 제어신호 및 동기워드의 상태 정보를 수신하여 주어진 시간 및 동기 워드를 상태에 따른 위치에 맞추어 동기워드의 동기 비트들을 출력한다.FIG. 11 shows an example in which the sync word generator 1023 is configured with a memory for storing sync words. Referring to FIG. 11, the sync word generator 1023 receives size information N of a sync word output from the sync word generation controller 1021, and corresponds to a length corresponding to the size information of the sync word (ie, N bits per slot). 15N bits per frame are accessed and output as N sync bits per slot. In addition, the sync word generator 1023 receives timing control signals and state information of the sync word from the sync unit 1021, and outputs sync bits of the sync word according to a given time and sync word in accordance with positions according to states.

도 12는 본 발명의 실시예에 따른 다른 형태의 동기워드 발생기1023의 구성을 도시하고 있다. 상기 도 12는 상기 동기워드 발생기1023이 동기워드의 시퀀스를 저장하는 메모리 구성된 예를 도시하고 있으며, 이 구조는 필요한 시퀀스들을 메모리에 기억시켜두고 필요에 따라 출력시키는 구조이다.12 shows a configuration of another type of sync word generator 1023 according to an embodiment of the present invention. 12 shows an example in which the sync word generator 1023 stores a sequence of sync words, and this structure stores the necessary sequences in a memory and outputs them as needed.

상기 도 10에서 역확산기(despreader)1011은 상기 동기부1013에서 출력되는 동기정보를 사용하여 수신되는 채널의 신호들을 역확산한다. 다중화 제어기1015는 상기 도 2와 같은 구조로 수신되는 슬롯 신호들에서 파일럿과 다른 데이터들을 분리하여 선택하기 위한 다중화 제어신호를 발생한다. 역다중화기1017은 상기 제어기1015에서 출력되는 선택신호에 의해 역확산된 슬롯에서 도 3과 같은 갖는 구조를 갖는 파일럿과 다른 데이터를 역다중화하여 출력한다. 여기서 상기 역다중화기1017은 상기 도 9와 같은 구조를 갖는 송신장치에서 제2선택기915의 역 동작을 수행한다. 동기워드 추출기1019는 상기 도 3과 같은 구조를 갖는 파일럿 신호에서 동기워드에 사용되는 파일럿 비트들인 동기비트들을 추출하는 기능을 수행한다. 즉, 상기 동기워드 추출기1019는 상기 도 3에 도시된 파일럿 비트들 중 검게 칠해진 부분의 동기 비트들을 추출하는 기능을 한다. 상기 동기워드 추출기1019는 상기 송신장치에서 제1선택기913의 역기능을 수행하며, 상기 동기워드 추출기1019의 동작은 제어기1015의 제어하에 이루어질 수도 있다.In FIG. 10, the despreader 1011 despreads the signals of the received channel using the synchronization information output from the synchronizer 1013. The multiplexing controller 1015 generates a multiplexing control signal for separating and selecting pilot and other data from slot signals received in the structure shown in FIG. 2. The demultiplexer 1017 demultiplexes pilot and other data having a structure as shown in FIG. 3 in a slot despread by the selection signal output from the controller 1015. Here, the demultiplexer 1017 performs the reverse operation of the second selector 915 in the transmission apparatus having the structure as shown in FIG. 9. The sync word extractor 1019 extracts sync bits, which are pilot bits used for a sync word, from a pilot signal having the structure as shown in FIG. That is, the sync word extractor 1019 extracts the sync bits of the blackened part of the pilot bits shown in FIG. 3. The sync word extractor 1019 performs a reverse function of the first selector 913 in the transmitter, and the operation of the sync word extractor 1019 may be performed under the control of the controller 1015.

프레임동기 검증기1025는 상기 상기 동기워드 추출기1019에서 출력되는 동기비트들과 동기워드 발생기1023에서 발생되는 동기워드들을 입력하여 프레임 동기를 검증한다. 도 13a는 상기 프레임동기 검증기1025의 구성예를 도시하고 있다. 본 발명의 실시예에서는 즉, 두 개의 임계값TH1 및 TH2를 사용하는 예를 가정하고 있다. 이런 경우, 상기 프레임동기 검증기1025는 상관 값을 계산한 후, 그 값을 첫 번째 임계값 TH1 및 두 번째 임계값 TH2 (TH1 > TH2) 와 비교하여 결과를 두 비트로 출력하게 된다.The frame sync verifier 1025 verifies the frame sync by inputting the sync bits output from the sync word extractor 1019 and the sync words generated from the sync word generator 1023. Fig. 13A shows a configuration example of the frame synchronization verifier 1025. In the embodiment of the present invention, that is, an example of using two thresholds TH1 and TH2 is assumed. In this case, the frame synchronization verifier 1025 calculates a correlation value and compares the value with the first threshold value TH1 and the second threshold value TH2 (TH1> TH2) and outputs the result as two bits.

도 13a는 본 발명의 실시예에 따른 프레임동기 검증기의 구성을 도시하는 도면으로써, 프레임동기 검증기1023은 동기워드 추출기1019와 수신기 자체의 동기워드 발생기1023으로부터 각각 동기 워드를 입력 받아 두 동기 워드를 비트 대 비트로 곱하고 그 값을 한 프레임간 누적하여 두 동기 워드 간의 상관 값을 구한다. 프레임동기 검증기1025 내의 결정기는 상기 상관 값으로부터 프레임 동기 여부 및 특정 오프셋 여부를 결정하여 그 결과를 출력한다. 상기 결정기1315는 도 13b와 같이 다수의 판정기(Multiple Threshold 장치)들을 구비할 수 있다. 이런 경우, 상기 결정기1315는 상기 상관 값이 제1임계값 TH1 보다 큰 값 (동기가 맞는 경우)인지, 아니면 상관 값이 제1임계값 TH1보다 크지 않고 제2임계값 TH2 보다 작지 않은 값 (동기가 틀리고 슬롯 오프셋이 5의 배수가 아닌 경우)인지, 아니면 상관 값이 제2임계값 TH2 보다 작은 값 (동기가 틀리고 슬롯 오프셋이 5의 배수인 경우) 인지를 판정할 수 있다.FIG. 13A illustrates a structure of a frame sync validator according to an exemplary embodiment of the present invention, in which a frame sync validator 1023 receives two sync words from a sync word extractor 1019 and a sync word generator 1023 of the receiver. Multiply by a large number of bits and accumulate the values in one frame to obtain a correlation value between two sync words. The determiner in the frame synchronizer verifier 1025 determines whether the frame is synchronized or a specific offset from the correlation value and outputs the result. The determiner 1315 may include a plurality of multiple threshold devices as shown in FIG. 13B. In this case, the determiner 1315 determines whether the correlation value is greater than the first threshold value TH1 (if synchronous) or the correlation value is not greater than the first threshold value TH1 and not smaller than the second threshold value TH2 (synchronization). Is false and the slot offset is not a multiple of five, or the correlation value is less than the second threshold TH2 (if the synchronization is incorrect and the slot offset is a multiple of five).

상기 도 13a를 참조하면, 프레임동기 검증기1025는 동기워드 추출기1019와 수신장치의 자체 동기워드 발생기1023에서 출력되는 동기워드를 각각 수신하여 프레임 동기를 검증하는 신호를 발생한다. 곱셈기1311은 상기와 같은 두개 동기워드들을 수신하여 각각 비트 대 비트로 곱한다. 가산 누적기1313은 상기 곱셈기1311에서 발생되는 곱셈 값을 한 프레임단위로 누적하여, 상기 두 동기워드 간의 상관 값을 연산한다. 결정기1315는 상기 누적 가산기1513에서 출력되는 상기 두 동기워드들의 상관 값으로부터 프레임 동기 여부를 결정하여 출력한다. 상기 도 13b에는 상기 결정기1315의 한 예로써, 소정의 임계값과 상기 가산 누적기1513의 출력을 특정 임계값 TH1 및 TH2들과 비교하여 프레임 동기 여부를 결정하는 방법을 도시하고 있다.Referring to FIG. 13A, the frame sync verifier 1025 receives a sync word output from the sync word extractor 1019 and its own sync word generator 1023, and generates a signal for verifying frame sync. The multiplier 1311 receives the two sync words as described above and multiplies each bit by bit. The adder accumulator 1313 accumulates the multiplication value generated by the multiplier 1311 in one frame unit and calculates a correlation value between the two sync words. The determiner 1315 determines whether or not a frame is synchronized from the correlation value of the two sync words output from the accumulator adder 1513. FIG. 13B illustrates an example of the determiner 1315 and compares a predetermined threshold value and an output of the adder accumulator 1513 with specific threshold values TH1 and TH2 to determine whether to synchronize frames.

상기 도 13b를 참조하면, 상기 제1임계값 TH1은 상기 제1상관값811 보다 작으며, 제3상관값813 보다 큰 값으로 설정한다. 그리고 상기 제2임계값 TH2는 제3상관값 813보다 작고 제2상관값 812보다 큰 값으로 설정한다. 제1비교기1351은 상기 누적가산기1313에서 출력되는 상관값과 상기 제1임계값 TH1을 비교하며, 상기 누적가산기1313의 출력이 상기 제1임계값TH1 보다 큰 경우 제1상관값811의 검출로 판정하여 참신호를 발생하고, 상기 제1임계값 TH1보다 작은 경우에는 거짓신호를 발생한다. 또한 제2비교기1353은 상기 누적가산기1313에서 출력되는 상관값과 상기 제1임계값 TH1을 비교하며, 상기 누적가산기1313의 출력이 상기 제2임계값TH2 보다 작은 경우 제2상관값812의 검출로 판정하여 참신호를 발생하고, 상기 제2임계값 TH2보다 큰 경우에는 거짓신호를 발생한다. 그리고 병렬 직렬 변환기 (P/S - parallel to serial converter)1355는 상기 제1비교기1351 및 제2비교기1353의 출력을 입력하며, 상기 비교기1351 및 1353의 출력을 연속된 두 비트로 형태로 출력한다. 이 때 상기 제1비교기1351이 참신호를 발생할 시 상기 제1상관값811의 검출로 판정되어 제1판정신호가 출력되며, 상기 제2비교기1353이 참신호를 발생할 시 상기 제2상관값812의 검출로 판정되어 제2판정신호가 출력되며, 상기 제1비교기1351 및 제2비교기1353이 모두 거짓신호를 발생할 시 제3상관값의 검출로 판정되어 제3판정신호가 출력된다.Referring to FIG. 13B, the first threshold value TH1 is set to a value smaller than the first correlation value 811 and larger than the third correlation value 813. The second threshold value TH2 is set to a value smaller than the third correlation value 813 and larger than the second correlation value 812. The first comparator 1351 compares the correlation value output from the cumulative adder 1313 with the first threshold value TH1, and determines that the first correlation value 811 is detected when the output of the cumulative adder 1313 is greater than the first threshold value TH1. A true signal is generated, and a false signal is generated when it is smaller than the first threshold value TH1. The second comparator 1353 compares the correlation value output from the cumulative adder 1313 and the first threshold value TH1, and detects the second correlation value 812 when the cumulative adder 1313 is smaller than the second threshold value TH2. A true signal is generated by the determination, and a false signal is generated when it is larger than the second threshold value TH2. A parallel to serial converter (P / S) 1355 inputs the outputs of the first comparators 1351 and the second comparators 1353 and outputs the outputs of the comparators 1351 and 1353 in the form of two consecutive bits. At this time, when the first comparator 1351 generates a true signal, it is determined that the first correlation value 811 is detected, and a first decision signal is output. When the second comparator 1353 generates a true signal, the second correlation value 812 The second judgment signal is determined by the detection, and the second judgment signal is output. When both the first comparator 1351 and the second comparator 1353 generate a false signal, it is determined that the third correlation value is detected and the third decision signal is output.

따라서 상기 결정기1315는 상기 누적가산기1313에서 출력되는 상관 값이 제1임계값 TH1 및 제2임계값TH2와 비교하여 상기 제1임계값TH1 보다 큰 값일 시 프레임 동기가 맞았음을 나타내는 판정신호를 발생하고, 제1임계값 TH1 보다 크지 않고 제2임계값 TH2 보다 작지 않은 값이면 프레임 동기가 틀리고 슬롯 오프셋이 5의 배수가 아닌 상태임을 나타내는 판정신호를 발생하며, 상기 제2임계값 TH2 보다 작은 값이면 프레임 동기가 틀리고 슬롯 오프셋이 5의 배수인 상태임을 나타내는 판정신호를 발생한다.Accordingly, the determiner 1315 generates a determination signal indicating that the frame synchronization is correct when the correlation value output from the accumulator adder 1313 is greater than the first threshold value TH1 and the second threshold value TH2. And a value not greater than the first threshold value TH1 and not smaller than the second threshold value TH2 generates a determination signal indicating that frame synchronization is not correct and that the slot offset is not a multiple of five, and the value is smaller than the second threshold value TH2. In this case, a determination signal is generated indicating that the frame synchronization is incorrect and the slot offset is a multiple of five.

상기와 같은 판정신호를 발생하는 프레임동기 검증기1025의 출력은 동기부1013에 전달하여 프레임 동기를 획득하는 동작을 제어한다.The output of the frame synchronization verifier 1025 which generates the above determination signal is transmitted to the synchronization unit 1013 to control an operation of obtaining frame synchronization.

상기와 같은 동기획득 방법은 도 14와 같이 동기 획득시 한번의 동기 검증 과정을 수행한 후 종료할 수 있으며, 또한 일정 주기로 반복하여 수행할 수 있다.The synchronization acquisition method as described above may be terminated after performing one synchronization verification process at the time of synchronization acquisition as shown in FIG. 14, and may be repeatedly performed at a predetermined cycle.

도 14는 본 발명에 따른 동기 검증 및 동기 회복 과정을 나타낸 순서도로써, 첫 번째 과정에서 수신기는 수신된 신호로부터 동기 장치를 사용하여 동기를 획득한다. 두 번째 과정에서 수신기는 수신된 신호로부터 얻은 동기 워드와 자체적으로 발생한 동기 워드의 상관 값을 계산한다. 세 번째 과정에서 수신기는 상관값을 제1임계값 TH1과 비교한다. 만약 상관값이 제1임계값 TH1 보다 클 경우, 수신기는 동기가 맞았다고 판단하여 프레임을 복조 및 복호한다. 그러나 상기 상관 값이 제1임계값 TH1 보다 크지 않은 경우 수신기는 네 번째 과정에서 상관값을 제1임계값 TH2 (TH2 < TH1) 와 비교한다. 만약 상관값이 제2임계값 TH2 보다 작을 경우, 수신기는 여섯 번째 과정에서 자체 프레임 동기에 5 슬롯 만큼의 이동(Shift)을 수행한 후 프레임 검증의 두 번째 과정으로 돌아간다. 그리고 상관값이 제2임계값 TH2 보다 작지 않을 경우, 수신기는 일곱 번째 과정에서 자체 프레임 동기에 1 슬롯 만큼의 이동(Shift)을 수행한 후 상기 두 번째 과정으로 돌아 간다. 여기서 수신기의 자체 프레임 동기의 이동(shift)은 동기부1013이 프레임동기 검증기1025로부터 수신한 제어신호에 따라 동기워드 발생기1023으로 출력하는 동기워드 상태 정보를 변경시키므로써 가능하다. 동기워드 상태 정보란 특정 시점에서 출력되어야 할 동기워드의 시퀀스 상의 위치, 즉 동기워드 상태를 알려주는 정보이다. 예를들어 동기워드 상태 정보는 동기 검증을 위해 사용되는 자체 동기워드가 어느 오프셋 위치에 있어야 하는가에 대한 정보를 포함한다.14 is a flowchart illustrating a synchronization verification and synchronization recovery process according to the present invention. In a first process, a receiver acquires synchronization using a synchronization device from a received signal. In the second process, the receiver calculates a correlation value between a sync word obtained from a received signal and a sync word generated by itself. In the third process, the receiver compares the correlation value with the first threshold value TH1. If the correlation value is greater than the first threshold value TH1, the receiver determines that synchronization is correct and demodulates and decodes the frame. However, if the correlation value is not greater than the first threshold value TH1, the receiver compares the correlation value with the first threshold value TH2 (TH2 <TH1) in the fourth process. If the correlation value is smaller than the second threshold value TH2, the receiver performs shift by 5 slots in its frame synchronization in the sixth process and then returns to the second process of frame verification. If the correlation value is not smaller than the second threshold value TH2, the receiver returns to the second process after performing a shift by one slot for frame synchronization in the seventh process. Here, the shift of the frame synchronization of the receiver itself may be performed by changing the sync word state information output to the sync word generator 1023 according to the control signal received from the frame sync verifier 1025. The sync word state information is information indicating a position on a sequence of sync words to be output at a specific time, that is, a sync word state. For example, the sync word state information includes information on at which offset position the self sync word used for sync verification should be located.

본 발명의 실시예에 따른 동기워드를 사용하여 상기 도 14와 같은 순서로 동작되는 동기 검증과정을 살펴보면, 1411단계에서 동기 획득이 이루어지면, 1413단계에서 동기워드의 상관 값을 계산하여 획득된 프레임 동기를 검증한다. 이때 1415단계에서 상관 값이 제1임계값 TH1 보다 크면 상기 제1상관값 811이 검출(즉, 프레임 동기가 이루어짐) 되었음을 확인하고, 1417단계에서 수신장치는 수신되는 프레임 데이터를 복조 및 복호하는 동작을 수행한다.Referring to the synchronization verification process operated in the same order as in FIG. 14 using the synchronization word according to an embodiment of the present invention, if synchronization is obtained in step 1411, the frame obtained by calculating a correlation value of the synchronization word in step 1413 Verify your motivation. In this case, when the correlation value is greater than the first threshold value TH1 in step 1415, the first correlation value 811 is detected (that is, frame synchronization is performed). In step 1417, the receiving device demodulates and decodes the received frame data. Do this.

그러나 상기 1415단계에서 상기 상관값이 제1임계값 보다 작으면 1419단계에서 상기 상관값이 제2임계값 TH2 보다 작은가를 검사한다. 이때 상기 상관값이 제2임계값 TH2 보다 작지 않은 경우에는 상기 제3상관값 813이되며, 이런 경우 슬롯 오프셋은 5의 배수가 아닌 상태가 된다. 이런 경우 1423단계에서 상기 프레임동기 검증기1025는 상기 제3판정신호를 상기 동기부1013에 전달하고, 이로인해 동기부1013은 수신기 프레임 동기를 1슬롯 만큼 이동시키게된다. 이후 1413단계에서 프레임 검증동작을 재수행한다. 또한 상기 1419단계에서 상기 상관값이 제2임계값 TH2보다 작으면, 상기 제2상관값 812가 되며, 이런 경우 슬롯 오프셋은 1프레임의 구간에서 5번째 또는 10번째의 슬롯이 된다. 이런 경우 1421단계에서 상기 프레임동기 검증기1025는 상기 제2판정신호를 상기 동기부1013에 전달하고, 이로인해 동기부1013은 수신기 프레임 동기를 5슬롯 만큼 이동시키키게 된다. 이후 1413단계에서 1413단계에서 프레임 검증 동작을 재수행한다.However, if the correlation value is smaller than the first threshold value in step 1415, it is checked whether the correlation value is smaller than the second threshold value TH2 in step 1419. In this case, when the correlation value is not smaller than the second threshold value TH2, the third correlation value 813 is obtained. In this case, the slot offset is not a multiple of five. In this case, in step 1423, the frame synchronization verifier 1025 transfers the third determination signal to the synchronization unit 1013, thereby shifting the receiver frame synchronization by one slot. In step 1413, the frame verification operation is performed again. In addition, when the correlation value is smaller than the second threshold value TH2 in step 1419, the second correlation value is 812. In this case, the slot offset becomes the fifth or tenth slot in the interval of one frame. In this case, in step 1421, the frame synchronization verifier 1025 transfers the second determination signal to the synchronization unit 1013, which causes the synchronization unit 1013 to move the receiver frame synchronization by 5 slots. Subsequently, the frame verification operation is performed again in steps 1413 and 1413.

따라서 본 발명의 실시예에서는 도 8과 같은 상관 특성을 갖는 동기워드를 사용하고, 수신장치가 도 10과 같은 형태로 구성되며, 도 14와 같은 과정으로 동기를 수행함을 알 수 있다.Therefore, in the embodiment of the present invention, it is understood that the synchronization word having the correlation characteristics as shown in FIG. 8 is used, and the receiving apparatus is configured as shown in FIG.

따라서 상기 도 14의 첫 번째 과정에서 도 10의 수신기는 수신된 신호로부터 동기부1013을 통해 동기를 획득한다. 상기 동기부1013은 기본적인 역확산을 수행하기 위해 PN 칩 동기 및 슬롯 동기를 획득하였다고 가정한다. 또한 성공적으로 동기를 획득한 경우 프레임 동기가 맞게된다.Accordingly, in the first process of FIG. 14, the receiver of FIG. 10 obtains synchronization through the synchronizer 1013 from the received signal. It is assumed that the synchronizer 1013 acquires PN chip synchronization and slot synchronization to perform basic despreading. In addition, if the synchronization is successfully acquired, the frame synchronization is matched.

두 번째 과정에서 상기 도 10과 같은 수신기는 프레임동기 검증기1025 (곱샘기와 합산기를 포함하는 상관기 등으로 구성)를 사용하여 수신된 신호로부터 얻은 동기 워드와 자체적으로 발생한 동기 워드의 상관 값을 계산한다.In the second process, the receiver as shown in FIG. 10 calculates a correlation value between a sync word obtained from a received signal and a sync word generated by itself using a frame synchronizer 1025 (composed of a correlator including a multiplier and a summer).

세 번째 과정에서 수신기는 프레임동기 검증기1025 내의 결정기의 첫 번째 비교기를 사용하여 상관값을 제1임계값 TH1과 비교한다. 이때 프레임 동기가 맞는 경우 도8의 오프셋 0인 경우에 해당하며 따라서 상관값이 최고점인 제1상관값811을 나타낸다. 만약 상기 상관값이 제1임계값 TH1 보다 클 경우 수신기의 프레임동기 검증기1025의 결정기에서 동기가 맞았다고 판단하고 동기부1013에 동기 확인 신호 (제1판정신호)를 보낸다. 이에 따라 수신기는 다섯 번째 과정에서 프레임을 복조, 복호 한다. 즉 도 9의 다른 데이터 출력으로부터 정보를 얻는다. 만약 상관 값이 제1임계값 TH1 보다 크지 않은 경우 수신기는 네 번째 과정으로 진행한다.In a third process, the receiver compares the correlation value with the first threshold value TH1 using the first comparator of the determinator in the frame synchronization verifier 1025. In this case, when the frame synchronization is correct, it corresponds to the case of offset 0 of FIG. If the correlation value is larger than the first threshold value TH1, the decision of the frame synchronization verifier 1025 of the receiver determines that the synchronization is correct, and sends a synchronization confirmation signal (first determination signal) to the synchronization unit 1013. Accordingly, the receiver demodulates and decodes the frame in the fifth process. That is, information is obtained from another data output of FIG. If the correlation value is not greater than the first threshold value TH1, the receiver proceeds to the fourth process.

네 번째 과정에서 수신기는 프레임동기 검증기1025 내의 결정기의 두 번째 비교기를 사용하여 상관값을 두 번째 임계값 TH2 (TH2 < TH1) 와 비교한다. 프레임 동기가 5 또는 10 슬롯 만큼 어긋난 경우 도7의 오프셋 5 또는 10인 경우에 해당하며 따라서 상관값이 최소점 (제2상관값812)을 나타낸다. 만약 상관값이 두 번째 임계값 TH2 보다 작을 경우 수신기 프레임 동기 검증 장치의 Decision 장치에서는 프레임 동기가 5 또는 10 슬롯 만큼 어긋났다고 판단하고 동기 장치로 첫 번째 동기 수정 신호 (제2판정신호)를 보내며 이에 따라 수신기는 여섯 번째 과정에서 동기 장치를 통해 자체 프레임 동기에 5 슬롯 만큼의 이동(Shift)을 수행한 후 두 번째 과정으로 돌아 가서 다시 프레임 동기 검증 과정을 시작한다. 만약 상관값이 두 번째 임계값 T2 보다 작지 않을 경우 수신기 프레임 동기 검증 장치의 Decision 장치에서는 도7에서 상관값이 최고점 또는 최소점이 아닌 경우 (제3상관값813) 즉 오프셋이 0, 5, 또는 10 (5의 배수)가 아닌 경우라고 판단하고 동기 장치로 두 번째 동기 수정 신호 (제3판정신호)를 보내며 이에 따라 수신기는 일곱 번째 과정에서 동기 장치를 통해 자체 프레임 동기에 1 슬롯 만큼의 이동(Shift)을 수행한 후 두 번째 과정으로 돌아 가서 다시 프레임 동기 검증 과정을 시작한다.In the fourth process, the receiver compares the correlation value with the second threshold TH2 (TH2 <TH1) using the second comparator of the determinator in the frame synchronizer 1025. When frame synchronization is shifted by 5 or 10 slots, this corresponds to the case of offset 5 or 10 in FIG. 7, and thus the correlation value represents the minimum point (second correlation value 812). If the correlation value is smaller than the second threshold value TH2, the decision device of the receiver frame synchronization verification device determines that the frame synchronization is shifted by 5 or 10 slots, and sends the first synchronization correction signal (second decision signal) to the synchronization device. Therefore, in the sixth process, the receiver performs a shift of 5 slots in its frame synchronization through the synchronization device, and then returns to the second process to start the frame synchronization verification process again. If the correlation value is not less than the second threshold value T2, in the decision apparatus of the receiver frame synchronization verifying apparatus, if the correlation value is not the highest or minimum point in FIG. 7 (third correlation value 813), that is, the offset is 0, 5, or 10. If it is not a multiple of 5, it sends a second synchronization correction signal (third decision signal) to the synchronization device, and accordingly, in the seventh process, the receiver moves 1 slot (Shift) to its frame synchronization through the synchronization device. ), Go back to the second step and start the frame sync verification process again.

도 7의 상관 특성에서는 두 개의 최소점이 오프셋 5와 10위치에 나타나는데 이 밖에도 최소점의 위치는 다르나 유사한 형태의 상관 특성을 가지는 동기 워드를 만들 수 있으며 이와 같은 경우에도 본 발명의 개념을 응용하여 동기 검증 및 동기 회복 과정을 수행할 수 있다.In the correlation characteristic of FIG. 7, two minimum points appear at offsets 5 and 10. In addition, the minimum point positions may be different, but a synchronization word having a similar correlation characteristic may be formed. In this case, the synchronization may be applied by applying the concept of the present invention. Verification and motivation recovery processes can be performed.

위와 같은 방법으로 발생시킨 동기 워드는 시퀀스의 특성에따라 도 8과 같은 특성을 나타낸다. 프레임 동기가 맞는 경우 즉 오프셋이 영 또는 15의 배수인 경우에는 동기 워드의 자기 상관 값이 15N 이 된다. 프레임 동기가 틀린 경우 중 슬롯 오프셋이 5의 배수가 아닌 경우에는 동기 워드의 자기 상관 값이 영이 된다. 프레임 동기가 틀린 경우 중 슬롯 오프셋이 5의 배수인 경우에는 동기 워드의 자기 상관 값이 특정 음의 값 (-P)이 된다. 따라서 상기 방법에 의해 발생시킨 동기 워드를 사용함으로써 프레임 동기 여부를 높은 신뢰도로 검증할 수 다. 또한 동기가 맞지 않는 경우 동기를 효율적으로 회복할 수 있다. 예를 들어 상관 값이 첫 번째 임계치 보다 큰 경우 프레임 동기가 맞는 것으로 판단하여 프레임을 복조, 복호한다. 상관 값이 두 번째 임계값 (두 번째 임계치 < 첫 번째 임계값) 보다 작은 경우 슬롯 오프셋이 5의 배수라고 판단하여 5 슬롯 만큼 shift 된 위치에서 다시 동기를 확인한다. 상관 값이 첫 번째 임계값과 두 번째 임계값 사이일 경우에는 1 슬롯 만큼 shift 된 위치에서 다시 동기를 확인한다. 이와 같은 과정을 반복할 경우 경우 Decision 이 정확하다고 가정할 때 7회 이내의 동기 확인 과정으로 동기를 맞출 수 있다.The sync word generated by the above method has the characteristics as shown in FIG. 8 according to the characteristics of the sequence. If the frame synchronization is correct, that is, the offset is a multiple of zero or 15, the autocorrelation value of the sync word is 15N. If the slot offset is not a multiple of five, the autocorrelation value of the sync word is zero when the frame sync is incorrect. If the frame offset is incorrect and the slot offset is a multiple of 5, the autocorrelation value of the sync word becomes a specific negative value (-P). Therefore, by using the sync word generated by the above method, it is possible to verify the frame synchronization with high reliability. Also, if the motivation is not correct, the motivation can be effectively restored. For example, if the correlation value is larger than the first threshold, the frame synchronization is determined to be correct, and the frame is demodulated and decoded. If the correlation value is smaller than the second threshold value (second threshold value <first threshold value), the slot offset is determined to be a multiple of five, and the synchronization is checked again at the position shifted by five slots. If the correlation value is between the first and second thresholds, check synchronization again at the position shifted by one slot. If you repeat this process, assuming that the decision is accurate, you can synchronize with up to seven synchronization checks.

Claims (30)

1프레임이 15슬롯으로 이루어지며, 각 슬롯들의 동기워드를 이용하여 프레임 동기를 수행하는 비동기 부호분할다중접속 통신시스템의 동기워드 생성장치에 있어서,In a sync word generation apparatus of an asynchronous code division multiple access communication system in which one frame consists of 15 slots and performs frame synchronization using sync words of respective slots, 길이가 15인 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 발생하는 동기워드 발생장치.Having at least two sequences of length 15, said sequences generating a first correlation value with a maximum point when the starting points match, a second correlation value with a minimum point at two specific offsets, and remaining A sync word generator for generating a sync word having a third correlation value of an intermediate position at offsets. 제1항에 있어서, 상기 두 개의 특정 오프셋의 위치가 5번째 및 10번째 칩 위치인 동기워드 발생장치.The sync word generator of claim 1, wherein the positions of the two specific offsets are fifth and tenth chip positions. 제2항에 있어서, 상기 동기워드가 각 슬롯 당 두 개의 동기심볼들을 가지며, 상기 시퀀스들이 각 슬롯에서 제1동기심볼 및 제2동기심볼들을 발생하는 적어도 두 개의 제1시퀀스S1및 제2시퀀스S2로 구성되고, 상기 제1시퀀스 및 제2시퀀스의 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드 발생장치.3. The method of claim 2, wherein the sync word has two sync symbols in each slot, and the at least two first sequences S 1 and second sequence in which the sequences generate first sync symbols and second sync symbols in each slot. S 2 , generating a first correlation value having a maximum point when the starting points of the first sequence and the second sequence coincide, generating a second correlation value having a minimum point at two specific offsets, and remaining A sync word generator having a third correlation value of an intermediate position at offsets. 제3항에 있어서, 상기 제1시퀀스S1및 제시퀀스S2가 하기 <표 11>과 같은 시퀀스 중에 각각 하나를 선택하여 사용하는 동기워드 장치.The sync word device of claim 3, wherein each of the first sequence S 1 and the presentation sequence S 2 selects and uses one of the sequences shown in Table 11 below. 시퀀스sequence 상관값 형태 (오프셋 0 - 14)Correlation type (offset 0-14) S1 S 1 110110110000000011011011000000001101101100000000110110110000000011011011000110110110000000011011011000000001101101100000000110110110000000011011011000 15, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 315, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 3 S2 S 2 111010101110000111100010101000011101010111000101010001111000011110001010100111010101110000111100010101000011101010111000101010001111000011110001010100 15, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -115, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -1
제3항에 있어서, 상기 제1시퀀스S1및 제2시퀀스S2가 하기 <표 12>과 같은 시퀀스들 중에 하나를 선택하여 사용하는 동기워드 장치.The sync word device of claim 3, wherein the first sequence S 1 and the second sequence S 2 select and use one of the sequences shown in Table 12 below. 시퀀스sequence 상관값 형태 (오프셋 0 - 14)Correlation type (offset 0-14) S1 S 1 111010011000000110010111000000011101001100000011001011100000001110100110000111010011000000110010111000000011101001100000011001011100000001110100110000 15, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 315, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 3 S2 S 2 101011011001000100110110101000110110101000100110111010100100010101101100100101011011001000100110110101000110110101000100110111010100100010101101100100 15, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -515, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -5
제2항에 있어서, 상기 동기워드가 각 슬롯 당 4 개의 동기심볼들을 가지며, 상기 시퀀스들이 각 슬롯에서 제1동기심볼-제4동기심볼들을 발생하는 적어도 두 개의 제1 및 제2시퀀스들로 구성되고, 상기 제1시퀀스 및 제2시퀀스의 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드 발생장치.3. The method of claim 2, wherein the sync word has four sync symbols in each slot and the sequences consist of at least two first and second sequences that generate first sync-four sync symbols in each slot. Generate a first correlation value having a maximum point when the starting points of the first sequence and the second sequence coincide, generate a second correlation value having a minimum point at two specific offsets, and intermediate at the remaining offsets. A sync word generator having a third correlation value of position. 제6항에 있어서, 상기 제1시퀀스S1및 제2시퀀스S2가 하기 <표 13>과 같은 각각 적어도 하나의 제1시퀀스 및 제2시퀀스를 선택하여 사용하며, 각각 선택된 제1시퀀스S1및 제2시퀀스S2가 각각 한 슬롯에서 두 개의 동기심볼들을 발생하는 동기워드 장치.The method of claim 6, wherein the first sequence S 1 and the second sequence S 2 are each selected by using at least one first sequence and a second sequence as shown in Table 13 below, and each selected first sequence S 1. And a second sequence S 2 each generating two sync symbols in one slot. 시퀀스sequence 상관값 형태 (오프셋 0 - 14)Correlation type (offset 0-14) S1 S 1 110110110000000011011011000000001101101100000000110110110000000011011011000110110110000000011011011000000001101101100000000110110110000000011011011000 15, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 315, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 3 S2 S 2 111010101110000111100010101000011101010111000101010001111000011110001010100111010101110000111100010101000011101010111000101010001111000011110001010100 15, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -115, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -1
제6항에 있어서, 상기 제1시퀀스S1및 제2시퀀스S2가 하기 <표 14>와 같은 각각 적어도 하나의 제1시퀀스 및 제2시퀀스를 선택하여 사용하며, 각각 선택된 제1시퀀스S1및 제2시퀀스S2가 각각 하나의 슬롯에서 두 개의 동기심볼들을 발생하는 동기워드 장치.The method of claim 6, wherein the first sequence S 1 and the second sequence S 2 are each selected by using at least one first sequence and a second sequence as shown in Table 14 below, and each selected first sequence S 1. And a second sequence S 2 each generating two sync symbols in one slot. 시퀀스sequence 상관값 형태 (오프셋 0 - 14)Correlation type (offset 0-14) S1 S 1 111010011000000110010111000000011101001100000011001011100000001110100110000111010011000000110010111000000011101001100000011001011100000001110100110000 15, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 315, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 3 S2 S 2 101011011001000100110110101000110110101000100110111010100100010101101100100101011011001000100110110101000110110101000100110111010100100010101101100100 15, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -515, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -5
제6항에 있어서, 상기 제1시퀀스 및 제2시퀀스가 하기 <표 15>와 같은 시퀀스들이며, 상기 제1시퀀스가 S1및 S3이고 상기 제2시퀀스가 S2및 S4가 되고, 동기워드 발생시 상기 S1, S2, S3, S4의 시퀀스들 중에서 각각 선택된 4개의 시퀀스들을 사용하여 각 슬롯당 4개의 동기심볼들을 발생하는 동기워드 장치.The method according to claim 6, wherein the first sequence and the second sequence are sequences as shown in Table 15 below, wherein the first sequence is S 1 and S 3 and the second sequence is S 2 and S 4 , and the synchronization is performed. The word generator generates four sync symbols for each slot by using four sequences each selected from the sequences of S 1 , S 2 , S 3 , and S 4 . 시퀀스sequence 상관값 형태 (오프셋 0 - 14)Correlation type (offset 0-14) S1 S 1 110110110000000011011011000000001101101100000000110110110000000011011011000110110110000000011011011000000001101101100000000110110110000000011011011000 15, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 315, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 3 S2 S 2 111010101110000111100010101000011101010111000101010001111000011110001010100111010101110000111100010101000011101010111000101010001111000011110001010100 15, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -115, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -1 S3 S 3 111010011000000110010111000000011101001100000011001011100000001110100110000111010011000000110010111000000011101001100000011001011100000001110100110000 15, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 315, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 3 S4 S 4 101011011001000100110110101000110110101000100110111010100100010101101100100101011011001000100110110101000110110101000100110111010100100010101101100100 15, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -515, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -5
제2항에 있어서, 상기 동기워드가 각 슬롯 당 8 개의 동기심볼들을 가지며, 상기 시퀀스들이 각 슬롯에서 제1동기심볼-제4동기심볼들을 발생하는 적어도 두 개의 제1 및 제2시퀀스들로 구성되고, 상기 제1시퀀스 및 제2시퀀스의 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드 발생장치.3. The method of claim 2, wherein the sync word has eight sync symbols in each slot and the sequences consist of at least two first and second sequences generating first sync-four sync symbols in each slot. Generate a first correlation value having a maximum point when the starting points of the first sequence and the second sequence coincide, generate a second correlation value having a minimum point at two specific offsets, and intermediate at the remaining offsets. A sync word generator having a third correlation value of position. 제10항에 있어서, 상기 제1시퀀스 및 제2시퀀스가 하기 <표 16>과 같은 시퀀스들이며, 상기 제1시퀀스가 S1및 S3이고 상기 제2시퀀스가 S2및 S4가 되고, 동기워드 발생시 상기 S1, S2및 S3, S4의 시퀀스들 중에서 각각 두 개의 시퀀스들을 선택하고, 상기 선택된 선택된 8개의 시퀀스들을 사용하여 각 슬롯당 4개의 동기심볼들을 발생하는 동기워드 장치.The method of claim 10, wherein the first sequence and the second sequence are sequences as shown in Table 16 below, wherein the first sequence is S 1 and S 3 , and the second sequence is S 2 and S 4. And generating two sync sequences from among the sequences of S 1 , S 2 , S 3 , and S 4 , and generating four sync symbols per slot using the selected eight sequences. 시퀀스sequence 상관값 형태 (오프셋 0 - 14)Correlation type (offset 0-14) S1 S 1 110110110000000011011011000000001101101100000000110110110000000011011011000110110110000000011011011000000001101101100000000110110110000000011011011000 15, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 315, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 3 S2 S 2 111010101110000111100010101000011101010111000101010001111000011110001010100111010101110000111100010101000011101010111000101010001111000011110001010100 15, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -115, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -1 S3 S 3 111010011000000110010111000000011101001100000011001011100000001110100110000111010011000000110010111000000011101001100000011001011100000001110100110000 15, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 315, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 3 S4 S 4 101011011001000100110110101000110110101000100110111010100100010101101100100101011011001000100110110101000110110101000100110111010100100010101101100100 15, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -515, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -5
1프레임이 2P-1 (P는 양의 정수)의 슬롯들로 구성되는 부호분할다중접속 통신시스템의 동기워드 발생장치에 있어서,In a sync word generator of a code division multiple access communication system in which one frame consists of slots of 2 P -1 (P is a positive integer), 상기 슬롯 주기 레이트의 클럭을 발생하는 클럭발생기와,A clock generator for generating a clock of the slot period rate; 2K-1 (K는 양의 정수) 칩 크기를 갖는 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 칩 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 칩 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지의 칩 오프셋들에서 중간 위치의 제3상관값을 갖는 시퀀스 발생기들과,At least two sequences having a chip size of 2 K −1 (K is a positive integer), wherein the sequences generate a first correlation with the maximum point when the chip start points coincide, and at two specific chip offsets Generating second correlation values having a minimum point, the sequence generators having a third correlation value at an intermediate position at the remaining chip offsets, 상기 프레임의 해당하는 슬롯 위치에서 선택되는 상기 시퀀스들의 해당 칩들을 선택하여 동기워드로 출력하는 선택기로 구성되는 동기워드 발생장치.And a selector for selecting corresponding chips of the sequences selected at corresponding slot positions of the frame and outputting the selected chips as a sync word. 제12항에 있어서, 상기 1프레임이 15슬롯으로 이루어지고, 상기 시퀀스들의 칩 크기가 15인 동기워드 발생장치.13. The sync word generator of claim 12, wherein the one frame consists of 15 slots and the chip size of the sequences is 15. 제13항에 있어서, 상기 특정 칩 오프셋 위치가 매 프레임의 5번째 및 10번째 칩 위치인 동기워드 발생장치.15. The apparatus of claim 13, wherein the specific chip offset position is a fifth and tenth chip position of every frame. 제14항에 있어서, 상기 시퀀스들이 각각 다른 시퀀스들인 동기워드 발생장치.15. The apparatus of claim 14, wherein the sequences are different sequences. 제14항에 있어서, 상기 시퀀스들이 동일한 시퀀스들인 동기워드 발생장치.15. The apparatus of claim 14, wherein the sequences are identical sequences. 1프레임이 2P-1 (P는 양의 정수)의 슬롯들로 구성되는 부호분할다중접속 통신시스템의 동기워드 발생장치에 있어서,In a sync word generator of a code division multiple access communication system in which one frame consists of slots of 2 P -1 (P is a positive integer), 상기 슬롯 주기 레이트의 클럭을 발생하는 클럭발생기와,A clock generator for generating a clock of the slot period rate; 2K-1 (K는 양의 정수) 칩 크기를 갖는 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 칩 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 칩 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지의 칩 오프셋들에서 중간 위치의 제3상관값을 갖는 시퀀스 발생기들과,At least two sequences having a chip size of 2 K −1 (K is a positive integer), wherein the sequences generate a first correlation with the maximum point when the chip start points coincide, and at two specific chip offsets Generating second correlation values having a minimum point, the sequence generators having a third correlation value at an intermediate position at the remaining chip offsets, 상기 시퀀스발생기에서 출력되는 적어도 두 개의 시퀀스들을 각각 상기 슬롯 주기로 지연하는 지연기들과,Delayers each delaying at least two sequences output from the sequence generator in the slot period; 상기 프레임의 해당하는 슬롯위치에서 선택되는 상기 시퀀스 발생기들 및 지연기들의 해당 칩들을 선택하여 동기워드로 출력하는 선택기로 구성되는 동기워드 발생장치.And a selector for selecting corresponding chips of the sequence generators and delayers selected at corresponding slot positions of the frame and outputting the corresponding chips as a sync word. 제17항에 있어서, 상기 1프레임이 15슬롯으로 이루어지고, 상기 시퀀스들의 칩 크기가 15인 동기워드 발생장치.18. The apparatus of claim 17, wherein the one frame consists of 15 slots and the chip size of the sequences is 15. 1프레임이 15개의 슬롯들로 구성되는 부호분할다중접속 통신시스템의 채널 송신장치에 있어서,A channel transmitting apparatus of a code division multiple access communication system in which one frame consists of 15 slots, 길이가 15인 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 발생하는 동기워드 발생기와,Having at least two sequences of length 15, said sequences generating a first correlation value with a maximum point when the starting points match, a second correlation value with a minimum point at two specific offsets, and remaining A sync word generator for generating a sync word having a third correlation value of an intermediate position at offsets; 상기 동기비트들 및 동기워드에 사용되지 않는 파일럿 비트를 선택하여 상기 슬롯 내의 파일럿 구간의 설정된 위치에 삽입하는 제1선택기와,A first selector for selecting the synchronization bits and pilot bits not used for the synchronization word and inserting the synchronization bits into a predetermined position of a pilot section in the slot; 상기 제1선택기에서 출력되는 파일럿 비트들과 다른 데이터를 선택하여 송신할 채널 데이터를 발생하는 제2선택기로 구성되는 비동기 부호분할다중접속 통신시스템의 채널 송신장치.And a second selector for generating channel data to be transmitted by selecting data different from the pilot bits output from the first selector. 확산부호의 한주기 내에서 제1동기채널의 정보를 발생하는 제1동기채널 발생기와, 상기 확산부호의 한주기 내에서 제2동기채널 정보를 발생하는 제2동기채널 발생기로 구성되어, 비동기모드시 상기 제1동기채널 및 제2동기채널의 신호를 생성하고, 동기모드시 상기 제2동기채널의 생성을 중단하고 상기 제1동기채널의 신호를 생성하여 출력하는 동기채널 발생기와,Asynchronous mode, comprising a first synchronous channel generator for generating information of the first synchronous channel in one period of the spreading code, and a second synchronous channel generator for generating second synchronous channel information within one period of the spreading code. A sync channel generator for generating a signal of the first sync channel and a second sync channel, stopping the generation of the second sync channel in the synchronous mode, and generating and outputting a signal of the first sync channel; 길이가 15인 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 발생하는 동기워드 발생기와, 상기 동기비트들 및 동기워드에 사용되지 않는 파일럿 비트를 선택하여 상기 슬롯 내의 파일럿 구간의 설정된 위치에 삽입하는 제1선택기와, 상기 제1선택기에서 출력되는 파일럿 비트들과 다른 데이터를 선택하여 송신할 채널 데이터를 발생하는 제2선택기로 구성되는 데이터채널 발생기들로 구성되는 비동기 부호분할다중접속 통신시스템의 채널 전송장치.Having at least two sequences of length 15, said sequences generating a first correlation value with a maximum point when the starting points match, a second correlation value with a minimum point at two specific offsets, and remaining A synchronization word generator for generating a synchronization word having a third correlation value of an intermediate position at offsets, and selecting the synchronization bits and pilot bits not used for the synchronization word and inserting the synchronization bits into a predetermined position of a pilot section in the slot; Channel transmission in an asynchronous code division multiple access communication system comprising a selector and a data channel generator comprising a second selector for generating channel data to be transmitted by selecting data different from the pilot bits output from the first selector. Device. 동기부의 출력에 의해 프레임 동기가 이루어져 데이터 채널의 정보를 역확산하는 역확산기와,A despreader which performs frame synchronization by the output of the synchronizer and despreads information of the data channel; 상기 역확산되는 데이터 채널에서 파일럿을 분리하는 역다중화기와,A demultiplexer for separating pilots from the despread data channel; 상기 분리된 파일럿에서 동기워드를 추출하는 동기워드 추출기와,A sync word extractor for extracting sync words from the separated pilots; 길이가 15인 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 발생하는 동기워드 발생기와,Having at least two sequences of length 15, said sequences generating a first correlation value with a maximum point when the starting points match, a second correlation value with a minimum point at two specific offsets, and remaining A sync word generator for generating a sync word having a third correlation value of an intermediate position at offsets; 제1상관값을 검출하기 위한 제1임계값 및 제2상관값을 검출하기 위한 제2임계값을 구비하며, 상기 발생되는 동기워드와 상기 추출된 동기워드를 누적하여 상관값을 검출하고, 상기 상관값을 상기 임계값들과 비교하여 상기 제1상관값 검출시 상기 제1판정신호를 발생하고, 상기 제2상관값 검출시 상기 제2판정신호를 발생하며, 나머지 상관값에서 상기 제3판정신호를 발생하는 프레임동기 검증기와,And a first threshold value for detecting a first correlation value and a second threshold value for detecting a second correlation value, accumulating the generated sync word and the extracted sync word to detect a correlation value. Comparing a correlation value with the thresholds, the first determination signal is generated when the first correlation value is detected, and the second determination signal is generated when the second correlation value is detected, and the third determination is performed on the remaining correlation values. A frame synchronization verifier generating a signal, 제3판정신호 수신시 상기 동기워드 발생기의 동기워드를 한 슬롯 이동시키고, 제2판정신호 입력시 상기 동기워드를 특정 슬롯들 단위로 이동시키며, 상기 제1판정신호 입력시 프레임이 동기를 획득하는 동기부로 구성되는 비동기 부호분할다중접속 통신시스템의 동기워드 수신장치.Shifting the synchronization word of the sync word generator by one slot upon receiving the third decision signal, moving the sync word in units of specific slots when the second decision signal is input, and when the first decision signal is input, the frame acquires synchronization A synchronization word receiver of an asynchronous code division multiple access communication system comprising a synchronization unit. 1프레임이 15슬롯으로 이루어지며, 길이가 15인 적어도 두 개의 시퀀스들을 구비하여 각 슬롯들의 동기워드를 이용하여 프레임 동기를 수행하는 비동기 부호분할다중접속 통신시스템의 동기워드 생성방법에 있어서,A method of generating a sync word in an asynchronous code division multiple access communication system in which one frame includes 15 slots and has at least two sequences having a length of 15 to perform frame synchronization using sync words of respective slots, 칩 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 칩 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지의 칩 오프셋들에서 중간 위치의 제3상관값을 갖는 시퀀스들을 선택하는 과정과,When the chip start points coincide, a first correlation value having a maximum point is generated, a second correlation value having a minimum point at two specific chip offsets is generated, and a third correlation value of an intermediate position at the remaining chip offsets is generated. Selecting the sequences to have, 상기 프레임의 해당하는 슬롯위치에서 선택된 상기 시퀀스들의 해당 칩들을 선택하여 동기워드로 발생하는 과정으로 이루어짐을 특징으로 하는 동기워드 발생방법.And selecting corresponding chips of the sequences selected at corresponding slot positions of the frame to generate a sync word. 제22항에 있어서, 상기 특정 칩 오프셋 값이 5번째 10번째 칩 위치에서 발생되는 동기워드 발생방법.23. The method of claim 22, wherein the specific chip offset value is generated at a fifth tenth chip position. 제23항에 있어서, 상기 제1시퀀스 및 제2시퀀스가 하기 <표 17>과 같은 시퀀스들이며, 상기 제1시퀀스가 S1및 S3이고 상기 제2시퀀스가 S2및 S4가 되고, 동기워드 발생시 상기 S1, S2, S3, S4의 시퀀스들 중에서 각각 선택된 적어도 2개의 시퀀스들을 사용하여 각 슬롯당 설정된 칩수의 동기심볼들을 발생하는 동기워드 발생방법.24. The method of claim 23, wherein the first sequence and the second sequence are sequences as shown in Table 17, wherein the first sequence is S 1 and S 3 , and the second sequence is S 2 and S 4 , and the synchronization is performed. And generating sync symbols having a set number of chips per slot using at least two sequences selected from the sequences of S 1 , S 2 , S 3 , and S 4 when a word is generated. 시퀀스sequence 상관값 형태 (오프셋 0 - 14)Correlation type (offset 0-14) S1 S 1 110110110000000011011011000000001101101100000000110110110000000011011011000110110110000000011011011000000001101101100000000110110110000000011011011000 15, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 315, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 3 S2 S 2 111010101110000111100010101000011101010111000101010001111000011110001010100111010101110000111100010101000011101010111000101010001111000011110001010100 15, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -115, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -1 S3 S 3 111010011000000110010111000000011101001100000011001011100000001110100110000111010011000000110010111000000011101001100000011001011100000001110100110000 15, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 315, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 3 S4 S 4 101011011001000100110110101000110110101000100110111010100100010101101100100101011011001000100110110101000110110101000100110111010100100010101101100100 15, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -515, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -5
1프레임이 2P-1 (P는 양의 정수)의 슬롯들로 구성되고, 2K-1 (K는 양의 정수) 칩 크기를 갖는 적어도 두 개의 시퀀스들을 구비하는 부호분할다중접속 통신시스템의 동기워드 발생방법에 있어서,A frame division multiple access communication system comprising at least two sequences, each frame having 2 P −1 (P is a positive integer) and having a 2 K −1 (K is a positive integer) chip size. In the sync word generation method, 상기 시퀀스들의 칩 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 칩 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지의 칩 오프셋들에서 중간 위치의 제3상관값을 갖는 시퀀스들을 선택하는 과정과,When the chip start points of the sequences coincide, a first correlation value having a maximum point is generated, a second correlation value having a minimum point at two specific chip offsets is generated, and a third intermediate position at the remaining chip offsets. Selecting sequences with correlation values, 상기 프레임의 해당하는 슬롯 위치에서 상기 선택된 상기 시퀀스들의 해당 칩들을 순차적으로 선택하여 동기워드로 출력하는 과정으로 이루어지는 동기워드 발생방법.And sequentially selecting the corresponding chips of the selected sequences at the corresponding slot positions of the frame and outputting the corresponding chips as sync words. 제25항에 있어서, 상기 1프레임이 15슬롯으로 이루어지고, 상기 시퀀스들의 칩 크기가 15인 동기워드 발생방법.27. The method of claim 25, wherein the one frame consists of 15 slots and the chip size of the sequences is 15. 제26항에 있어서, 상기 특정 칩 오프셋 위치가 매 프레임의 5번째 및 10번째 칩 위치인 동기워드 발생방법.27. The method of claim 26, wherein the specific chip offset position is the fifth and tenth chip position of every frame. 1프레임이 2P-1 (P는 양의 정수)의 슬롯들로 구성되고, 2K-1 (K는 양의 정수) 칩 크기를 갖는 적어도 두 개의 시퀀스들을 구비하는 부호분할다중접속 통신시스템의 동기워드 발생장치에 있어서,A frame division multiple access communication system comprising at least two sequences, each frame having 2 P −1 (P is a positive integer) and having a 2 K −1 (K is a positive integer) chip size. In the sync word generator, 상기 시퀀스들 중 칩 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 칩 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지의 칩 오프셋들에서 중간 위치의 제3상관값을 갖는 시퀀스들을 선택하는 과정과,Generates a first correlation with the maximum point when the chip start points of the sequences match, generates a second correlation with the minimum point at two specific chip offsets, and generates a first correlation with the intermediate position at the remaining chip offsets. Selecting sequences having three correlation values, 상기 선택된 적어도 두 개의 시퀀스들을 각각 상기 슬롯 주기로 지연하는 지연기들과,Delayers each delaying the selected at least two sequences in the slot period; 상기 프레임의 해당하는 슬롯위치에서 상기 선택된 시퀀스들 및 지연된 시퀀스들의 해당 칩들을 선택하여 동기워드로 출력하는 과정으로 이루어지는 동기워드 발생방법.And selecting corresponding chips of the selected sequences and delayed sequences at a corresponding slot position of the frame and outputting the corresponding chips as a sync word. 1프레임이 15개의 슬롯들로 구성되고, 길이가 15인 적어도 두 개의 시퀀스들을 구비하는 부호분할다중접속 통신시스템의 채널 송신방법에 있어서,A channel transmission method of a code division multiple access communication system having one frame having 15 slots and having at least two sequences having a length of 15, 상기 시퀀스들이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 발생하는 동기워드 발생기와,The sequences generate a first correlation value having a maximum point when the starting points coincide, a second correlation value having a minimum point at two specific offsets, and a third correlation value of an intermediate position at the remaining offsets. A sync word generator for generating a sync word, 상기 동기비트들 및 동기워드에 사용되지 않는 파일럿 비트를 선택하여 상기 슬롯 내의 파일럿 구간의 설정된 위치에 삽입하는 과정과,Selecting the synchronization bits and pilot bits not used for the synchronization word and inserting the synchronization bits into a predetermined position of the pilot section in the slot; 상기 삽입된 파일럿 비트들과 다른 데이터를 선택하여 송신할 채널 데이터를 발생하는 과정으로 이루어지는 비동기 부호분할다중접속 통신시스템의 채널 송신방법.And selecting data different from the inserted pilot bits to generate channel data to be transmitted, wherein the channel transmission method of the asynchronous code division multiple access communication system is performed. 길이가 15인 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 시작점이 일치할 때 제1임계값을 초과하는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 제2임계값 보다 작은 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 사용하는 비동기 부호분할다중접속 통신시스템의 채널 동기방법에 있어서,A second correlation value having at least two sequences of length 15, wherein the sequences generate a first correlation value that exceeds the first threshold value when the starting point matches, and a second correlation value that is less than the second threshold value at two specific offsets; In the channel synchronization method of the asynchronous code division multiple access communication system using a synchronization word having a third correlation value of the intermediate position at the remaining offsets, 데이터 채널의 정보를 역확산하는 과정과,Despreading information of the data channel, 상기 역확산되는 데이터 채널에서 파일럿을 분리하는 과정과,Separating pilots from the despread data channel; 상기 분리된 파일럿에서 동기워드를 추출하는 과정과,Extracting a sync word from the separated pilot; 상기 동기워드를 발생하는 과정과,,Generating the sync word, 추출된 동기워드와 상기 동기워드의 상관도를 동기워드 단위로 누적하여 상관값을 검출하고, 상기 상관값을 각각 상기 한 제1임계값 및 제2임계값과 각각 비교하여 상기 제1상관값 검출시 상기 제1판정신호를 발생하고, 상기 제2상관값 검출시 상기 제2판정신호를 발생하며, 나머지 상관값에서 상기 제3판정신호를 발생하는 과정과,A correlation value is detected by accumulating the correlation between the extracted sync word and the sync word in sync word units, and comparing the correlation value with the first threshold value and the second threshold value, respectively, to detect the first correlation value. Generating the first determination signal at the time of occurrence, generating the second determination signal upon detecting the second correlation value, and generating the third determination signal at the remaining correlation values; 제3판정신호 수신시 상기 동기워드를 한 슬롯 이동시키고, 제2판정신호 입력시 상기 동기워드를 특정수의 슬롯으로 이동시키며 프레임이 동기를 획득하는 과정으로 이루어짐을 특징으로 하는 비동기 부호분할다중접속 통신시스템의 동기방법.Asynchronous code division multiple access, comprising: a step of shifting the sync word by one slot upon receipt of a third decision signal; a step of moving the sync word to a specific number of slots when a second decision signal is input; Synchronization method of communication system.
KR10-1999-0019644A 1999-05-29 1999-05-29 Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in w-cdma communication system KR100396286B1 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR10-1999-0019644A KR100396286B1 (en) 1999-05-29 1999-05-29 Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in w-cdma communication system
AU51107/00A AU751344B2 (en) 1999-05-29 2000-05-29 Apparatus and method for generating sync word and transmitting and receiving the sync word in W-CDMA communication system
BR0006151-4A BR0006151A (en) 1999-05-29 2000-05-29 Apparatus and method for generating a sync word and transmitting and receiving the sync word in a w-cdma communication system
CA002338046A CA2338046A1 (en) 1999-05-29 2000-05-29 Apparatus and method for generating sync word and transmitting and receiving the sync word in w-cdma communication system
PCT/KR2000/000553 WO2000074290A1 (en) 1999-05-29 2000-05-29 Apparatus and method for generating sync word and transmitting and receiving the sync word in w-cdma communication system
CN00801168A CN1315090A (en) 1999-05-29 2000-05-29 Apparatus and method for generating sync word and transmitting and receiving the sync word in w-CDMA communication system
EP00935677A EP1101312A4 (en) 1999-05-29 2000-05-29 Apparatus and method for generating sync word and transmitting and receiving the sync word in w-cdma communication system
JP2001500475A JP2003501875A (en) 1999-05-29 2000-05-29 Synchronous word generation and transmission / reception apparatus and method for asynchronous code division multiple access communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0019644A KR100396286B1 (en) 1999-05-29 1999-05-29 Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in w-cdma communication system

Publications (2)

Publication Number Publication Date
KR20000075188A true KR20000075188A (en) 2000-12-15
KR100396286B1 KR100396286B1 (en) 2003-09-02

Family

ID=19588628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0019644A KR100396286B1 (en) 1999-05-29 1999-05-29 Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in w-cdma communication system

Country Status (8)

Country Link
EP (1) EP1101312A4 (en)
JP (1) JP2003501875A (en)
KR (1) KR100396286B1 (en)
CN (1) CN1315090A (en)
AU (1) AU751344B2 (en)
BR (1) BR0006151A (en)
CA (1) CA2338046A1 (en)
WO (1) WO2000074290A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379453B1 (en) * 1999-08-03 2003-04-10 엘지전자 주식회사 Method of generating a pilot sequences, the sequences are used for a frame synchronization
KR100678165B1 (en) * 2000-07-29 2007-02-01 삼성전자주식회사 Reference time signal generaion device and method for use in universal mobile telecommunications mobile station
KR100717878B1 (en) * 2005-12-09 2007-05-14 한국전자통신연구원 A frame synchronization method using the differential correlation information for pilot-inserted burst mode satellite communication systems
KR100735281B1 (en) * 2000-02-14 2007-07-03 삼성전자주식회사 Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in cdma communication system

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473575B2 (en) * 2000-11-29 2003-12-08 日本電気株式会社 CDMA mobile communication device and base station detection method used therefor
JP3857528B2 (en) 2001-01-12 2006-12-13 富士通株式会社 Synchronous detection device
CN1856945B (en) 2003-09-23 2012-04-11 卡莱汉系乐有限公司 Initial synchronization device and method for receivers
US8660165B2 (en) 2009-06-11 2014-02-25 Andrew Llc System and method for detecting spread spectrum signals in a wireless environment
US8223821B2 (en) 2009-06-25 2012-07-17 Andrew Llc Uplink signal detection in RF repeaters
WO2011120213A1 (en) * 2010-03-29 2011-10-06 Murata Manufacturing Co., Ltd Method and apparatus for integer frequency offset estimation in wireless communication system
JP5477480B2 (en) * 2010-03-29 2014-04-23 株式会社村田製作所 Method and apparatus for accurate time synchronization in a wireless communication system
US8929490B1 (en) * 2013-09-23 2015-01-06 Qualcomm Incorporated Methods and systems for low latency and low power trigger detection for connecting wireless devices
CN106254054B (en) * 2015-06-19 2019-11-15 北京自动化控制设备研究所 A kind of frame structure design method can be avoided false synchronization

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4301534A (en) * 1979-04-09 1981-11-17 Digital Switch Corporation Framing circuit for time multiplexed data
JPS6291044A (en) * 1985-10-17 1987-04-25 Kokusai Denshin Denwa Co Ltd <Kdd> System for frame synchronizing pattern detection
JP3029886B2 (en) * 1991-07-23 2000-04-10 富士通株式会社 Hybrid multiplex synchronization
DE4210305A1 (en) * 1992-03-30 1993-10-07 Sel Alcatel Ag Method, transmitter and receiver for information data transmission with variable traffic volume and control station for coordinating several such transmitters and receivers
JP3164956B2 (en) * 1993-01-28 2001-05-14 アプライド マテリアルズ インコーポレイテッド Method for depositing amorphous silicon thin film at high deposition rate on large area glass substrate by CVD
JPH07154444A (en) * 1993-11-27 1995-06-16 Hitachi Denshi Ltd Frame synchronizing detection circuit
JP3158821B2 (en) * 1993-12-14 2001-04-23 株式会社日立製作所 CDMA mobile communication system and apparatus
KR0152708B1 (en) * 1995-12-06 1998-11-02 양승택 A byte aligner and frame synchronizer for 622 mbit/s high speed data
US5793757A (en) * 1996-02-13 1998-08-11 Telefonaktiebolaget L M Ericsson (Publ) Telecommunication network having time orthogonal wideband and narrowband sytems
US5883929A (en) * 1996-04-03 1999-03-16 Ericsson, Inc. Synchronization method, and associated circuitry, for synchronizing a receiver with a transmitter
JP3373746B2 (en) * 1997-01-07 2003-02-04 株式会社鷹山 Initial synchronization method and receiver in asynchronous cellular system between DS-CDMA base stations
US5930366A (en) * 1997-08-29 1999-07-27 Telefonaktiebolaget L M Ericsson Synchronization to a base station and code acquisition within a spread spectrum communication system
KR100720570B1 (en) * 2000-02-16 2007-05-22 엘지전자 주식회사 Method of frame synchronization and supporting compressed mode in mobile communicatin system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379453B1 (en) * 1999-08-03 2003-04-10 엘지전자 주식회사 Method of generating a pilot sequences, the sequences are used for a frame synchronization
KR100735281B1 (en) * 2000-02-14 2007-07-03 삼성전자주식회사 Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in cdma communication system
KR100678165B1 (en) * 2000-07-29 2007-02-01 삼성전자주식회사 Reference time signal generaion device and method for use in universal mobile telecommunications mobile station
KR100717878B1 (en) * 2005-12-09 2007-05-14 한국전자통신연구원 A frame synchronization method using the differential correlation information for pilot-inserted burst mode satellite communication systems
US7308064B2 (en) 2005-12-09 2007-12-11 Electronics And Telecommunications Research Institute Frame synchronization method based on differential correlation information in satellite communication system

Also Published As

Publication number Publication date
KR100396286B1 (en) 2003-09-02
AU5110700A (en) 2000-12-18
EP1101312A4 (en) 2005-06-22
JP2003501875A (en) 2003-01-14
EP1101312A1 (en) 2001-05-23
CA2338046A1 (en) 2000-12-07
CN1315090A (en) 2001-09-26
WO2000074290A1 (en) 2000-12-07
AU751344B2 (en) 2002-08-15
BR0006151A (en) 2001-04-17

Similar Documents

Publication Publication Date Title
US6865177B1 (en) Apparatus and method for generating frame sync word and verifying the frame sync word in W-CDMA communication system
USRE42827E1 (en) Apparatus and method for synchronizing channels in a WCDMA communication system
USRE38523E1 (en) Spreading code sequence acquisition system and method that allows fast acquisition in code division multiple access (CDMA) systems
US7627020B2 (en) Acquisition circuit for low chip rate option for mobile telecommunication system
RU2199185C2 (en) Primary synchronization and frame synchronization in extended-spectrum communication system
US6603735B1 (en) PN sequence identifying device in CDMA communication system
EP1032959B1 (en) Device and method for performing frame sync using sync channel in mobile communication system
KR20020027294A (en) Apparatus and method for determining use/nonuse an nb-tdd cdma mobile communication system
KR100396286B1 (en) Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in w-cdma communication system
JP3473575B2 (en) CDMA mobile communication device and base station detection method used therefor
KR100735281B1 (en) Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in cdma communication system
KR100311527B1 (en) fast multipath acquiring method, and receiver for the method
KR100669600B1 (en) Method for synchronizing in mobile communication system
JP2002009689A (en) Portable telephone set
JP2002171207A (en) Cdma communication equipment and cdma communication method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070709

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee