KR100396286B1 - Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in w-cdma communication system - Google Patents

Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in w-cdma communication system Download PDF

Info

Publication number
KR100396286B1
KR100396286B1 KR10-1999-0019644A KR19990019644A KR100396286B1 KR 100396286 B1 KR100396286 B1 KR 100396286B1 KR 19990019644 A KR19990019644 A KR 19990019644A KR 100396286 B1 KR100396286 B1 KR 100396286B1
Authority
KR
South Korea
Prior art keywords
frame
sync
synchronization
sync word
word
Prior art date
Application number
KR10-1999-0019644A
Other languages
Korean (ko)
Other versions
KR20000075188A (en
Inventor
박진수
김재열
최호규
강희원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0019644A priority Critical patent/KR100396286B1/en
Publication of KR20000075188A publication Critical patent/KR20000075188A/en
Application granted granted Critical
Publication of KR100396286B1 publication Critical patent/KR100396286B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/24Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H04B7/2662Arrangements for Wireless System Synchronisation
    • H04B7/2671Arrangements for Wireless Time-Division Multiple Access [TDMA] System Synchronisation
    • H04B7/2678Time synchronisation
    • H04B7/2681Synchronisation of a mobile station with one base station
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W56/00Synchronisation arrangements
    • H04W56/0055Synchronisation arrangements determining timing error of reception due to propagation delay
    • H04W56/0065Synchronisation arrangements determining timing error of reception due to propagation delay using measurement of signal travel time
    • H04W56/007Open loop measurement
    • H04W56/0075Open loop measurement based on arrival time vs. expected arrival time
    • H04W56/0085Open loop measurement based on arrival time vs. expected arrival time detecting a given structure in the signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal

Abstract

본 발명은 비동기식 CDMA 이동통신 시스템에서의 파일럿 패턴을 사용한 동기 검증 방법을 제공한다. The present invention provides a synchronization verification method using the pilot pattern in an asynchronous CDMA mobile communication system. 예로 10ms 주기의 프레임이 15 개의 슬롯으로 구성되고 각 슬롯에 파일럿 심벌이 존재할 때, 이 파일럿 심벌 내의 패턴 즉 동기 워드를 사용하여 프레임 동기를 확인 할 수 있다. Examples include, to check a frame synchronization using the sync word pattern that is within the pilot symbols when the frame period of 10ms is composed of 15 slots, the pilot symbols present in each slot. 본 발명에서는 동기워드의 상관값 특성이 슬롯 단위 오프셋 주기당 하나의 최대점과 두 개의 최소점을 가지는 동기 검증 방법을 제공하고자 한다. In the present invention, the correlation characteristic of a sync word to provide a synchronization verification method, with a single maxima and two minima per period slots offset. 상관값의 최대점은 프레임 동기가 맞는 점, 최소점은 프레임 동기가 특정 슬롯개수 만큼 어긋난 점을 나타낸다. The maximum point of the correlation value that the frame synchronization fit minima indicates that the frame synchronization is deviated as many as the number specified slot. 이와 같은 동기 워드는 일반적로 슬롯의 수가 15인 경우 또는 2 K - 1 (K는 양의 정수) 인 경우에 적용 가능하다. Such a sync word is the case in general the number of slots 15 or the 2 K - 1 is applicable to the case of (K is a positive integer).

Description

비동기식 부호분할다중접속 통신시스템의 동기워드 생성 및 송수신장치 및 방법{APPARATUS AND METHOD FOR GENERATING SYNC WORD PATTERN AND TRANSMITTING AND RECEIVING SAID SYNC WORD IN W-CDMA COMMUNICATION SYSTEM} Asynchronous code division multiple access communication system of generating a sync word and transmitting and receiving apparatus and method {APPARATUS AND METHOD FOR GENERATING SYNC WORD PATTERN AND TRANSMITTING AND RECEIVING SAID SYNC WORD IN W-CDMA COMMUNICATION SYSTEM}

본 발명은 부호분할다중접속 통신시스템의 동기워드 생성 및 이를 검증하는 The invention sync word generated in the CDMA communication system, and to verify this 장치 및 방법에 관한 것으로, 특히 비동기식 부호분할다중접속 통신시스템의 동기워드를 생성하고 이를 검증할 수 있는 장치 및 방법에 관한 것이다. It relates to an apparatus and method, especially relates to a device and method for generating a sync word asynchronous code division multiple access communication system, and validates it.

현재 3세대 이동통신을 위한 표준화 작업이 활발히 진행되는 가운데 전세계 이동통신을 하나로 통합하기 위한 노력이 활발해 지고 있다. Among efforts to integrate the worldwide mobile communications into one that is standardized for the current third-generation mobile communication it has been actively hwalbalhae.

특히 북미 방식인 동기식 부호분할다중접속(이하 cdma2000이라 칭한다)과 유럽 방식인 비동기식 부호분할다중접속(이하 W-CDMA라 칭한다) 간의 통합(Harmonization)이 가속화 되고 있다. In particular, the integration (Harmonization) between the North American system is synchronous code division multiple access (hereinafter referred to as cdma2000) and the European asynchronous method of code division multiple access (hereinafter referred to as W-CDMA) and accelerated. 상기와 같은 통합 과정에서, 최근에는 비동기 방식인 W-CDMA의 칩 레이트(Chip Rate)가 4.096Mcps(chip per sec)에서 3.84 Mcps로 조정될 가능성이 커졌다. In the integrated process as described above, in recent years, the widened (Chip Rate) the chip rate of the W-CDMA asynchronous potential adjusted to from 3.84 Mcps (chip per sec) 4.096Mcps. 따라서 4.096 Mcps의 칩 레이트로 동작하던 W-CDMA의 경우 칩 레이트를 3.84cps/4.096cps, 즉 15/16 배로 줄이면서도 시스템 동작이 가능하도록 일부를 재 설계하는 것이 필요하다. Therefore, a W-CDMA was operating at a chip rate of 4.096 Mcps to redesign the part to enable system operation, yet the chip rate 3.84cps / 4.096cps, i.e. 15/16 fold line is needed. 즉, 종래의 비동기식 부호분할다중접속 통신시스템은 1프레임이 16개 슬롯들로 이루어졌으나, 통합된 비동기식 부호분할다중접속 통신시스템의 수는 15개의 슬롯들로 구성될 것이다. That is, the conventional asynchronous CDMA communication system, one frame is been made into 16 slots, the number of integrated asynchronous CDMA communication system will be comprised of 15 slots. 따라서 상기 통합된 비동기식 부호분할다중접속 통신시스템은 각 슬롯들의 구조를 변경하지 않고 1프레임 당 슬롯들의 수를 15개로 하는 방법이 최적화의 설계로 고려되고 있다.따라서 cdma 2000과 W-CDMA 간의 통합을 위하여 상기 비동기식 부호분할다중접속 통신시스템의 프레임을 구성하는 슬롯들의 수를 변경하면, 설계 변경이 필요한 부분들 중의 하나는 프레임 동기 검증에 사용되는 파일럿 동기워드 패턴이다. Therefore, the integration of an asynchronous code division multiple access communication system is being considered in the design of a method of the number of without changing the structure of the respective slot frames per slot 15 open-circuit optimization, so cdma 2000 and W-CDMA integration between changes to the number of slots constituting the frame of an asynchronous code division multiple access communication system, one of the areas for design changes is a pilot sync word pattern for use in frame synchronization verification.

또한 종래의 비동기 부호분할다중접속 통신시스템의 기술 중, 1999년 5월 현재 3GPP(3rd Generation Partnership Project)에서 진행 중인 W-CDMA 무선통신 규격에서는 동기워드를 사용하는 프레임의 동기를 검증하는 기술이 포함되어 있다. Also it includes a technique for verifying the synchronization of the frame using the In of the conventional asynchronous code division techniques of multiple access communication system, May 1999 proceeds W-CDMA radio that is in the current (3rd Generation Partnership Project) 3GPP communication standard sync word It is. 상기 종래 기술에서의 동기워드는 한 프레임이 16개의 슬롯으로 이루어 졌다는 가정하에 설계된 것이다. Sync word in the conventional technology is designed on the assumption was made of a frame is 16 slots. 그러나 상기한 바와 같이 현재 슬롯의 수가 한 프레임 당 16개에서 15개로 변경된 새로운 설계가 현재 논의 중이다. However, the new design be changed from 16 to 15 pieces per one frame of the current slot is currently discussed as described above. 이때 프레임 당 슬롯의 수가 15개로 되면, 종래의 16 슬롯 용 동기 검증 방법이 프레임 당 15 슬롯을 사용하는 시스템에 그대로 적용될 수가 없다. At this time, when the number of slots per frame pieces 15, as it can not be applied to a system for synchronization verification method for a conventional 16-slot, the use of 15 slots per frame. 따라서 프레임당 슬롯 수가 15개가 될 경우, 이에 따른 새로운 동기 검증 방법이 설계되어야 한다. Therefore, when the number of slots per frame is a dog 15, a new synchronization verification method should be designed accordingly.

따라서 본 발명의 목적은 비동기식 부호분할다중접속 통신시스템의 동기워드를 생성할 수 있는 장치 및 방법을 제공함에 있다.본 발명의 다른 목적은 1프레임이 15개의 슬롯들로 분할되고 각 슬롯은 복수개의 동기비트들로 분할되는 비동기식 부호분할다중접속 통신시스템의 프레임 동기워드를 생성할 수 있는 장치 및 방법을 제공함에 있다.본 발명의 또 다른 목적은 비동기식 부호분할다중접속 통신시스템에서 프레임 동기워드가 동기되었을 때 제1상관값을 가지며, 상기 프레임 구간에서 특정 슬롯만큼 동기가 틀어지는 적어도 2개의 위치에서 상기 제1상관값이 다른 제2상관값을 갖는 동기워드를 생성할 수 있는 장치 및 방법을 제공함에 있다.본 발명의 또 다른 목적은 비동기식 부호분할다중접속 통신시스템에서 프레임 동기워드가 동기를 이룰 때 It is therefore an object of the present invention is to provide an asynchronous code division multiple access apparatus and method for generating a sync word of a communication system. It is another object of the present invention, and one frame is divided into 15 slots have a plurality of respective slots an asynchronous code division multiple access system capable of generating a frame synchronization word in a communication system and method that is divided into a sync bit to provide. a further object of the present invention is an asynchronous code division multiple access the sync frame synchronization word in a communication system a first correlation value having, to provide a first correlation with the value to generate a sync word having a different second correlation value method and apparatus in at least two positions in the frame period is synchronous to a certain slot teuleojineun when there when still another object of the present invention, the frame sync word in an asynchronous CDMA communication system to achieve the synchronous 상관값이 최대가 되는 제1상관값을 가지며, 상기 프레임 동기워드가 상기 프레임 구간 내에서 특정 슬롯 만큼 틀어지는 적어도 2개의 위치에서 상기 상관값이 최소가되는 제2상관값을 가지며, 상기 프레임 동기워드가 상기 두 조건을 만족하지 않는 상태에서 동기가 틀어지는 위치에서 상기 제1 및 제2상관값과 다른 제3상관값을 가지는 동기워드를 생성할 수 있는 장치 및 방법을 제공함에 있다. Has a first correlation value is a correlation value is maximum, and a second correlation value is minimum is the correlation value from the frame synchronization word is the frame interval in at least two positions teuleojineun a certain slot in the frame sync word is from a sync location teuleojineun in a state that does not satisfy the above two conditions in the first and the second correlation value and provide an apparatus and method for generating a sync word having a different third correlation value.

본 발명의 또 다른 목적은 It is another object of the present invention 비동기식 부호분할다중접속 통신시스템의 동기워드 발생장치가 Sync word generator in an asynchronous CDMA communication system is 길이가 2 K -1 (K는 양의 정수)인 적어도 두 개의 시퀀스들을 발생하여 프레임 동기워드를 생성하며, 상기 프레임 동기워드는 프레임 동기가 이루어질 때 최대가 되는 제1상관값을 발생하고, 상기 프레임 동기가 이루어지지 않은 상태에서 두 개의 특정 슬롯 간격으로 오프셋될 때 최소가 되는 제2상관값을 발생하며, 상기 프레임 동기가 이루어지지 않는 상태에서 상기 슬롯들의 위치를 제외한 나머지 슬롯 위치들에서 제3상관값을 갖는 동기워드를 발생할 수 있는 장치 및 방법을 제공함에 있다. Length 2 K -1, and to generate at least two sequences (K is a positive integer), generating a frame sync word, the frame sync word and generates a first correlation value is maximized when the frame synchronization is made, the while the frame synchronization is not made, and generates a second correlation value is minimum when the offset in the two particular slot interval, at the other slot positions other than the positions of the slots while the frame synchronization does not occur 3 to provide an apparatus and method that can generate a sync word having a correlation value.

본 발명의 또 다른 목적은 비동기 부호분할다중접속 통신시스템에서 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 생성하여 전송할 수 있는 장치 및 방법을 제공함에 있다. A further object of the present invention is an asynchronous code division comprises at least two sequences in a multiple access communication system, the sequences and generate a first correlation value having the maximum point to the starting point match and minimum points in the two specific offset a first generating the second correlation value and having, in the second provide an apparatus and method that can be sent to generate a sync word having a third correlation value in the remaining intermediate positions offset.

본 발명의 다른 목적은 부호분할다중접속 통신시스템에서 송신측이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 사용하는 데이터를 전송하고, 수신측이 이런 동기워드를 이용하여 수신측에서 프레임 동기를 획득할 수 있는 장치 및 방법을 제공함에 있다. It is another object of the present invention generate a first correlation value having the maximum point when the transmission side in a CDMA communication system matches the starting point, and generates a second correlation value with the lowest points in the two specific offset, in the remaining offset transmitting data using a synchronous word and a third correlation value between the intermediate position and the receiving end is to provide an apparatus and method for obtaining frame synchronization at the receiving side by using this sync word.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 부호분할다중접속 통신시스템에서 1프레임이 15슬롯으로 이루어지고, 각 슬롯들의 동기워드를 이용하여 프레임 동기를 수행하는 동기워드 생성장치가, 길이가 15인 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 발생한다. The sync word generating apparatus which is made in a CDMA communication system according to the present invention for achieving the above object, one frame is 15 slots, performs frame synchronization by using the synchronization word of the respective slots, of length and having 15 or at least two sequences, the sequences and generate a first correlation value having the maximum point to the starting point match, and generating a second correlation value with the lowest points in the two particular offset, and the other offset in generates a sync word and a third correlation value between the intermediate position.

상기 목적을 달성하기 위하여, 일련의 프레임들의 각 프레임은 주어진 복수의 슬롯들로 분할되고, 상기 각 슬롯들은 복수의 동기심볼들을 구비하며, 프레임의 동기워드는 상기 각 슬롯들의 동기심볼들로 이루어지는 비동기 부호분할다중접속 통신시스템에서 상기 프레임 동기워드를 발생하는 장치가, 상기 기준 프레임과 수신된 두 프레임의 동기가 맞을 때 제1상관값을 가지며, 상기 각 기준프레임의 주어진 복수의 슬롯들의 일정 간격으로 분할된 적어도 2개의 슬롯분할점들의 각각에 상기 각 수신 프레임의 시작 슬롯이 위치할 때 마다 상기 제1상관값과 다른 제2상관값들을 갖는 적어도 두 개의 동기심볼들의 시퀀스들을 발생하는 시퀀스 발생기들과, 상기 시퀀스 발생기들로부터 발생되는 각각의 동기심볼들을 다중화하고, 상기 슬롯들의 각 슬롯에 In order to achieve the above object, each frame of the series of frames is divided into a plurality of slots given, asynchronous respective slots and having a plurality of sync symbols, consisting of the synchronization symbols of the sync word in the frame is the respective slot in a CDMA communication system, at intervals of a unit for generating the frame synchronizing word, the reference frame and the time synchronization of the two frames received right has a first correlation value, wherein the plurality of slots given for each frame of reference with each time the starting slot of each received frame wherein each of the segmented at least two slots dividing point position sequence generator for generating a sequence of at least two sync symbols having the first correlation value and the other second correlation value multiplexing each of the synchronization symbols to be generated from the sequence generator, and each slot of the slot 이에 대응하는 상기 다중화된 동기심볼들을 갖게하는 선택기로 구성되는 것을 특징으로 한다. This is in response to the selector being configured to have said multiplexed sync symbols.

또한 상기 목적을 달성하기 위하여, 일련의 기준동기 프레임들 및 수신동기 프레임들의 각 프레임은 주어진 복수의 슬롯들로 분할되고, 상기 각 슬롯은 복수의 비트들로 분할되며, 상기 각 프레임은 동기워드를 가지며 상기 일련의 기준동기 프레임들에 상기 일련의 수신동기 프레임들을 동기하기 위한 장치가, 상기 기준동기 프레임들과 상기 수신동기 프레임들의 동기가 맞을 때 제1상관값을 가지며, 상기 각 기준동기 프레임의 주어진 복수의 슬롯들의 일정 간격으로 분할된 적어도 2개의 슬롯분할점들의 각각에 상기 각 수신동기 프레임의 시작프레임이 위치할 때 마다 상기 제1상관값과 다른 제2상관값들을 갖도록 상기 프레임 동기워드를 제공하는 동기워드발생기와, 수신되는 프레임 정보로부터 프레임 동기워드를 추출하는 동기워드추출기와, 상 In addition, in order to attain the object, each frame of the series of reference sync frames and received synchronization frame is divided into a plurality of slots given, wherein each slot is divided into a plurality of bits, each of the frames is the sync word has the a series of a reference synchronization frame and the device for synchronizing the series of received synchronization frame, when with the reference sync frame synchronization of the received sync frame right has a first correlation value, wherein in each of the reference sync frame the frame synchronization word each time the start frame of each of the received sync frame position in each of the at least two slot division points dividing a predetermined interval of a given plurality of slots so as to have the first correlation value and the other second correlation value providing extracts the sync word generator, a frame sync word from the received frame information to the sync word extractor, the 기 추출된 프레임 동기워드와 상기 제공된 동기워드의 상관값을 계산하여 프레임 동기를 검증하는 프레임동기검증기로 구성된 것을 특징으로 한다. Characterized in that by calculating a correlation value of the frame sync word and the sync word is provided to extract group consisting of a frame synchronization verifier for verifying frame synchronization.

도 1a - 도 1c는 비동기식 부호분할다중접속 통신시스템에서 프레임 동기의 개념을 도시하는 도면 Figure 1a - Figure 1c provide a conceptual illustration of frame synchronization in an asynchronous CDMA communication system

도 2a - 도 2d는 비동기식 부호분할다중접속 통신시스템에서 각 채널들의 슬롯 구조를 도시하는 도면 Figure 2a - Figure 2d is a view showing a slot structure of each channel in an asynchronous CDMA communication system

도 3a - 도 3h는 비동기식 부호분할다중접속 통신시스템에서 각 채널의 파일럿 구조를 도시하는 도면 Figure 3a - Fig 3h illustrates a pilot structure of each channel in an asynchronous CDMA communication system

도 4a - 도 4c는 비동기식 부호분할다중접속 통신시스템에서 각 슬롯들의 동기워드를 도시하는 도면 Figure 4a - 4c is a view showing a synchronous word of each of slots in an asynchronous CDMA communication system

도 5는 도1에서 도 4와 같은 구조를 갖는 프레임, 슬롯, 파일럿 및 동기워드의 관계를 도시하는 도면 5 is a diagram showing the relationship of the frame, slots, pilots, and a sync word having the structure shown in FIG. 4 in Fig. 1

도 6은 본 발명의 실시예에 따른 비동기식 부호분할다중접속 통신시스템에서 사용하는 동기워드 형태를 도시하는 도면 Figure 6 is a diagram showing a sync word used in the form of an asynchronous code division multiple access communication system according to the present invention

도 7은 본 발명의 실시예에 따라 동기워드를 발생하는 과정을 도시하는 흐름도 7 is a flowchart illustrating a process of generating a sync word according to an embodiment of the present invention

도 8은 본 발명의 실시예에 따른 도 6과 같은 구조를 갖는 동기워드의 상관 특성을 도시하는 도면 8 is a view showing a correlation characteristic of a sync word having the structure as shown in FIG 6 according to an embodiment of the present invention

도 9는 본 발명의 실시예에 따른 비동기식 부호분할다중접속 통신시스템의 송신 장치의 구조를 도시하는 도면 9 is a view showing a structure of a transmission apparatus of an asynchronous code division multiple access communication system according to the present invention

도 10은 본 발명의 실시예에 따른 비동기식 부호분할다중접속 통신시스템의 수신 장치의 구조를 도시하는 도면 Figure 10 is a view for showing a structure of a receiver of an asynchronous code division multiple access communication system according to the present invention

도 11은 도 10과 같은 구조를 갖는 수신장치에서 동기워드 발생기의 구현예를 도시하는 도면 11 is a view showing an embodiment of the sync word generator in the receiving apparatus having the structure as shown in FIG. 10

도 12는 도 10과 같은 구조를 갖는 수신장치에서 다른 실시예에 따른 동기워드 발생기의 구현 예를 도시하는 도면 Figure 12 is a view showing an embodiment of the sync word generator in the receiving apparatus according to another embodiment having a structure as shown in FIG. 10

도 13a 및 도 13b는 도 10과 같은 구조를 갖는 수신장치에서 프레임 동기 검증 장치의 구조를 도시하는 도면 Figure 13a and 13b are views showing a structure of a frame synchronization verifying apparatus in the receiving apparatus having the structure as shown in FIG. 10

도 14는 도 10과 같은 구조를 갖는 수신장치에서 프레임 동기를 검증하여 획득하는 과정을 도시하는 흐름도 14 is a flowchart showing the process for acquiring and verifying frame synchronization in a receiving apparatus having the structure as shown in FIG. 10

본 발명의 실시예에 따라 동기워드 패턴 및 동기의 여부를 검증하는 것은 CDMA 이동통신 시스템에 적용될 수 있는 기술로, 특히 기지국간 비동기식(asynchronous) 방식의 CDMA 이동통신 시스템에 적합한 기술이다. Is a suitable technique for the asynchronous (asynchronous) method of the CDMA mobile communication system between a technology that can be applied to a CDMA mobile communication system, especially a base station verifies whether the sync word pattern and synchronization according to an embodiment of the invention. 구체적인 기술 분야는 동기 검증을 위해 동기워드(sync word)를 사용하는 방법에 관한 것이다. Specific technical field relates to a method of using the sync word (sync word) for synchronization verification. 여기서 동기워드는 미리 설정되어 송신기 및 수신기가 모두 알고 있는 특정 패턴의 비트열을 의미한다. The sync word is pre-set means a bit string of a specific pattern in the transmitter and the receiver are known. 상기 동기워드 패턴에 관한 정보는 미리 결정하여 송수신기에 저장해 두는 것이 일반적이나, 실제 동작시에 발생시키거나 송수신기 간에 주고 받을 수도 있다. The generally synchronous information about the word pattern is determined in advance by storing the transceiver or may generate at the time of actual operation or to exchange between transceivers.

또한 동기(sync. ; synchronization)는 PN 칩 동기, 슬롯 동기, 프레임 동기로 나누어 볼 수 있는데, 이는 송신기로부터 각각 PN 칩, 슬롯, 프레임 단위로 전송되는 신호와 이 신호에 대한 수신기의 동작이 시간적으로 일치하도록 하는 것을 의미한다. In addition, the synchronization (sync;. Synchronization) is in the PN chip synchronization, slot synchronization, it can be seen by dividing the frame synchronization, which operation of the receiver for a signal with a signal transmitted to each PN chip, slot, frame by frame from the transmitter in time It means to match. 특히 본 발명의 실시예에서는 기본 전송 단위인 프레임의 동기를 검증하기 위한 동기워드 생성 방법 및 장치를 제공한다. In particular, in the embodiment of the present invention provides a sync word generating method and apparatus for verifying the synchronization of the frame of the basic transmission unit. 여기서 상기 프레임 동기 검증은 이미 PN 칩 동기, 슬롯 (프레임의 분할) 동기, 그리고 프레임 동기 획득이 이루어 진 후에 수행되는 절차이다. Here, the frame synchronization verification is already a procedure performed after the binary PN chip synchronization, slot (division frame) synchronization, and frame synchronization acquisition done. 상기와 같이 프레임의 동기를 검증하기 위해, 상기 송신기는 프레임 내에 각 슬롯 마다 특정 패턴을 가지는 비트열, 즉 동기워드를 송신하고, 수신기에서는 수신되는 동기워드와 자체에서 발생한 동기워드의 상관 값을 구하여 프레임 동기 여부를 판단한다. In order to verify the synchronization of the frame as described above, the transmitter obtain a correlation value of the sync word generated in the sync word and itself transmits a bit string, that is, a sync word having a specific pattern for each slot in the frame, and receiving in the receiver it is determined whether or not the frame synchronization. 상기 프레임 동기 여부를 판단한 후, 동기가 맞지 않으면 동기를 맞추기 위한 과정을 수행하고, 동기가 맞으면 수신된 프레임을 복조 및 복호하여 정보를 획득한다. After it is determined whether the frame synchronization, and if the synchronization is carried out fit a process for synchronizing and demodulating and decoding the received frame synchronization it is correct to obtain the information. 상기와 같은 동작은 도 14를 참조하여 후술하기로 한다. Operation as described above will be described later with reference to FIG.

먼저 프레임 동기에 대한 동작을 살펴본다. First look at the operation of the frame synchronization. 도 1a - 도 1c는 비동기 방식의 부호분할다중접속 통신시스템에서 프레임 동기의 개념을 설명하는 도면이다. Figure 1a - Figure 1c is a view for explaining the concept of the frame synchronization in a CDMA communication system of the asynchronous system. 상기 도 1a - 도 1c는 1에서 15까지는 슬롯 번호를 나타내며, 15 개의 슬롯이 한 프레임을 이루는 경우를 도시하고 있다. The Figure 1a - Figure 1c by from 1 to 15 indicates the slot number, there is shown a case in which 15 slots make up one frame.

상기 도 1a, 도 1b, 도 1c에서 각각 위 부분의 프레임은 수신되는 프레임 동기워드의 시간을 나타내며, 아래 부분의 프레임은 수신기가 자체에서 생성하는 프레임 동기워드의 시간을 나타낸다. FIG. 1a, the frame of each upper section in Figure 1b, Figure 1c represents a time of receiving the frame sync word that is, a frame of the lower part represents the time of the frame sync word, which is generated by the receiver itself. 이때 도 1a는 송신기에서 전송한 프레임 동기워드의 수신 시간 및 수신기가 자체에서 생성한 프레임 동기워드의 시간이 일치하여 두 프레임 간의 동기가 맞는 경우를 도시하고 있다. Wherein Figure 1a and to the reception time and a receiver of a frame sync word transmitted by the transmitter match the time of a frame sync word generated in itself shows a case that match the sync between the two frames. 그리고 도 1b 및 도 1c는 상기 송신기에서 전송한 프레임 동기워드의 수신시간과 수신기가 획득한 프레임이 시간이 상이하여, 두 프레임 간의 동기가 맞지 않는 예를 도시하고 있다. And Fig. 1b and 1c is to the reception time and the frame, a receiver acquires the frame sync word transmitted by the transmitter time is different, there is shown an example in which the synchronization between the two frames that do not fit. 여기서 상기 도 1b 및 도 1c에 도시된 바와 같이, 프레임의 동기가 맞지 않더라도 슬롯의 동기는 맞는(즉, 슬롯 경계는 일치하는) 것으로 가정한다. Here, as described above with FIG. 1b and shown in Figure 1c, even though synchronization of the frame synchronization of the slot is suitable to fit it is assumed (i.e., slot boundaries are matched). 상기 도 1b와 도 1c에서와 같이 슬롯의 정수배 만큼 프레임 동기가 어긋났을 때, 어긋난 정도의 슬롯 단위의 크기를 오프셋이라고 정의하기로 한다. When the Figure 1b and wake the frame synchronization counterintuitive by an integer multiple of the slot as shown in Figure 1c, it will be defined as the size of the offset slots of about deviated. 예를 들어 도1a는 오프셋이 0, 도1b는 오프셋이 +1, 도 1c는 오프셋이 -5인 경우를 나타낸다. For example, Figure 1a the offset is zero, Fig. 1b is offset +1, Figure 1c shows a case where the offset is -5. 오프셋이 15 또는 15의 배수 인 경우는 오프셋이 0인 경우와 같다고 볼 수 있다. If the offset is a multiple of 15 or 15 it can be seen the same as when the offset is zero. 여기서 오프셋이 - 인 경우는 주기적 성질에 따라 오프셋이 +인 경우와 동일하게 취급될 수 있다. Wherein the offset-if can be the same as when the offset is + treatment in accordance with the periodic nature.

도 2a - 도 2d는 현재 진행중인 3GPP W-CDMA 무선 표준에 따른 각 채널별 슬롯 내 파일럿의 위치 및 비트 수를 도시하는 도면이다. Figure 2a - Figure 2d is a view showing the position and the number of bits of each of the pilot channels per slot according to the ongoing 3GPP W-CDMA radio standards. 여기서 각 채널 내의 파일럿은 변조 없이 확산되어 전송되는 신호로, 동기(conherent) 복조에 기준이 되는, 즉 채널 추정에 사용될 수 있는 신호이다. Wherein a signal which can be used for a pilot signal to be transmitted is spread with no modulation in each channel, synchronization, i.e. the channel estimate (conherent) serving as a reference for demodulation.

상기 도 2a는 업링크 DPCCH 채널(Uplink Dedicated Physical Control Channel)의 슬롯 구조로써, 상기 파일럿은 각 슬롯의 앞부분에 위치되며 5,6,7, 또는 8 비트를 차지한다. The Figure 2a as a slot structure of the uplink DPCCH channel (Dedicated Physical Uplink Control Channel), the pilot is positioned at the beginning of each slot occupies the 5, 6, or 8 bits. 도 2b는 다운링크 전용 물리채널인 DPCH(Downlink Dedicated Physical Channel)의 슬롯 구조로써, 상기 파일럿은 슬롯 뒤부분에 위치되며 4,8, 또는 16 비트를 차지한다. Figure 2b by the slot structure of the downlink dedicated physical channel, DPCH (Downlink Dedicated Physical Channel), the pilot is located in the rear slot portion accounting for 4,8, or 16 bits. 도 2c는 다운링크 PCCPCH 채널(Downlink Primary Common Control Physical Channel)의 슬롯 구조로써, 상기 파일럿은 슬롯의 뒤부분에 위치되며 8 비트를 차지한다. Figure 2c as a slot structure of downlink PCCPCH channel (Downlink Primary Common Control Physical Channel), the pilot is located in the rear portion of the slot occupies 8 bits. 도 2d는 다운링크 SCCPCH 채널(Downlink Secondary Common Control Physical Channel)의 슬롯 구조로써, 상기 파일럿은 슬롯 뒤부분에 위치되며 8 또는 16 비트를 차지한다. Figure 2d is as a slot structure of the downlink channel SCCPCH (Secondary Common Control Physical Downlink Channel), the pilot is located in the rear slot portion accounting for 8 or 16 bits.

상기 도 2a - 도 2d와 같은 구조를 갖는 파일럿이 이루는 비트들 중의 일부가 동기워드를 형성하는데 사용될 수 있다. FIG. 2a - Some of the bits constituting the pilot having the structure as shown in Fig. 2d may be used to form the synchronization word. 여기서 상기 동기워드를 형성하는데 사용되는 비트들(이하 동기 비트들이라 칭함)중 한 슬롯에 포함된 비트들을 통틀어 동기 심벌로 정의하기로 한다. Here will be defined as a synchronization symbol throughout the bits included in one slot of the bits (hereinafter referred to wandering sync bit) it used to form the synchronization word. 그러면 상기 각 동기 비트들이 모여서 한 슬롯에 하나의 동기 심벌을 이루고, 한 프레임 내에 상기 각 슬롯의 동기 심벌들이 모여서 하나의 동기워드를 이룬다. This forms a single synchronization symbol to the one each of the synchronous bit gathered slot, together to the respective slot of the synchronization symbol in the frame form one sync word.

도 3a - 도 3h는 현재 진행중인 3GPP W-CDMA 무선표준에 적용된 각 채널의 특정 슬롯에 포함된 파일럿 비트 중 프레임 동기 심벌로 사용되는 비트들의 구조를 도시하는 도면이다. Figure 3a - Figure 3h is an illustration showing the structure of bits used in the frame synchronization symbol of the pilot bits included in a specific slot of each channel is applied to the ongoing 3GPP W-CDMA radio standards. 상기 도 3a - 도 3h에서 각각 흰색으로 도시된 비트들은 각 슬롯에서 동일한 값을 가지는 파일럿 비트들(즉, 한 슬롯에 포함된 파일럿 비트들 중 동기워드의 일부가 아닌 비트들: 이하 일반 파일럿 비트 라 칭함)을 나타내며, 어두운 색으로 도시된 비트들은 각 슬롯별로 특별한 값을 가지는 파일럿 비트들(즉, 프레임 동기 검증에 사용되는 동기 비트들, 파일럿 비트들 중 동기워드를 이루는 비트들: 이하 동기비트라 칭함)을 도시하고 있다. FIG 3a - Fig each white illustrated bit in 3h are pilot bits having the same value for each slot (that is, the pilot bits are not part of the synchronization word bits of included in one slot: Under general pilot bit d the quot;) to indicate, the bit shown in a darker color are pilot bits having a specific value for each slot (that is, the sync used for frame synchronization validation bit, of the bits that make up the pilot bits synchronous word of: not more than sync bits d It illustrates a quot;). 상기 파일럿 비트들은 전부 또는 일부가 채널 추정에 사용될 수 있다. The pilot bits are all or a portion may be used for channel estimation.

상기 도 3a - 도 3d는 업링크 DPCCH의 한 슬롯 내에서 5,6,7,8 비트의 파일럿 중 각각 4 비트가 동기 비트로 사용되는 경우를 도시하고 있다. FIG 3a - 3d also shows a case in which each of the four bits of 5,6,7,8-bit pilot in a slot of the uplink DPCCH using the synchronization bits. 그리고 도 3e 및 도 3f는 다운링크 DPCH의 한 슬롯 내에서 4 비트의 파일럿, 그리고 4 비트의 다이버시티 파일럿 중, 각각 2 비트가 동기 비트로 사용되는 경우를 도시하고 있다. And it shows a case where Fig. 3e and 3f that are the downlink pilot of the four bits in one slot of the DPCH, and the diversity of the pilot of four bits, each of 2 bits are used for synchronization bits. 도 3g는 다운링크의 DPCH, PCCPCH, 또는 SCPPCH의 한 슬롯 내에서 8 비트의 파일럿 중 4 비트가 동기 비트로 사용되는 경우를 도시하는 도면이다. Figure 3g is a view showing a case in which in the slots of the DPCH, PCCPCH, or SCPPCH of the downlink using 4 bits of the 8-bit pilot bit, a sync. 도 3h는 다운링크의 DPCH 또는 SCCPCH의 한 슬롯 내에서 16 비트의 파일럿 중 8 비트가 동기 비트로 사용되는 경우를 도시하고 있다. Figure 3h shows the case in which one slot of DPCH or SCCPCH of the downlink using 8 bits of the 16 bits of the synchronization pilot bits.

상기 도 2a - 도 2d와 도3a - 도 3h에 도시된 바와 같이 파일럿 비트들 중에서 동기 비트의 위치 및 개수는 본 발명의 실시예에 대한 이해를 돕기 위해 구현한 예를 도시하는 도면으로, 상기 도 2a - 도 2d 및 도 3a - 도 3h와 같은 구조 이외에도 많은 조합들이 가능하며, 본 발명의 실시예에서는 이와 다른 형태의 비트 배열에 대해서도 쉽게 적용이 가능함에 유의하여야 한다. FIG. 2a - Fig. 2d and Fig. 3a - with a view to also illustrates an example implementation for position and number of sync bits among pilot bits as shown in 3h is a better understanding of the embodiments of the invention, FIG. 2a - Fig. 2d and Fig. 3a - and also a lot of combinations are possible in addition to the same structure and 3h, the embodiment of the present invention should be noted that this is possible easily applied to this another aspect of the bit array.

본 발명의 실시예에서는 상기한 바와 같이 한 프레임이 15개 또는 2 P - 1 (P는 양의 정수)의 슬롯으로 구성되는 비동기 방식의 부호분할다중접속 통신시스템에서, 일반적으로 적용되는 동기워드 패턴과, 이런 동기워드 패턴을 생성하는 방법 및 장치를 제공한다. Embodiment, the frame 15 as described above, one or 2 P of the present invention 1 in a CDMA communication system of the asynchronous system consisting of a slot (P is a positive integer), the synchronization common to word pattern and to provide a method and apparatus for generating such a synchronization word pattern. 본 발명의 실시예에서는 설명의 편의상 한 프레임의 슬롯 수는 15개인 경우로 가정하여 설명하기로 한다. In an embodiment of the present invention, for convenience the number of slots of one frame of the description will be described on the assumption of 15 individual case.

도 4a - 도 4c는 15개의 슬롯들로 이루어지는 한 프레임 내에서 각 슬롯들의 동기비트들을 추출하여 동기워드의 구조를 도시하는 도면이다. Figure 4a - 4c is a diagram showing the structure of a sync word to extract the sync bit of each slot within one frame consisting of 15 slots.

상기 도 4a는 하나의 슬롯에 포함된 동기 심벌이 2비트로 구성된 경우 한 프레임 내에 30(=2*15) 비트의 동기심벌들로 동기워드가 구성됨을 도시하고 있다. Wherein Figure 4a shows a synchronization symbol is 2-bit sync word is composed of a synchronization symbol in the 30 (= 2 * 15) bits in one frame is configured in one of the slots. 도 4b는 하나의 슬롯에 포함된 동기 심벌이 4비트로 구성된 경우 한 프레임 내에 60(=4*15)비트의 동기심벌들로 동기워드가 구성됨을 도시하고 있다. Figure 4b shows a synchronous symbol is 4 bits, a sync word is composed of a synchronization symbol of 60 (= 4 * 15) bits in one frame is configured in one of the slots. 도 4c는 하나의 슬롯에 동기 심벌이 8비트로 구성된 한 프레임 내에 120(8*15)비트의 동기심벌들로 동기워드가 구성됨을 도시하고 있다. Figure 4c shows a sync symbol is a sync word is composed of a synchronous 8-bit symbols of 120 (8 * 15) bits in one frame comprised in one slot. 상기 도 4a - 도 4c와 같은 구조를 갖는 동기워드들은 매 프레임 마다 반복된다. FIG. 4a - sync word having a structure as shown in Fig 4c are repeated at every frame.

도 5는 상기와 같은 구조를 갖는 프레임, 슬롯, 파일럿, 동기워드의 관계를 도시하는 도면이다. 5 is a view showing the relationship between the frame, slot, the pilot, sync word having the structure as described above. 여기서 상기 도 5는 도 3b와 같이 6비트의 파일럿신호를 사용하는 업링크 DPCCH를 예로들어 도시하고 있다. Wherein Figure 5 shows, for the uplink DPCCH using the pilot signal of 6 bits as shown in Figure 3b as an example. 상기 도 5를 참조하면, (5a)와 같이 하나의 프레임은 도 1에 도시된 바와 같이 15개의 슬롯으로 구성되며, (5b)와 같이 하나의 슬롯은 파일럿과 정보 데이터 등으로 구성되고, (5c)와 같이 파일럿은 동기워드를 이루는 동기비트들과 동기워드의 일부가 아닌 일반 파일럿비트들로 구성되며, (5d)와 같이 동기워드는 (5a)와 같은 한 프레임 내에서 (5c)와 같은 동기비트들로 이루어짐을 도시하고 있다. Referring to FIG 5, is composed of 15 slots, as shown in Figure 1 a frame is as shown in FIG. (5a), a slot as shown in (5b) is composed of the pilot and information data, and the like, (5c ) and as the pilot is comprised of a common pilot bits are not part of the synchronization bits and the sync word forming the sync word, the sync word synchronization, such as (5c) within one frame, such as (5a) as shown in (5d) It shows a made of an s-bit.

도 6은 본 발명의 실시예에 따라 생성되는 동기워드의 패턴을 도시하는 도면으로써, 60비트 동기워드를 가정하고 있다. Figure 6, it is assumed by the view showing a pattern of a sync word is generated in accordance with an embodiment of the invention, 60-bit sync word.

상기 도 6을 참조하면, 한 슬롯 당 동기 비트들의 수, 즉 동기 심벌의 비트 수를 N이라고 할 때, 상기 동기워드의 주기(이하 동기워드 길이 라 칭함)는 15N 이 된다. Referring to FIG. 6, (hereinafter referred to as a sync word length), a number of sync bits per slot, that is to say the number of bits of the synchronization symbol N, the period of the synchronization word is a 15N. 따라서 도 5에 도시된 바와 같이, N 이 4인 경우 동기워드 길이는 60 비트가 된다. Therefore the, if N is 4 sync word length is 60 bits, as shown in FIG.

도6에 나타낸 바와 같이 동기 워드는 주기가 15인 N개의 sequence로 이루어진다. Sync word as shown in Figure 6 is comprised of a sequence of period N of 15. 각 sequence는 한 프레임의 슬롯들 내에서 동일한 위치에 있는 동기 비트들로 이루어지며 따라서 주기는 슬롯 수와 같은 15가 된다. Each sequence is made into a synchronous bit in the same position within the slot of one frame period is therefore equal to the number of slots it is 15.

N 개의 sequence들 중 n 번째 sequence의 i 번째 원소를 S n (i) 라고 하면, 각 슬롯의 동기심벌은하기 <표 1>과 같다. Speaking of the i th element of the n-th sequence of the N sequence S n (i), the synchronization symbols in each slot to <Table 1> below.

1 번째 슬롯의 동기 심벌은 S 1 (1), S 2 (1), ..., S N (1)2 번째 슬롯의 동기 심벌은 S 1 (2), S 2 (2), ..., S N (2)3 번째 슬롯의 동기 심벌은 S 1 (3), S 2 (3), ..., S N (3)4 번째 슬롯의 동기 심벌은 S 1 (4), S 2 (4), ..., S N (4)5 번째 슬롯의 동기 심벌은 S 1 (5), S 2 (5), ..., S N (5)6 번째 슬롯의 동기 심벌은 S 1 (6), S 2 (6), ..., S N (6)7 번째 슬롯의 동기 심벌은 S 1 (7), S 2 (7), ..., S N (7)8 번째 슬롯의 동기 심벌은 S 1 (8), S 2 (8), ..., S N (8)9 번째 슬롯의 동기 심벌은 S 1 (9), S 2 (9), ..., S N (9)10 번째 슬롯의 동기 심벌은 S 1 (10), S 2 (10), ..., S N (10)11 번째 슬롯의 동기 심벌은 S 1 (11), S 2 (11), ..., S N (11)12 번째 슬롯의 동기 심벌은 S 1 (12), S 2 (12), ..., S N (12)13 번째 슬롯의 동기 심벌은 S 1 (13), S 2 (13), ..., S N (13)14 번째 슬롯의 동기 심벌은 S 1 (14), S 2 (14), ..., S N (14)15 번째 슬롯의 동기 심벌은 S 1 (15), S 2 (15), One sync symbol in the second slot S 1 (1), S 2 (1), ..., S N (1) 2 synchronization symbol in the second slot S 1 (2), S 2 (2), ... , S N (2) sync symbol in 3rd slot S 1 (3), S 2 (3), ..., S N (3) sync symbol in 4th slot S 1 (4), S 2 ( 4), ..., S N ( 4) sync symbol in 5th slot S 1 (5), S 2 (5), ..., S N (5) sync symbol in 6th slot S 1 ( 6), S 2 (6) , ..., S N (6) sync symbol in 7th slot S 1 (7), S 2 (7), ..., S N (7) of the eighth slot synchronization symbol S 1 (8), S 2 (8), ..., S N (8) sync symbol in 9th slot S 1 (9), S 2 (9), ..., S N ( 9) sync symbol in 10th slot S 1 (10), S 2 (10), ..., S N (10) sync symbol in 11th slot S 1 (11), S 2 (11),. .., S N (11) sync symbol in 12th slot S 1 (12), S 2 (12), ..., S N (12) 13 synchronization symbols of the first slot S 1 (13), S 2 (13), ..., S N (13) 14 -th slot of a synchronization symbol S 1 (14), S 2 (14), ..., S N (14) sync symbol in 15th slot S 1 (15), S 2 ( 15), ..., S N (15) ..., S N (15)

이때 상기 도 5의 경우, N의 값이 4이므로 동기 워드는 하기 <표 2>와 같다. The case of FIG. 5, since the value of N is 4 sync word is shown in <Table 2>.

1 번째 슬롯의 동기 심벌은 S 1 (1), S 2 (1), S 3 (1), S 4 (1)2 번째 슬롯의 동기 심벌은 S 1 (2), S 2 (2), S 3 (2), S 4 (2)3 번째 슬롯의 동기 심벌은 S 1 (3), S 2 (3), S 3 (3), S 4 (3)4 번째 슬롯의 동기 심벌은 S 1 (4), S 2 (4), S 3 (4), S 4 (4)5 번째 슬롯의 동기 심벌은 S 1 (5), S 2 (5), S 3 (5), S 4 (5)6 번째 슬롯의 동기 심벌은 S 1 (6), S 2 (6), S 3 (6), S 4 (6)7 번째 슬롯의 동기 심벌은 S 1 (7), S 2 (7), S 3 (7), S 4 (7)8 번째 슬롯의 동기 심벌은 S 1 (8), S 2 (8), S 3 (8), S 4 (8)9 번째 슬롯의 동기 심벌은 S 1 (9), S 2 (9), S 3 (9), S 4 (9)10 번째 슬롯의 동기 심벌은 S 1 (10), S 2 (10), S 3 (10), S 4 (10)11 번째 슬롯의 동기 심벌은 S 1 (11), S 2 (11), S 3 (11), S 4 (11)12 번째 슬롯의 동기 심벌은 S 1 (12), S 2 (12), S 3 (12), S 4 (12)13 번째 슬롯의 동기 심벌은 S 1 (13), S 2 (13), S 3 (13), S 4 (13)14 번째 슬롯의 동기 심벌은 S 1 (14), S 2 (14), S 3 (14), S 4 Synchronization symbols of the first slot S 1 (1), S 2 (1), S 3 (1), S 4 (1) sync symbol in 2nd slot S 1 (2), S 2 (2), S 3 (2), S 4 ( 2) 3 the synchronization symbols of the first slot S 1 (3), S 2 (3), S 3 (3), S 4 (3) sync symbol in 4th slot S 1 ( 4), S 2 (4) , S 3 (4), S 4 (4) sync symbol in 5th slot S 1 (5), S 2 (5), S 3 (5), S 4 (5) sync symbol in 6th slot S 1 (6), S 2 (6), S 3 (6), S 4 (6) sync symbol in 7th slot S 1 (7), S 2 (7), S 3 (7), S 4 ( 7) 8 synchronous symbol in the second slot S 1 (8), S 2 (8), S 3 (8), S 4 (8) sync symbol in 9th slot S 1 ( 9), S 2 (9) , S 3 (9), S 4 (9) sync symbol in 10th slot S 1 (10), S 2 (10), S 3 (10), S 4 (10) sync symbol in 11th slot S 1 (11), S 2 (11), S 3 (11), S 4 (11) sync symbol in 12th slot S 1 (12), S 2 (12), S 3 (12), S 4 ( 12) 13 synchronization symbols of the first slot S 1 (13), S 2 (13), S 3 (13), S 4 (13) sync symbol in 14th slot S 1 ( 14), S 2 (14) , S 3 (14), S 4 (14)15 번째 슬롯의 동기 심벌은 S 1 (15), S 2 (15), S 3 (15), S 4 (15) 14, the synchronization symbol in 15th slot S 1 (15), S 2 (15), S 3 (15), S 4 (15)

상기 방법을 좀 더 설명하면 다음과 같이 나타낼 수 있다. The longer explanation of the method can be expressed as:

과정 1. 슬롯 번호 i = 1 에서 15 까지 하기와 같은 과정 2 이하를 반복한다. 1. The process repeats the steps 2 or less as described below in the slot number i = 1 to 15.

과정 2. 슬롯 내 비트 번호 n = 1 에서 N 까지 하기와 같은 과정 3을 반복한다. 2. The process is repeated the process 3, such as to the slot in the bit number n = 1 to N.

과정 3. 동기 비트 S n (i)을 출력한다. 3. The process and outputs the sync bits S n (i).

상기와 같은 동기워드 생성 과정을 흐름도로 표현하면, 도 7과 같은 절차로 수행된다. When expressing the sync word generation process as described above in flow chart is performed by a procedure as shown in FIG. 7.

상기 도 7을 참조하면, 동기워드 생성 동작이 시작되면, 711단계에서 슬롯 인덱스 i (slot index i)를 1로 하고, 713단계에서 슬롯 내의 동기 인덱스 n을 1로 한다. Referring to FIG. 7, if the sync word generating operation starts, in the first slot index i (slot index i) in step 711, and the sync index n in slot at step 713 to one. 이후 715단계에서 동기 비트 S n (i)를 출력하고, 717단계에서 상기 동기 인덱스 n을 하나 증가시킨다. After outputting the sync bits S n (i) in step 715, and thereby increasing one of said n sync index in step 717. 이후 719단계에서 상기 동기 인덱스 n이 4보다 크면 상기 715단계로 진행하고, 그렇지 않으면 721단계로 진행하여 상기 슬롯 인덱스 i를 하나 증가시킨다. The synchronization index at step 719 since n is greater than 4 proceeds to step 715, and if not, increasing a slot index i to the control proceeds to step 721. 이후 723단계에서 상기 슬롯 인덱스 i가 15보다 크면 상기 711단계로 되돌아가 슬롯 인덱스 i를 1로 초기화한 후 상기와 같은 동기워드 생성 동작을 반복 수행하며, 그렇지 않으면 713단계로 되돌아가 다음 슬롯의 동기비트들을 생성하기 위하여 동기 인덱스 n을 1로 초기화한 후 상기와 같은 동작을 반복 수행한다. In subsequent step 723 performs a sync word generating operation, such as after initializing the slot index i is greater the the process returns to step 711, slot index i is greater than 15 to 1, the repeating, otherwise synchronization is returned to step 713 of the next slot, after initializing the synchronization index n to 1, to produce a bit to repeat the operation as described above.

상기 동기 워드는 위와 같은 방법으로 여러 시퀀스(sequence)들의 조합으로 생성하거나 전체 동기 워드를 하나의 시퀀스로 보아 생성할 수도 있다. The sync word is the same way as above to produce the combined or total number of the sync word sequence (sequence) may be generated when viewed as a single sequence. 상기 동기 워드는 동기 검출에 용이한 상관 특성을 가지도록 만들어진다. The sync word is made to have the ease of correlation properties for synchronization detection.

상기 도 7과 같은 과정으로 생성되는 동기워드는 그 특성에 따라 도 8과 같은 자기 상관 값 특성을 나타낸다. The sync word is also produced by processes such as 7 shows the auto-correlation value characteristic as shown in FIG. 8 in accordance with their characteristics.

상기 도 8을 참조하면, 상기와 같은 동기워드를 사용하는 경우, 도 1a와 같이 프레임 동기가 맞으면(즉, 오프셋이 영 또는 15의 배수인 경우) 동기 워드의 자기 상관 값이 최대점인 15N, 즉 제1상관값811을 나타낸다. Referring to FIG. 8, if the synchronization word as described above, is correct, the frame synchronization as it is shown in Figure 1a (that is, when the offset is a multiple of zero or 15) auto-correlation values ​​of the sync word a maximum point 15N, i.e., the first correlation value 811. 만약 상기 프레임 동기가 틀리면 (즉, 오프셋이 15의 배수가 아닌 경우), 오프셋에 따라 동기 워드의 자기 상관 값이 최대점과 최소점 사이의 값인 제3상관값813이 되거나, 자기 상관값이 최소점인 -P가 되는 제2상관값 812가 된다. If the frame synchronization is incorrect (that is, the offset is not a 15-multiple of) the autocorrelation values ​​of the sync word a or the third correlation value 813, a value between the maximum point and the minimum point according to the offset, the auto-correlation value, at least It is the second correlation value 812 that jeomin -P. 여기서 상기 P는 영보다 큰 수이다. Wherein P is a number greater than zero. 상관 값이 최소 상관값 -P가 되는 경우는 15개의 가능한 오프셋 중에 두 위치에서 나타나며, 본 발명의 실시예에서는 오프셋이 5인 경우와 10인 경우에 나타나도록 한다. If the correlation value is minimum correlation value -P appears in two locations in the 15 possible offset, in the embodiment of the present invention is to appear in the case of 10 and when the offset is 5.

상기 도 8과 같은 특성을 가지는 동기워드를 구성하는 시퀀스 들은 다음과 같이 구할 수 있다. Sequences that make up the sync word has the same characteristics as the Figure 8 may be obtained as follows.

먼저 길이 15인 모든 수열, 즉 32768개의 수열들에 대해서 자기상관도 성질을 조사한다. First, for all sequences of length 15, i.e. 32768 random number sequence autocorrelation also checks the properties. 그러면 572가지 형태의 상관도 성질이 나타난다. Then, when the 572 types of correlation properties. 이 때, 상기 572개의 상관도 형태 중 모든 경우의 2개의 상관도 형태 쌍을 선택하여 각각의 오프셋에 대한 상관값들을 더하여 최소점의 개수가 최소이고, 최소상관값을 가지는 이외의 오프셋에서의 상관값의 절대값이 가능한한 작은 형태쌍을 골라낸다. At this time, the two correlated in all cases of the 572 of the correlation type is also selected to form pairs with the number of minima by adding the correlation values ​​for each offset at least, any of the non-offset having the minimum correlation value the absolute value of the value singles a small form pairs as possible. 하기의 <표 3>은 상기의 과정에서 선택되어지는 형태쌍을 이루는 길이 15인 수열들과 그에 따른 상관값 형태를 나타낸다. To the <Table 3> represents a sequence of length 15 in a pair form a form which is selected in the process of the correlation value and the form thereof. 하기의 <표 3>에서 알 수 있듯이 한가지 상관값 형태를 같는 수열들은 아주 많이 존재하므로, 하기의 <표 3>에서는 각각의 상관값 형태를 갖는 수열을 5개씩 나타내었다. To the <Table 3> As can be seen in one kinds sequence gatneun the correlation value forms are so very much present, to the <Table 3> The 5 shows the sequence by one with each of the correlation values ​​forms.

수 열 It can open 상관값 형태 (오프셋 0 - 14) Any value form (offset 0 - 14) S 1 S 1 110110110000000011011011000000001101101100000000110110110000000011011011000 110110110000000011011011000000001101101100000000110110110000000011011011000 15, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 3 15, 3, 1, 7, -1, -5, -1, -5, -5, -1, -5, 1, 7, 1, 3 S 2 S 2 111010101110000111100010101000011101010111000101010001111000011110001010100 111010101110000111100010101000011101010111000101010001111000011110001010100 15, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -1 15, 1, 3, 9, 1, 5, 3, 3, 3, 3, 5, 1, 9, 3, -1 S 3 S 3 111010011000000110010111000000011101001100000011001011100000001110100110000 111010011000000110010111000000011101001100000011001011100000001110100110000 15, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 3 15, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 3 S 4 S 4 101011011001000100110110101000110110101000100110111010100100010101101100100 101011011001000100110110101000110110101000100110111010100100010101101100100 15, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -5 15, 5, 1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -5

상기의 <표 3>을 설명하면, 수열 S 1 과 S 2 , S 3 와 S 4 는 각각 상기에서 설명된 수열을 찾는 과정에서 선택되어진 상관도 형태 쌍이다. If a description of the <Table 3>, sequences S 1 and S 2, S 3 and S 4 is a form of pair correlation has been selected in the process of finding the sequence described above. 상기 S 1 과 S 2 의 경우, 각각의 오프셋에 대한 상관도 형태는 [15, 3, -1, 7, -1, -5, -1, -5, -5, -1, -5, -1, 7, -1, 3]과 [15, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -1]이 됨을 알 수 있다. In the case of the S 1 and S 2, correlation for each offset also forms [15, 3, 1, 7, -1, -5, -1, -5, -5, -1, -5, - 1, 7, 1, 3] and [15, -1, 3, -9, -1, -5, 3, 3, 3, 3, -5, -1, -9, 3, -1] that can be seen. 그리고 이를 각 항 별로 더하면 [30, 2, 2, -2, -2, -10, 2, -2, -2, 2, -10, -2, -2, 2, 2]가 됨을 알 수 있다. And it can be seen that the adding to each section [30, 2, 2, -2, -2, -10, 2, -2, -2, 2, -10, -2, -2, 2, 2; . 따라서 상기 도 8에서 0 또는 15의 배수 슬롯 오프셋에서의 상관값은 15의 최대점을 갖는 제1상관값이 됨을 알 수 있으며, 5번째와 10번째 슬롯의 오프셋에서의 상관값은 -10의 최소점을 갖는 제2상관값이 됨을 알 수 있고, 나머지 슬롯들의 오프셋에 대한 상관 값은 2또는 -2로 절대값이 아주 낮은 제3상관값을 가짐을 알 수 있다. Therefore, in the 8 correlation values ​​in a multiple slot offset of 0 or 15 it can be seen that the first correlation value having a maximum of 15 points of the correlation value in the offset of the 5th and the 10th slot is the minimum of -10 can be seen that the second correlation value having a point, the correlation values ​​for the offset of the other slots can be seen that the absolute value has a very low third correlation value to 2 or -2.

또, S 3 와 S 4 의 경우, 각각의 오프셋에 대한 상관도 형태는 [15, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, -1, -1, -1, 3]과 [15, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, -5]로 나타난다. Further, in the case of the S 3 S 4, the correlation type for each of the offset is [15, 3, -1, -1, -1, -5, -1, 3, 3, -1, -5, - 1, -1, -1, 3] and [15, -5, -1, 3, 3, -5, -1, -1, -1, -1, -5, 3, 3, -1, - 5] represented by. 그리고 이를 각항별로 더하면 [30, -2, -2, 2, 2, -10, -2, 2, 2, -2, -10, 2, 2, -2, -2] 역시 상기 5번째와 10번째의 오프셋에서만 상관값이 -10인 최소점을 갖고, 나머지 오프셋에 대한 상관값은 2 또는 -2로 절대값이 아주 낮다. And this by adding gakhang [30, -2, -2, 2, 2, -10, -2, 2, 2, -2, -10, 2, 2, -2, -2], too, and the fifth 10 has a correlation value of only 2-10 offset of the first minimum point, the correlation values ​​for the remaining offset is very low in absolute value to 2 or -2.

이 때, 상기의 과정으로 다시 돌아가서 여러 개의 형태 쌍들이 선택되어지면, 다시 이 형태 쌍들의 상관도 형태 중 2개의 상관도 형태 쌍을 선택하여 각각의 오프셋에 대한 상관값들을 더하면 상기 도 8과 같은 상관도 특성을 가지는 프레임 동기워드들을 찾을 수 있다. At this time, go back to the process of the ground is to select multiple form pairs, again with the two correlation of the correlation of the form pair also forms may select a form pair, such as the FIG adding the correlation values ​​for each offset correlation to find a frame sync word having the attribute. 여기서 상기 <표 3>과 같은 시퀀스 S 1 과 S 2 , 그리고 S 3 과 S 4 를 사용하여 프레임 동기워드를 구성하는 경우, 15개의 슬롯들로 이루어지는 1프레임의 구간 내에서 슬롯 오프셋이 0인 경우에는 최대 상관값(제1상관값: 여기서는 "30")을 가지며, 슬롯 오프셋이 5 또는 10인 경우에는 최소 상관값(제2상관값: 여기서는 "-10")을 갖고, 상기 경우를 제외한 나머지 슬롯 오프셋 위치들에서는 다른 상관값(제3상관값: 여기서는 "2" 또는 "-2")를 갖는다. Wherein if said <Table 3> and such sequences S 1 and S 2, and S 3 and when using S 4 constituting the frame sync word, slot offset is zero in the period of one frame consisting of 15 slots in the maximum correlation value (first correlation value (s): "30") with the exception of the case described above, have to have, if the slot offset is 5 or 10, the minimum correlation value (here, "-10" second correlation value) in the slot offset other correlation values ​​(the third correlation value: in this case, "2" or "-2") it has a.

상기의 형태 쌍을 참조하여 설명하면 수열 S 1 , S 2 , S 3 , S 4 는 각각 상기에서 설명된 수열을 찾는 과정에서 선택되어진 상관도 형태 쌍이다. Referring to the form of the pair of sequences S 1, S 2, S 3 , S 4 is a form of pair correlation has been selected in the process of finding the sequence described above. 이 경우, 각각의 오프셋에 대한 상관도 형태쌍들은 [30, 2, 2, -2, -2, -10, 2, -2, -2, 2, -10, -2, -2, 2, 2]과 [30, -2, -2, 2, 2, -10, -2, 2, 2, -2, -10, 2, 2, -2, -2]이 됨을 알 수 있다. In this case, the correlation for each offset pair also forms are [30, 2, 2, -2, -2, -10, 2, -2, -2, 2, -10, -2, -2, 2, 2 and it can be seen that the [30, -2, -2, 2, 2, -10, -2, 2, 2, -2, -10, 2, 2, -2, -2]. 그리고 이를 각항 별로 더하면 상기와 같은 상관도를 나타내게 된다. And adding them by gakhang will exhibit a correlation as described above. 즉, 이때, 상기 <표 3>에서 나타난 4가지 수열들을 항별로 번갈아서 출력하면 상기와 같은 상관 특성을 갖는 길이 60인 동기워드를 구성하는 시퀀스가 된다. That is, at this time, the <Table 3> to alternately output by wherein the four kinds of sequences are indicated in the sequence constituting the length 60 of a sync word having a correlation property as described above.

여기서는 동기워드가 한 슬롯 당 4개의 비트들로 이루어지는 예를 들고 있으나, 상기 도 3에 도시된 바와 같이 동기워드는 한 슬롯당 2, 4, 8 등의 비트들로 구성될 수도 있다. Here, holding the example consisting of the sync word is a four bit per slot, but the sync word, as the shown in Figure 3 may be of a bit, such as one per slot 2, 4, 8. 이때 한 슬롯 당의 동기워드가 2비트들로 구성되는 경우에는 상관도 형태 쌍의 특성을 갖는 상기 시퀀스 S 1 및 S 2 또는 S 3 및 S 4 중의 각각 임의의 한 시퀀스를 선택하여 사용할 수 있다. At this time, a slot may be used per sync word is the case consisting of two bits selecting the sequences S 1 and S 2 or S 3 and S 4, respectively in the sequence of any one having the characteristics of a correlation type pair. 그리고 한 슬롯 당의 동기워드가 4비트들로 구성되는 경우에는 상기 시퀀스 S 1 , S 2 , S 3 ,S 4 중에서 각각 임의의 한 시퀀스를 선택하여 사용할 수 있고, 또한 상기 시퀀스 S 1 및 S 2 또는 S 3 및 S 4 중에서 각각 임의의 두개의 시퀀스들을 선택하여 사용할 수 있다. And when the slot is per sync word consisting of 4 bits can be used to respectively select a certain sequence in the sequence S 1, S 2, S 3 , S 4, In addition, the sequence S 1 and S 2, or S 3 and can be used to select any of the two sequences from each S 4. 또한 한 슬롯당 동기워드가 8비트들로 구성되는 경우에는 상기 시퀀스 S 1 , S 2 , S 3 ,S 4 중에서 각각 임의의 두 개의 시퀀스들를 선택하여 사용할 수 있고, 또한 상기 시퀀스 S 1 및 S 2 또는 S 3 및 S 4 중에서 각각 임의의 4개의 시퀀스들을 선택하여 사용할 수 있다. In addition, if the one sync word per slot is composed of eight bits, the sequence S 1, S 2, S 3, S 4 may be selected stop by any two sequences of each of these, also the sequence of S 1 and S 2 or it may be used to select any of the four sequences from each S 3 and S 4.

또한 상기 <표 3>과 같은 시퀀스들은 동일한 비트 단위로 지연시켜 사용하여도 상기 도 8과 같은 상관 특성을 갖는다. In addition, the <Table 3> sequences, such as have the correlation characteristic as shown in FIG. In FIG. 8, using delays of the same bits. 즉, S 1 및 S 2 시퀀스를 동일한 비트 단위로 지연시켜 사용하거나 또는 S 3 및 S 4 시퀀스를 동일한 단위로 지연시켜 사용하는 경우에도 해당 시퀀스의 오프셋에 따라 동일한 상관 특성을 갖게된다. That is, even in the case of using delays S 1 and S 2 by delaying the use of the same sequence of bits, or S 3 or S 4 and the sequence of the same unit according to the offset of the sequence will have the same correlation property. 따라서 동기워드 발생기1023의 출력단에 상관도 형태 쌍의 특성을 갖는 시퀀스들(S 1 및 S 2 또는 S 3 및 S 4 )을 각각 지연시켜 동기워드로 발생하는 경우에도 상기 도 8과 같은 특성을 갖는 동기워드들을 발생할 수 있다. Thus sync correlation to the output of the word generator 1023 of a sequence with the characteristics of the form pair (S 1 and S 2 or S 3 and S 4) respectively delayed by having the same characteristics as the Figure 8, even if it occurs with a sync word It may cause the sync word.

따라서 상기 <표 3>과 같은 구조의 동기워드를 사용하는 경우, 수신장치에서 생성되는 동기워드와 수신되는 프레임의 동기워드가 도 1a와 같이 수신되어 프레임 동기가 맞는 경우(슬롯 오프셋이 0 또는 15의 배수인 경우)에는 도 8의 811에 도시된 바와 같이 상관값이 15N이 되는 제1상관값을 갖게 된다. Accordingly, the <Table 3> and if the synchronization word of the same structure, the synchronization word of the frame to be received and a sync word which is generated at the receiving apparatus is received as shown in Figure 1a when the frame synchronization fit (slot offset is 0 or 15 for a multiple of it), there is given a first correlation value is a correlation value which is a 15N as shown in 811 of Fig. 그러나 상기 도 1b 또는 도 1c와 같이 프레임 동기가 맞지 않는 경우에는 상관 값은 상기 제1상관값 811을 갖지 못한다. However, if the Fig. 1b or that the frame synchronization as shown in Figure 1c, the correlation value will not have a match of the first correlation value 811. 이런 경우 상기 도 1b와 같이 슬롯 오프셋이 0 또는 5의 배수가 아닌 경우에는 도 8의 813과 같이 상관값이 0이되는 제3상관값을 가지고, 슬롯 오프셋이 5 슬롯 또는 10 슬롯인 경우에는 도 8의 812와 같이 상관값이 특정한 값 -P인 제2상관값을 가진다. In this case, with the third correlation value is the slot offset correlation value as shown in 813 of Figure 8, if not a multiple of zero, or 5 as shown in FIG. 1b becomes zero, when the slot offset is 5 slots or 10 slots FIG. It has a second correlation value is a correlation value of a specific value such as 8812 of -P. 즉, 상기와 같은 동기워드를 사용하는 경우, 프레임 동기가 맞지 않을 시 슬롯 오프셋에 따라 다른 상관값을 갖게 된다. That is, if the synchronization word as described above, will have different correlation values ​​in accordance with the slot offset when frame synchronization does not fit.

즉, 수신장치가 프레임 동기를 검증할 시, 먼저 상관 값을 검출하고, 검출된 상관값을 분석하여 프레임 동기 여부를 판단한다. That is, when the receiver is to verify frame synchronization, first, detects the correlation values, by analyzing the detected correlation value, it is determined whether or not the frame synchronization. 이때 상기 검출된 상관값이 제1상관값811을 가질 시 프레임 동기가 맞은 것으로 결정한다. At this time, it is determined that the detected correlation values ​​across the frame synchronization during have a first correlation value 811. 그러나 상기 검출된 상관 값이 제3상관값813을 가질 시에는 한 슬롯씩 이동시켜가며 다음 슬롯에서의 상관값을 검출한다. However, when the the detected correlation values ​​have a third correlation value 813 is moved by one slot gamyeo detects a correlation value in the next slot. 상기와 같이 한 슬롯 이동시켜 상관값을 검출하는 동작을 수행하는 중에 제2상관값812를 검출하면, 이후에는 제1상관값 811이 검출될 때 까지 5 슬롯씩 이동시켜가면서 프레임 동기를 검증한다. Upon detecting the second correlated value 812 while performing an operation for detecting a correlation value by moving one slot as described above, and thereafter verifying the frame sync going to move by 5 slots until the first correlation value 811 is detected. 따라서 상기와 같은 상관 값 특성을 갖는 동기워드를 사용하므로써, 프레임의 동기 여부를 결정할 시 신뢰도를 향상시킬 수 있으며, 또한 프레임 동기가 동기가 틀린 경우 상기 제1상관값 및 제2상관값의 관계를 이용하여 신속하게 동기를 맞출 수 있다. Therefore, by the use of a sync word having a correlation value characteristic as described above, it is possible to improve the reliability when determining whether the synchronization of the frame, and if the frame sync synchronization is wrong the relationship between the first correlation value and the second correlation value, you can quickly match the synchronization using.

이하 본 발명의 실시예에 따라 생성되는 동기워드를 사용하여 비동기 방식의 부호분할다중접속 통신시스템에서 동기워드를 송신하고 수신하는 장치의 구성 및 동작을 살펴본다. Below looks at the structure and operation of the apparatus for transmitting and receiving a sync word in a CDMA communication system by an asynchronous manner using a sync word is generated in accordance with an embodiment of the invention.

도 9는 본 발명의 실시예에 따른 동기워드를 생성하여 송신하는 데이터 채널의 송신장치의 구성을 도시하는 도면이다. 9 is a view showing the configuration of a transmitter of the data channel to be transmitted to generate a sync word according to an embodiment of the invention. 상기 도 9와 같은 송신장치는 기지국 또는 이동국의 송신장치가 될 수 있다. A transmitting apparatus as shown in FIG. 9 may be the transmitter of the base station or the mobile station.

상기 도 9를 참조하면, 동기워드 발생기911은 상기 동기워드를 생성하는 장치로써, 후술하는 도 12 및 도 13에서 상세히 설명하기로 한다. Referring to FIG. 9, the sync word generator 911 will be described in detail in Figs. 12 and 13, which will be described later as a device for generating the sync word. 상기 동기워드 발생기911은 상기 동기워드를 생성하는 장치로써, 한 슬롯 마다 N 개의 동기 비트들로 이루어지는 동기 심벌을 출력한다. The sync word generator 911 and outputs a synchronization symbol consisting, of N sync bits for each of the slots as the device for generating the sync word. 즉, 상기 동기워드 발생기911은 한 프레임 마다 15N 개의 동기 비트로 이루어지는 동기워드를 출력한다. That is, the sync word generator 911 outputs the sync 15N bits comprising a sync word for each one frame. 제어기921은 슬롯의 각 파일럿 구간에서 상기 동기워드 발생기911에서 출력되는 동기비트들과 일반 파일럿 비트들을 선택하기 위한 제1선택신호sel1을 발생하고, 또한 슬롯 구간에서 파일럿과 다른 데이터들을 선택하기 위한 제2선택신호sel2를 발생한다. Claim for the controller 921 generates a first select signals sel1 to select said sync word generator 911, the synchronization bits and the common pilot bits output in each pilot section of the slot, and further select the pilot and other data from a slot section and it generates a second select signal sel2. 즉, 업링크(uplink) 및 다운링크(downlink)의 해당 링크의 채널들에 따라 사용되는 파일럿 구간의 정보는 상기 도 3a - 도 3h에 도시된 바와 같이 각각 상이하다. Each is different as shown in Fig. 3h - that is, the uplink (uplink) and the pilot period information to be used according to the channels of the link of the downlink (downlink) is the Figure 3a. 따라서 상기 제어기921은 대응되는 채널의 각 슬롯 구간들의 파일럿 구간에 삽입되어야 할 동기비트들 및 일반 파일럿 비트들을 선택하는 제1선택신호sel1을 발생하며, 이때 상기 제1선택신호sel1에 의해 파일럿 구간에서 선택되는 동기비트들 및 일반 파일럿비트들의 패턴은 상기 도 3a - 도 3h 중의 어느 한 패턴이 된다. Accordingly, the controller 921 takes place by selecting sync bits and common pilot bits to be inserted into a pilot period of each slot period of the corresponding channel first select signal sel1, wherein the first in a pilot interval by the selection signals sel1 pattern of the selected synchronization bits and pilot bits that are common to FIG 3a - is any one of the patterns in Fig 3h. 또한 상기와 같이 선택된 파일럿 구간의 정보는 상기 도 2a - 도 2d에 도시된 바와 같이 업링크 및 다운링크의 해당하는 채널들에 따라 슬롯 구간에서 삽입되는 위치가 각각 다르다. Further information on the selected pilot interval as described above, the Fig. 2a - different from each position to be inserted in a slot interval in accordance with the corresponding channel of the uplink and downlink, as illustrated in Fig. 2d. 따라서 상기 제어기921은 대응되는 채널의 각 슬롯 구간에서 상기 파일럿 정보들이 삽입되어 전송될 위치를 선택하는 상기 제2선택신호sel2를 발생하며, 이때 상기 제2선택신호sel2에 의해 슬롯구간에서 파일럿 정보들의 위치 패턴은 상기 도 2a - 도 2d 중의 어느 하나가 된다. Accordingly, the controller 921 is of pilot information from, and generating the second selection signal for selecting the location to be transmitted is inserted to the pilot information sel2 at each slot interval of the corresponding channel, this time by the second select signal sel2 slot interval location pattern of FIG 2a - is the one in Fig. 2d. 제1선택기913은 상기 제어기921의 제1선택신호sel1에 의해 상기 동기워드 발생기911에서 출력되는 동기비트들과 상기 일반 파일럿 비트들을 상기 도 3a - 도 3h 중 대응되는 채널의 패턴으로 다중화하여 출력한다. First selector 913 is the Figure 3a said common pilot bits with the synchronization bit by the first selection signals sel1 of the controller 921 which is output from the sync word generator 911 - to output the multiplexed with a pattern of channels corresponding in Fig. 3h . 제2선택기915는 상기 제어기921의 제2선택신호sel2에 의해 상기 제1선택기913에서 출력되는 파일럿과 다른 데이터들을 선택하여 상기 도 2a - 도 2d와 같은 패턴들 중 대응되는 채널의 패턴으로 다른 데이타와 다중화하여 출력한다. Second selector 915 is the Figure 2a to select the pilot and other data by the second select signal sel2 of the controller 921 which is output from the first selector 913 - a pattern of channels corresponding to one of the patterns as shown in Fig. 2d other data and multiplexes and outputs. 상기 제1선택기913 및 제2선택기915는 멀티플렉서를 사용할 수 있다. The first selector 913 and second selector 915 may be a multiplexer. 확산기(spreader)917은 상기 제2선택기915에서 출력되는 도 2와 같은 구조를 갖는 슬롯 정보들을 확산하여 출력한다. Spreader (spreader) 917, and outputs the spread of slot information having a structure as shown in Fig. 2 output from the second selector 915.

여기서 상기 기지국의 송신장치는 동기채널 송신기 이외에 데이터채널 송신기등을 구비한다. Here, the transmission apparatus of the base station comprises a transmitter, such as a synchronization channel in addition to a data channel transmitter. 상기 동기채널은 제1 및 제2동기채널을 이용하여 동기 정보를 전송할 수 있으며, 또한 제1동기채널만을 이용하여 동기정보를 전송할 수 있다. The synchronization channel may transmit the synchronization information using the first and second synchronization channels, it may also transmit the synchronization information by using only the first synchronization channel. 상기와 같은 동기채널 송신기의 구조 및 동작은 본원출원인에 의해 선출원된 1999년 특허출원 제15332호 및 18921호에 개시되어 있다. The structure and operation of the synchronization channel transmitter as described above is disclosed in Patent Application No. 15 332 No. 18 921 and No. 1999 of the earlier application by the present applicant in.

도 10은 본 발명의 실시예에 따라 생성되는 동기워드들을 수신하는 장치의 구성을 도시하는 도면이다. 10 is a view showing a structure of an apparatus for receiving a sync word is generated in accordance with an embodiment of the invention. 상기와 같은 구조를 갖는 수신장치는 이동국 또는 기지국 장치가 될 수 있다. A receiving apparatus having the structure as described above can be a mobile station or base station apparatus. 상기 도 10에서 동기워드 발생기1023은 상기 도 9의 동기워드 발생기911과 동일한 구성을 가지며, 생성되는 동기워드도 동일한 특성을 갖는다. Sync word generator in the 10 1023 has the same characteristics even sync word that has the same configuration as that of the sync word generator 911 of FIG. 9, generates.

도 10의 동기부1013은 수신되는 신호의 PN 칩, 슬롯, 프레임 동기를 획득하는 장치로 3단계 또는 2단계 방식으로 동기를 획득할 수 있다. FIG synchronizer 10 10 13 can acquire synchronization to a PN chip, slot, a device for acquiring the frame synchronizing step 3, or a two-phase system of the signal received. 상기와 같은 동기부1013은 본원출원인에 의해 선출원된 1999년 특허출원 제15332호 및 18921호에 상세하게 개시되어 있다. Synchronizing section 1013 as described above is specifically disclosed in Patent Application No. 15 332 No. 18 921 and No. 1999 earlier application by the present applicant. 상기와 같은 동기부의 구성은 이는 이동국 또는 기지국 장치가 될 수 있다. Synchronization of the component part as described above, which may be a mobile station or base station apparatus. 그리고 본 발명의 실시예에 따른 동기부1013은 획득한 동기로부터 수신 장치 내의 동기워드 발생기1023에 타이밍 제어신호 및 동기 워드의 상태 정보를 제공한다. And synchronizer in accordance with an embodiment of the invention 1013 provides status information of the timing sync word generator in the receiving apparatus 1023 acquired from the synchronization control signal and the sync word. 상기 타이밍 제어신호는 동기워드 발생기1023의 출력 시점을 제어해 준다. The timing control signal makes it controls the output timing of the sync word generator 1023. 또한 상기 동기워드의 상태 정보는 동기워드 발생기1023이 동기워드 상에서 한 시점에 출력해야 하는 위치를 알려주는 정보이다. In addition, status information of the sync word is an information indicating the position of a sync word generator 1023 should be output at a time on a sync word.

상기 도 10을 참조하면, 동기워드 발생기1023은 상기 동기부1013으로부터 동기워드를 발생하기 위한 타이밍 제어신호 및 동기워드의 상태 정보를 수신하며, 동기워드 발생제어기1021의 제어하에 상기 도 8과 같은 특성을 갖는 동기워드를 발생한다. The 10, the sync word generator 1023 is the synchronization unit receives the timing control state information of the signal and a sync word for generating a sync word from 1013, sync word generating characteristics, such as the Figure 8 under the control of the controller 1021 to generate the sync word has. 상기 동기워드 발생기1023에서 생성되는 동기워드는 수신장치에서 수신되는 프레임 정보의 동기워드들과 비교하여 프레임 동기를 이루기 위한 정보로 사용한다. The synchronous sync word generated in the word generator 1023 is compared to the sync word in the frame information received by the receiving device to be used as information for establishing a frame synchronization.

도 11 및 도 12는 본 발명의 실시예에 따른 동기워드 발생기1023 및 주변 장치와의 관계를 설명하기 위한 도면이다. 11 and 12 are diagrams for explaining the relationship between the sync word generator 1023 and the peripheral device according to an embodiment of the invention. 상기 동기워드 발생기1023에서 발생되는 동기워드 시퀀스의 주기는 15 슬롯을 한 프레임으로 하며, 하나의 프레임 구간에서는 15N 개의 동기 비트가 출력된다. The synchronization period is a slot 15 of the sync word sequence generated in the word generator 1023 in one frame, and in one frame period is 15N sync bits are output. 따라서 결과적으로 출력되는 동기 워드는 도6에서 도시한 패턴과 도8에 도시한 특성을 가지게 된다. Thus, a sync word is output as a result will have the characteristics shown in Fig. 8 and the pattern shown in FIG.

도 11은 상기 동기워드 발생기1023이 동기워드를 저장하는 메모리로 구성된 예를 도시하고 있다. 11 shows an example configured as a memory in which the sync word generator 1023 stores a sync word. 상기 도 11을 참조하면, 상기 동기워드 발생기1023은 동기워드 발생제어기1021에서 출력되는 동기워드의 사이즈 정보(N)를 수신하며, 상기 동기워드의 사이즈 정보에 맞는 길이 (즉, 한 슬롯당 N 비트, 한 프레임 당 15N 비트)를 억세스하여 동기워드(N sync bits per slot)로 출력한다. Referring to FIG. 11, the sync word generator 1023 is a sync word generating receives the (N) size of the sync word that is output from the controller 1021, a length (that is, the N-bit per slot for the size of the sync word , and it outputs the access to a 15N bits per frame) as a synchronization word (sync N bits per slot). 또한 상기 동기워드 발생기1023은 동기부1021로부터 타이밍 제어신호 및 동기워드의 상태 정보를 수신하여 주어진 시간 및 동기 워드를 상태에 따른 위치에 맞추어 동기워드의 동기 비트들을 출력한다. In addition, the sync word generator 1023 outputs the sync bit of the sync word according to the timing control signal, and the sync word and sync word given time to receive status information from the synchronizer 1021 to the position according to the state.

도 12는 본 발명의 실시예에 따른 다른 형태의 동기워드 발생기1023의 구성을 도시하고 있다. 12 shows another form of construction of the sync word generator 1023 according to an embodiment of the invention. 상기 도 12는 상기 동기워드 발생기1023이 동기워드의 시퀀스를저장하는 메모리 구성된 예를 도시하고 있으며, 이 구조는 필요한 시퀀스들을 메모리에 기억시켜두고 필요에 따라 출력시키는 구조이다. The Figure 12 and shows an example in which the memory is configured the sync word generator 1023 stores a sequence of a sync word, this structure is a structure in which the output as required to leave the necessary storage sequence in the memory.

상기 도 10에서 역확산기(despreader)1011은 상기 동기부1013에서 출력되는 동기정보를 사용하여 수신되는 채널의 신호들을 역확산한다. The despreader (despreader) 1011 in Fig. 10 will be de-spread signals of the channels received by using the synchronization information output from the synchronization section 1013. 다중화 제어기1015는 상기 도 2와 같은 구조로 수신되는 슬롯 신호들에서 파일럿과 다른 데이터들을 분리하여 선택하기 위한 다중화 제어신호를 발생한다. Multiplexing controller 1015 generates a multiplexing control signal for selecting and separating the pilot and other data from the slot signal to be received by the structure as shown in FIG. 2. 역다중화기1017은 상기 제어기1015에서 출력되는 선택신호에 의해 역확산된 슬롯에서 도 3과 같은 갖는 구조를 갖는 파일럿과 다른 데이터를 역다중화하여 출력한다. Demultiplexer 017 outputs the demultiplexed pilot and other data having a structure as shown in Fig. 3 in having the despread by the selection signal output from the controller 1015 slots. 여기서 상기 역다중화기1017은 상기 도 9와 같은 구조를 갖는 송신장치에서 제2선택기915의 역 동작을 수행한다. Here, the demultiplexer 1017 performs the inverse operation of the second selector 915 in the transmitting apparatus having the same structure as the FIG. 동기워드 추출기1019는 상기 도 3과 같은 구조를 갖는 파일럿 신호에서 동기워드에 사용되는 파일럿 비트들인 동기비트들을 추출하는 기능을 수행한다. A sync word extractor 1019 performs the function of extracting the pilot bits, which are used for the sync bit sync word in the pilot signal that has the same structure as the FIG. 즉, 상기 동기워드 추출기1019는 상기 도 3에 도시된 파일럿 비트들 중 검게 칠해진 부분의 동기 비트들을 추출하는 기능을 한다. That is, the sync word extractor 1019 is a function for extracting the sync bit of the painted black among pilot bits shown in the Figure 3 section. 상기 동기워드 추출기1019는 상기 송신장치에서 제1선택기913의 역기능을 수행하며, 상기 동기워드 추출기1019의 동작은 제어기1015의 제어하에 이루어질 수도 있다. The sync word extractor 1019 performs a dysfunction of the first selector 913 in the transmission apparatus, the operation of the sync word extractor 1019 may be made under control of the controller 1015.

프레임동기 검증기1025는 상기 상기 동기워드 추출기1019에서 출력되는 동기비트들과 동기워드 발생기1023에서 발생되는 동기워드들을 입력하여 프레임 동기를 검증한다. The frame synchronization verifier 1025 receives input of the sync word generated in the said sync word extractor synchronization bits and the sync word generator 1023 output from 1019 to verify frame synchronization. 도 13a는 상기 프레임동기 검증기1025의 구성예를 도시하고 있다. Figure 13a shows a configuration of the frame synchronization verifier 1025 example. 본 발명의 실시예에서는 즉, 두 개의 임계값TH1 및 TH2를 사용하는 예를 가정하고 있다. In an embodiment of the present invention, that is, it is assumed for example, to use two thresholds TH1 and TH2. 이런 경우, 상기 프레임동기 검증기1025는 상관 값을 계산한 후, 그 값을 첫 번째 임계값 TH1 및 두 번째 임계값 TH2 (TH1 > TH2) 와 비교하여 결과를 두 비트로 출력하게 된다. In this case, the frame synchronization verifier 1025, after calculating the correlation value, as compared with the value of the first threshold value TH1 and second threshold value TH2 (TH1> TH2) is the result of two output bits. 여기서 상기 제1임계값 TH1은 상기 도 8의 제1상관값8111을 검출하기 위한 기준데이타로 사용되고, 상기 제2임계값 TH2는 상기 도 8의 제2상관값812를 검출하기 위한 기준데이타로 사용된다. Wherein the first threshold value TH1 is used as reference data for detecting the 8 first correlation value 8111 of the second threshold value TH2 is used as reference data for detecting the second correlation value 812 of Figure 8 do.

도 13a는 본 발명의 실시예에 따른 프레임동기 검증기의 구성을 도시하는 도면으로써, 프레임동기 검증기1023은 동기워드 추출기1019와 수신기 자체의 동기워드 발생기1023으로부터 각각 동기 워드를 입력 받아 두 동기 워드를 비트 대 비트로 곱하고 그 값을 한 프레임간 누적하여 두 동기 워드 간의 상관 값을 구한다. Figure 13a is as diagram showing a configuration of a frame synchronization verifier in accordance with an embodiment of the invention, the frame synchronization verifier 1023 receives each input a sync word from the sync word extractor 1019 and a sync word generator 1023 of the receiver itself, the bit two sync word for bits multiply accumulate a frame-to-frame that value to calculate the correlation value between the two sync word. 프레임동기 검증기1025 내의 결정기는 상기 상관 값으로부터 프레임 동기 여부 및 특정 오프셋 여부를 결정하여 그 결과를 출력한다. Determinant in the frame synchronization verifier 1025 determines whether the frame synchronization and whether a particular offset from the correlation value and outputs the result. 상기 결정기1315는 도 13b와 같이 다수의 판정기(Multiple Threshold 장치)들을 구비할 수 있다. The determiner 1315 may be provided with a plurality of judgment (Multiple Threshold device) as shown in Figure 13b. 이런 경우, 상기 결정기1315는 상기 상관 값이 제1임계값 TH1 보다 큰 값 (동기가 맞는 경우)인지, 아니면 상관 값이 제1임계값 TH1보다 크지 않고 제2임계값 TH2 보다 작지 않은 값 (동기가 틀리고 슬롯 오프셋이 5의 배수가 아닌 경우)인지, 아니면 상관 값이 제2임계값 TH2 보다 작은 값 (동기가 틀리고 슬롯 오프셋이 5의 배수인 경우) 인지를 판정할 수 있다. In this case, the determiner 1315 is the correlation value of the first threshold value that is greater than TH1 (If synchronization is correct) that the, or the correlation value is a first threshold value is not greater than TH1 The value 2 is not smaller than the threshold value TH2 (Synchronous the slot offset is wrong and this can be determined whether the case is not a multiple of 5) whether or correlation value is smaller than the second threshold value TH2 (when the synchronization is wrong slot offset is a multiple of 5).

상기 도 13a를 참조하면, 프레임동기 검증기1025는 동기워드 추출기1019와 수신장치의 자체 동기워드 발생기1023에서 출력되는 동기워드를 각각 수신하여 프레임 동기를 검증하는 신호를 발생한다. Referring to FIG. 13a, and the frame synchronization verifier 1025 generates a signal received by the sync word extractor 1019 and a self-synchronous sync word output from word generator 1023 of the receiver respectively to verify frame synchronization. 곱셈기1311은 상기와 같은 두개 동기워드들을 수신하여 각각 비트 대 비트로 곱한다. Multiplier 1311 multiplies each bit to bit, to receive two sync word as described above. 가산 누적기1313은 상기 곱셈기1311에서 발생되는 곱셈 값을 한 프레임단위로 누적하여, 상기 두 동기워드 간의 상관 값을 연산한다. Addition accumulator 1313 calculates the correlation value between the two sync word by accumulating the multiplication value that is generated from the multiplier 1311 with a frame-by-frame basis. 결정기1315는 상기 누적 가산기1513에서 출력되는 상기 두 동기워드들의 상관 값으로부터 프레임 동기 여부를 결정하여 출력한다. Determiner 1315 outputs to determine whether the synchronization frames from the correlation value of the two sync word output from the cumulative adder 1513. 상기 도 13b에는 상기 결정기1315의 한 예로써, 소정의 임계값과 상기 가산 누적기1513의 출력을 특정 임계값 TH1 및 TH2들과 비교하여 프레임 동기 여부를 결정하는 방법을 도시하고 있다. FIG 13b is a flowchart illustrating a method of as one example of the decider 1315, determines whether the frame synchronization as compared to the specific threshold value TH1 and TH2 to a predetermined threshold value and an output of the adder accumulator 1513.

상기 도 13b를 참조하면, 상기 제1임계값 TH1은 상기 제1상관값811 보다 작으며, 제3상관값813 보다 큰 값으로 설정한다. Referring to FIG. 13b, was the first threshold value TH1 is smaller than the first correlation value 811, the correlation value is set to 3, a value greater than 813. 그리고 상기 제2임계값 TH2는 제3상관값 813보다 작고 제2상관값 812보다 큰 값으로 설정한다. And is set to be the second threshold value TH2 is a third correlation value 813 smaller than the second correlation value is greater than 812. 제1비교기1351은 상기 누적가산기1313에서 출력되는 상관값과 상기 제1임계값 TH1을 비교하며, 상기 누적가산기1313의 출력이 상기 제1임계값TH1 보다 큰 경우 제1상관값811의 검출로 판정하여 참신호를 발생하고, 상기 제1임계값 TH1보다 작은 경우에는 거짓신호를 발생한다. The first comparator 1351 is determined by the detection of the correlation value and the second when the first threshold value TH1 comparing and the output of the accumulative adder 1313, the first threshold value is greater than TH1 a first correlation value 811 output from the cumulative adder 1313 to generate a true signal, and if the first is less than the first threshold value TH1 is to generate a false signal. 또한 제2비교기1353은 상기 누적가산기1313에서 출력되는 상관값과 상기 제2임계값 TH2를 비교하며, 상기 누적가산기1313의 출력이 상기 제2임계값TH2 보다 작은 경우 제2상관값812의 검출로 판정하여 참신호를 발생하고, 상기 제2임계값 TH2보다 큰 경우에는 거짓신호를 발생한다. In addition, the second comparator 1353 is the detection of the correlation value and the second case compared to the threshold value TH2 is, the output of the accumulative adder 1313 and smaller than the second threshold TH2 second correlation value 812 output from the cumulative adder 1313 If determined to occur and the true signal, the first is greater than the second threshold TH2 it is to generate a false signal. 그리고 병렬 직렬 변환기 (P/S - parallel to serial converter)1355는 상기 제1비교기1351 및 제2비교기1353의 출력을 입력하며, 상기 비교기1351 및 1353의 출력을 연속된 두 비트로 출력한다. And parallel-to-serial converter (P / S - parallel to serial converter) 1355, and outputs both the input and the first comparator 1351 and the second output of the comparator 1353, the continuous output of the comparator 1351, and 1353 bits. 이 때 상기 결정기1315는 상기 제1비교기1351이 참신호를 발생할 시 상기 제1상관값811의 검출로 판정하여 제1판정신호를 출력하며, 상기 제2비교기1353이 참신호를 발생할 시 상기 제2상관값812의 검출로 판정하여 제2판정신호를 출력하고, 상기 제1비교기1351 및 제2비교기1353이 모두 거짓신호를 발생할 시 제3상관값의 검출로 판정하어 제3판정신호를 출력한다. At this time, the determiner 1315 is the first comparator 1351 is when to generate a true signal, and outputting a first judgment signal is determined by the detection of the first correlation value 811, the second comparator 1353 is when to generate a true signal and the second determined by detecting the correlation value 812 to output a second determination signal, and outputs the haeo third determination signal determined by the detection of the third correlation values ​​when both the first comparator 1351 and second comparator 1353 generate the false signal.

따라서 상기 결정기1315는 상기 누적가산기1313에서 출력되는 상관 값이 제1임계값 TH1 및 제2임계값TH2와 비교하여 상기 제1임계값TH1 보다 큰 값일 시 프레임 동기가 맞았음을 나타내는 판정신호를 발생하고, 제1임계값 TH1 보다 크지 않고 제2임계값 TH2 보다 작지 않은 값이면 프레임 동기가 틀리고 슬롯 오프셋이 5의 배수가 아닌 상태임을 나타내는 판정신호를 발생하며, 상기 제2임계값 TH2 보다 작은 값이면 프레임 동기가 틀리고 슬롯 오프셋이 5의 배수인 상태임을 나타내는 판정신호를 발생한다. Therefore, the determiner 1315 generates a determination signal indicating the correlation value output from the cumulative adder 1313, a first threshold value TH1 and a second negative threshold value TH2, and the first threshold value is larger frame synchronization in value than TH1 the right compared and the first threshold is not greater than TH1 a second threshold value TH2, and a smaller value when the frame synchronization that is more wrong slot offset generating a determination signal indicating that the state is not a multiple of 5, the second value smaller than the threshold value TH2 It is to generate a determination signal indicating that frame synchronization is wrong slot offset is the state of the drain 5.

상기와 같은 판정신호를 발생하는 프레임동기 검증기1025의 출력은 동기부1013에 전달하여 프레임 동기를 획득하는 동작을 제어한다. The output of the frame synchronization verifier 1025 for generating a determination signal as described above to control the operation for acquiring frame synchronization by passing the synchronizer 1013.

상기와 같은 동기획득 방법은 도 14와 같이 동기 획득시 한번의 동기 검증 과정을 수행한 후 종료할 수 있으며, 또한 일정 주기로 반복하여 수행할 수 있다. Synchronization acquisition method as described above can be terminated after performing the synchronization validation process once during synchronization acquisition as shown in Figure 14, it can also be carried out repeatedly at regular intervals.

도 14는 본 발명에 따른 동기 검증 및 동기 회복 과정을 나타낸 순서도로써, 첫 번째 과정에서 수신기는 수신된 신호로부터 동기 장치를 사용하여 동기를 획득한다. 14 is as flow chart showing a synchronization verification and synchronization recovery process according to the invention, in the first process, the receiver acquires synchronization using the synchronization device from the received signal. 두 번째 과정에서 수신기는 수신된 신호로부터 얻은 동기 워드와 자체적으로 발생한 동기 워드의 상관 값을 계산한다. In the second process, the receiver calculates the correlation values ​​of the sync word and the sync word generated by itself obtained from the received signal. 세 번째 과정에서 수신기는 상관값을 제1임계값 TH1과 비교한다. In the third process, the receiver compares the correlation value and the first threshold TH1. 만약 상관값이 제1임계값 TH1 보다 클 경우, 수신기는 동기가 맞았다고 판단하여 프레임을 복조 및 복호한다. If the correlation value is greater than the first threshold TH1, the receiver determines that synchronization is fitted to demodulate and decode the frame. 그러나 상기 상관 값이 제1임계값 TH1 보다 크지 않은 경우 수신기는 네 번째 과정에서 상관값을 제1임계값 TH2 (TH2 < TH1) 와 비교한다. However, when the correlation value is not greater than the first threshold TH1 receiver compares the correlation value in the fourth process, the first threshold value TH2 (TH2 <TH1). 만약 상관값이 제2임계값 TH2 보다 작을 경우, 수신기는여섯 번째 과정에서 자체 프레임 동기에 5 슬롯 만큼의 이동(Shift)을 수행한 후 프레임 검증의 두 번째 과정으로 돌아간다. If the correlation value is less than the second threshold value TH2, the receiver is back in the sixth process, a second process of verification frames after performing the movement (Shift) of the slot 5 as long as the self-frame synchronization. 그리고 상관값이 제2임계값 TH2 보다 작지 않을 경우, 수신기는 일곱 번째 과정에서 자체 프레임 동기에 1 슬롯 만큼의 이동(Shift)을 수행한 후 상기 두 번째 과정으로 돌아 간다. And if the correlation value is not less than the second threshold TH2, the receiver goes after performing the movement (Shift) by one of its slots on the frame synchronization in the seventh process returns to the second process. 여기서 수신기의 자체 프레임 동기의 이동(shift)은 동기부1013이 프레임동기 검증기1025로부터 수신한 제어신호에 따라 동기워드 발생기1023으로 출력하는 동기워드 상태 정보를 변경시키므로써 가능하다. Frame synchronization of a receiver of its own movement, where (shift) can be written because changing the sync word state information 1023 output the sync word generator in accordance with the control signal received from the synchronizer 1013, a frame synchronization verifier 1025. 동기워드 상태 정보란 특정 시점에서 출력되어야 할 동기워드의 시퀀스 상의 위치, 즉 동기워드 상태를 알려주는 정보이다. Sync word state information is the information indicating the location, i.e. the synchronization word on the state sequence of the sync word to be output at a particular point in time. 예를들어 동기워드 상태 정보는 동기 검증을 위해 사용되는 자체 동기워드가 어느 오프셋 위치에 있어야 하는가에 대한 정보를 포함한다. For example, sync word state information includes information on whether the sync word itself must be offset to any position that is used for synchronization verification.

본 발명의 실시예에 따른 동기워드를 사용하여 상기 도 14와 같은 순서로 동작되는 동기 검증과정을 살펴보면, 1411단계에서 동기 획득이 이루어지면, 1413단계에서 동기워드의 상관 값을 계산하여 획득된 프레임 동기를 검증한다. Looking at the synchronization verification process is operated in the order as shown in FIG. 14 by using the sync word according to an embodiment of the present invention, when the synchronization acquisition performed in 1411 steps, the frame acquired by calculating a correlation value of the sync word in the 1413 phase It verifies the synchronization. 이때 1415단계에서 상관 값이 제1임계값 TH1 보다 크면 상기 제1상관값 811이 검출(즉, 프레임 동기가 이루어짐) 되었음을 확인하고, 1417단계에서 수신장치는 수신되는 프레임 데이터를 복조 및 복호하는 동작을 수행한다. At this time, in the 1415 phase the correlation value is greater than the first threshold value TH1 of the first correlation value 811 is detected, the operation to confirm that (i. E., Yirueojim a frame synchronization), and demodulates and decodes the frame data receiving apparatus is received at 1417 steps to be carried out.

그러나 상기 1415단계에서 상기 상관값이 제1임계값 보다 작으면 1419단계에서 상기 상관값이 제2임계값 TH2 보다 작은가를 검사한다. However, in step 1419 if the said correlation value is smaller than the first threshold in step 1415 a check is less than the said correlation values ​​to a second threshold TH2. 이때 상기 상관값이 제2임계값 TH2 보다 작지 않은 경우에는 상기 제3상관값 813이되며, 이런 경우 슬롯 오프셋은 5의 배수가 아닌 상태가 된다. At this time, when the correlation value is not smaller than the second threshold value TH2, and includes the third correlation value 813, in which case the slot offset is a condition that is not a multiple of five. 이런 경우 1423단계에서 상기 프레임동기검증기1025는 상기 제3판정신호를 상기 동기부1013에 전달하고, 이로인해 동기부1013은 수신기 프레임 동기를 1슬롯 만큼 이동시키게된다. In this case, the frame synchronization verifier 1025-1423 step is the third determination signal, and passes to the synchronizing section 1013, thereby synchronizing section 1013 is thereby move the receiver frame synchronization by one slot. 이후 1413단계에서 프레임 검증동작을 재수행한다. Since the frame carries out re-verify operation in step 1413. 또한 상기 1419단계에서 상기 상관값이 제2임계값 TH2보다 작으면, 상기 제2상관값 812가 되며, 이런 경우 슬롯 오프셋은 1프레임의 구간에서 5번째 또는 10번째의 슬롯이 된다. In addition, if the said correlation value is smaller than the second threshold TH2 in step 1419, and the second correlation value 812, in which case the slot offset is the fifth or 10 th slot in the interval of one frame. 이런 경우 1421단계에서 상기 프레임동기 검증기1025는 상기 제2판정신호를 상기 동기부1013에 전달하고, 이로인해 동기부1013은 수신기 프레임 동기를 5슬롯 만큼 이동시키키게 된다. In this case, the frame synchronization verifier 1025-1421 step is delivering the second determining signal to the synchronizer 1013, and 1013. This synchronization is kige move the receiver frame synchronization by 10 slots. 이후 1413단계에서 1413단계에서 프레임 검증 동작을 재수행한다. Since the frame carries out re-verify operation in step 1413. In step 1413.

따라서 본 발명의 실시예에서는 도 8과 같은 상관 특성을 갖는 동기워드를 사용하고, 수신장치가 도 10과 같은 형태로 구성되며, 도 14와 같은 과정으로 동기를 수행함을 알 수 있다. Thus, embodiments of the present invention using a sync word having the correlation properties, such as FIG. 8 and the receiving device is of a type such as 10, it can be seen that performing the synchronization process, such as the FIG.

따라서 상기 도 14의 첫 번째 과정에서 도 10의 수신기는 수신된 신호로부터 동기부1013을 통해 동기를 획득한다. Therefore, in the first process of the receiver 10 of FIG. 14 and acquires synchronization with the synchronizing section 1013 from the received signal. 상기 동기부1013은 기본적인 역확산을 수행하기 위해 PN 칩 동기 및 슬롯 동기를 획득하였다고 가정한다. The synchronizer 1013 is assumed that obtains the PN chip synchronization, slot synchronization to perform basic despreading. 또한 성공적으로 동기를 획득한 경우 프레임 동기가 맞게된다. In addition, if the synchronization acquisition is successful for the frame synchronization.

두 번째 과정에서 상기 도 10과 같은 수신기는 프레임동기 검증기1025 (곱샘기와 합산기를 포함하는 상관기 등으로 구성)를 사용하여 수신된 신호로부터 얻은 동기 워드와 자체적으로 발생한 동기 워드의 상관 값을 계산한다. Two receivers, such as FIG. 10 in the second process calculates a correlation value of the sync word and the sync word generated by itself obtained from the received signal by using the (composed of correlators, etc. comprising a gopsaem groups combined) frame synchronization verifier 1025.

세 번째 과정에서 수신기는 프레임동기 검증기1025 내의 결정기의 첫 번째 비교기를 사용하여 상관값을 제1임계값 TH1과 비교한다. In the third process, the receiver compares the correlation value with the first threshold value TH1 using the first comparator of the determinant in the frame synchronization verifier 1025. 이때 프레임 동기가 맞는경우 도8의 오프셋 0인 경우에 해당하며 따라서 상관값이 최고점인 제1상관값811을 나타낸다. The frame synchronization is equivalent to the case of the offset 0 of the 8 If yes, and thus represents the correlation value is the peak of the first correlation value 811. 만약 상기 상관값이 제1임계값 TH1 보다 클 경우 수신기의 프레임동기 검증기1025의 결정기에서 동기가 맞았다고 판단하고 동기부1013에 동기 확인 신호 (제1판정신호)를 보낸다. If the correlation value is a first synchronization is fitted in the threshold determiner is greater than TH1 of the frame synchronization verifier in the receiver 1025 and determine and send the synchronization check signal (first determination signal) to the synchronizer 1013. 이에 따라 수신기는 다섯 번째 과정에서 프레임을 복조, 복호 한다. Accordingly, the receiver demodulates, it decodes the frame in the fifth process. 즉 도 9의 다른 데이터 출력으로부터 정보를 얻는다. I.e., obtain information from the other data output from the Fig. 만약 상관 값이 제1임계값 TH1 보다 크지 않은 경우 수신기는 네 번째 과정으로 진행한다. If the correlation value is not greater than the first threshold TH1 receiver proceeds to the fourth process.

네 번째 과정에서 수신기는 프레임동기 검증기1025 내의 결정기의 두 번째 비교기를 사용하여 상관값을 두 번째 임계값 TH2 (TH2 < TH1) 와 비교한다. Four in the second process, the receiver compares the correlation value with the second comparator of the determinant in the frame synchronization verifier 1025 and the second threshold value TH2 (TH2 <TH1). 프레임 동기가 5 또는 10 슬롯 만큼 어긋난 경우 도7의 오프셋 5 또는 10인 경우에 해당하며 따라서 상관값이 최소점 (제2상관값812)을 나타낸다. Frame synchronization is the offset in the case of Figure 7, 5 or 10 in the case is deviated by 5 or 10 slots, and therefore the correlation value shows the minimum point (the second correlation value 812). 만약 상관값이 두 번째 임계값 TH2 보다 작을 경우 수신기 프레임 동기 검증 장치의 Decision 장치에서는 프레임 동기가 5 또는 10 슬롯 만큼 어긋났다고 판단하고 동기 장치로 첫 번째 동기 수정 신호 (제2판정신호)를 보내며 이에 따라 수신기는 여섯 번째 과정에서 동기 장치를 통해 자체 프레임 동기에 5 슬롯 만큼의 이동(Shift)을 수행한 후 두 번째 과정으로 돌아 가서 다시 프레임 동기 검증 과정을 시작한다. If the correlation value is sent to the second threshold value is less than TH2 in the Decision unit of the receiver frame synchronization verifying apparatus natdago counterintuitive as a frame synchronizing 5 or 10-slot is determined, and the first synchronous modulation signal as a synchronization unit (second determination signal), this along the receiver starts to move after performing (Shift) of the slot 5 as long as the self-frame synchronization by the synchronization device in the sixth process, a second process, go back to the back frame synchronization verification. 만약 상관값이 두 번째 임계값 T2 보다 작지 않을 경우 수신기 프레임 동기 검증 장치의 Decision 장치에서는 도7에서 상관값이 최고점 또는 최소점이 아닌 경우 (제3상관값813) 즉 오프셋이 0, 5, 또는 10 (5의 배수)가 아닌 경우라고 판단하고 동기 장치로 두 번째 동기 수정 신호 (제3판정신호)를 보내며 이에 따라 수신기는 일곱 번째 과정에서 동기 장치를 통해 자체 프레임 동기에 1 슬롯 만큼의 이동(Shift)을 수행한 후 두 번째 과정으로 돌아 가서 다시 프레임 동기 검증 과정을 시작한다. If the correlation value, the second threshold value T2 than the not smaller when the correlation values ​​in Fig. 7, the Decision unit of the receiver frame synchronization verifying apparatus is not point maximum or minimum (the third correlation value 813) that is an offset of 0, 5, or 10 in that the synchronizing device determines if it is not (a multiple of 5) sends a second synchronization correction signal (third determination signal) Accordingly, the receiver moves in by one slot in its own frame synchronization by the synchronization device in the seventh process (Shift ) after performing a second process to start again, go back to frame synchronization verification process.

도 7의 상관 특성에서는 두 개의 최소점이 오프셋 5와 10위치에 나타나는데 이 밖에도 최소점의 위치는 다르나 유사한 형태의 상관 특성을 가지는 동기 워드를 만들 수 있으며 이와 같은 경우에도 본 발명의 개념을 응용하여 동기 검증 및 동기 회복 과정을 수행할 수 있다. 7 two minimum points offset 5, the correlation property of the 10 position appears Additionally, the location of the minimum point on is to create with the correlation property of similar type different in sync word synchronization by applying the concept of the present invention in this case It may perform verification and synchronization recovery process.

위와 같은 방법으로 발생시킨 동기 워드는 시퀀스의 특성에따라 도 8과 같은 특성을 나타낸다. Sync word which caused the above method shows the characteristic as shown in FIG. 8 depending on the nature of the sequence. 프레임 동기가 맞는 경우 즉 오프셋이 영 또는 15의 배수인 경우에는 동기 워드의 자기 상관 값이 15N 이 된다. If the frame synchronization that is appropriate when the offset is zero or a multiple of 15, the auto-correlation values ​​of the sync word is 15N. 프레임 동기가 틀린 경우 중 슬롯 오프셋이 5의 배수가 아닌 경우에는 동기 워드의 자기 상관 값이 영이 된다. If the slot offset of when the frame synchronization is wrong is not a multiple of 5, the auto-correlation values ​​of the sync word is zero. 프레임 동기가 틀린 경우 중 슬롯 오프셋이 5의 배수인 경우에는 동기 워드의 자기 상관 값이 특정 음의 값 (-P)이 된다. If the slot offset of when the frame synchronization is different in the drain 5, the auto-correlation values ​​of the sync word is a value (-P) of the specific sound. 따라서 상기 방법에 의해 발생시킨 동기 워드를 사용함으로써 프레임 동기 여부를 높은 신뢰도로 검증할 수 다. Therefore, it can be verified whether or not the frame synchronization with high reliability by using the sync word was generated by said method. 또한 동기가 맞지 않는 경우 동기를 효율적으로 회복할 수 있다. Also, if synchronization does not fit you can restore the synchronization efficiently. 예를 들어 상관 값이 첫 번째 임계치 보다 큰 경우 프레임 동기가 맞는 것으로 판단하여 프레임을 복조, 복호한다. For example, if the correlation value is greater than the first threshold, it is determined that fits the frame synchronization and decodes the demodulated frame. 상관 값이 두 번째 임계값 (두 번째 임계치 < 첫 번째 임계값) 보다 작은 경우 슬롯 오프셋이 5의 배수라고 판단하여 5 슬롯 만큼 shift 된 위치에서 다시 동기를 확인한다. If the correlation value is less than the second threshold (the second threshold value <first threshold) to check the synchronization again at a position shift by 10 slots by the slot offset it is determined to be a multiple of 5. 상관 값이 첫 번째 임계값과 두 번째 임계값 사이일 경우에는 1 슬롯 만큼 shift 된 위치에서 다시 동기를 확인한다. If the correlation value is between the first threshold and the second threshold value to determine the re-synchronization at a location shift by one slot. 이와 같은 과정을 반복할 경우 경우 Decision 이 정확하다고 가정할 때 7회 이내의 동기 확인 과정으로 동기를 맞출 수 있다. If you repeat this process, assuming that the Decision is correct, it can be adjusted by the motivation of Synchronous verification process within seven times.

Claims (53)

  1. 삭제 delete
  2. 삭제 delete
  3. 삭제 delete
  4. 삭제 delete
  5. 삭제 delete
  6. 삭제 delete
  7. 삭제 delete
  8. 삭제 delete
  9. 삭제 delete
  10. 삭제 delete
  11. 삭제 delete
  12. 1프레임이 2 P -1 (P는 양의 정수)의 슬롯들로 구성되는 부호분할다중접속 통신시스템의 동기워드 발생장치에 있어서, One frame is P 2 -1 in the CDMA communication system is composed of a slot (P is a positive integer), a sync word generator,
    상기 슬롯 주기 레이트의 클럭을 발생하는 클럭발생기와, And a clock generator for generating a clock rate of the slot period,
    2 K -1 (K는 양의 정수) 칩 크기를 갖는 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 칩 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 칩 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지의 칩 오프셋들에서 중간 위치의 제3상관값을 갖는 시퀀스 발생기들과, 2 K -1, and comprising at least two sequence having the (K is a positive integer), the chip size, the sequence will generate a first correlation value having the maximum point to the starting point, the chip match and, in the two specific chip offset the sequence having a third correlation value between the intermediate position and generating a second correlation value with the lowest point, in the rest of the chip offset generator and,
    상기 프레임의 해당하는 슬롯 위치에서 선택되는 상기 시퀀스들의 해당 칩들을 선택하여 동기워드로 출력하는 선택기로 구성되는 동기워드 발생장치. Sync word generator is configured as a selector for outputting a sync word by selecting the corresponding chip of the sequence is selected from the slot position in the frame.
  13. 제12항에 있어서, 상기 1프레임이 15슬롯으로 이루어지고, 상기 시퀀스들의 칩 크기가 15인 동기워드 발생장치. 13. The method of claim 12, wherein one frame is made of a slot 15, the sync word generating apparatus, the chip size of the sequence 15.
  14. 제13항에 있어서, 상기 특정 칩 오프셋 위치가 매 프레임의 5번째 및 10번째 칩 위치인 동기워드 발생장치. The method of claim 13, wherein the particular chip offset of a sync word generated 5th and the 10th chip position of every frame unit.
  15. 삭제 delete
  16. 삭제 delete
  17. 삭제 delete
  18. 삭제 delete
  19. 1프레임이 15개의 슬롯들로 구성되는 부호분할다중접속 통신시스템의 채널 송신장치에 있어서, One frame according to a channel transmitting device of a CDMA communication system is composed of 15 slots,
    길이가 15인 적어도 두 개의 시퀀스들을 구비하며, 상기 시퀀스들이 시작점이 일치할 때 최대점을 갖는 제1상관값을 발생하고, 두 개의 특정 오프셋에서 최소점을 갖는 제2상관값을 발생하며, 나머지 오프셋들에서 중간 위치의 제3상관값을 갖는 동기워드를 발생하는 동기워드 발생기와, And a length having 15 or at least two sequences, the sequences and generate a first correlation value having the maximum point to the starting point match, and generating a second correlation value with the lowest points in the two particular offset, and the other and a sync word generator for generating a sync word and a third correlation value in the middle position in the offset,
    상기 동기비트들 및 동기워드에 사용되지 않는 파일럿 비트를 선택하여 상기 슬롯 내의 파일럿 구간의 설정된 위치에 삽입하는 제1선택기와, And a first selector to select the pilot bits that are not used for the synchronization bits and the sync word that is inserted into the predetermined position of the pilot interval in the slot,
    상기 제1선택기에서 출력되는 파일럿 비트들과 다른 데이터를 선택하여 송신할 채널 데이터를 발생하는 제2선택기로 구성되는 비동기 부호분할다중접속 통신시스템의 채널 송신장치. Channel transmission apparatus in an asynchronous CDMA communication system constituted by a second selector to the pilot-bit output from the first selector and generating the channel data to be transmitted by selecting a different data.
  20. 삭제 delete
  21. 삭제 delete
  22. 삭제 delete
  23. 삭제 delete
  24. 삭제 delete
  25. 삭제 delete
  26. 삭제 delete
  27. 삭제 delete
  28. 삭제 delete
  29. 삭제 delete
  30. 삭제 delete
  31. 일련의 프레임들의 각 프레임은 주어진 복수의 슬롯들로 분할되고, 상기 각 슬롯들은 복수의 동기심볼들을 구비하며, 프레임의 동기워드는 상기 각 슬롯들의 동기심볼들로 이루어지는 비동기 부호분할다중접속 통신시스템에서 상기 프레임 동기워드를 발생하는 장치에 있어서, Each frame of the series of frames is divided into a plurality of slots given, each of the slots are also provided with a plurality of sync symbols, a sync word in the frame is in an asynchronous CDMA communication system comprised of a sync symbol of each of the slots an apparatus for generating the frame synchronization word,
    상기 기준 프레임과 수신된 두 프레임의 동기가 맞을 때 제1상관값을 가지며, 상기 각 기준프레임의 주어진 복수의 슬롯들의 일정 간격으로 분할된 적어도 2개의 슬롯분할점들의 각각에 상기 각 수신 프레임의 시작 슬롯이 위치할 때 마다 상기 제1상관값과 다른 제2상관값들을 갖는 적어도 두 개의 동기심볼들의 시퀀스들을 발생하는 시퀀스 발생기들과, Has a first correlation value when the synchronization of the two frames received and the reference frame the subject, the beginning of each received frame wherein each of the at least two slot division points dividing a predetermined interval of the plurality of slots given for each frame of reference in each time slot, the position sequence generator for generating a sequence of at least two sync symbols having the first correlation value and the second correlation value and another,
    상기 시퀀스 발생기들로부터 발생되는 각각의 동기심볼들을 다중화하고, 상기 슬롯들의 각 슬롯에 이에 대응하는 상기 다중화된 동기심볼들을 갖게하는 선택기로 구성되는 비동기 부호분할다중접속 통신시스템의 동기워드 발생장치. Sync word generator in an asynchronous CDMA communication system which multiplexes each of the synchronization symbols to be generated from the sequence generator and consists of a selector which has said multiplexed sync symbols to the corresponding each of the slots of the slot.
  32. 제31항에 있어서, 상기 복수의 슬롯들로 분할되는 프레임이 15개의 슬롯들로 구성되며, 상기 2개의 슬롯 분할점이 5번째 및 10번째 슬롯인 비동기 부호분할다중접속 통신시스템의 동기워드 발생장치. 32. The method of claim 31, wherein a frame is divided said a plurality of slots consists of 15 slots, the two slots dividing point 5th and the 10th slot in the asynchronous CDMA sync word generating apparatus of the communication system.
  33. 제32항에 있어서, 상기 프레임 동기워드가 5의 배수가 아닌 다른 슬롯분할점들의 각각에 상기 각 수신프레임의 시작 슬롯들이 위치될 때 마사 상기 제1상관값과 상기 제2상관 값의 사이의 제3상관값을 갖는 비동기 부호분할다중접속 통신시스템의 동기워드 발생장치. 33. The method of claim 32, wherein between the Masai of the first correlation value and the second correlation value when the frame synchronization word is a start slot of each received frame wherein each of the other slots dividing point is not a multiple of 5 are located 3 asynchronous code division sync word generator of the multiple access communication system having a correlation value.
  34. 제33항에 있어서, 상기 프레임 동기워드가 각 슬롯 당 제1 및 제2동기심볼을 가지며, 상기 제1동기심볼 및 제2동기심볼을 각각 생성하는 제1 및 제2시퀀스 발생기들이 하기 <표 4>와 같은 제1시퀀스S1 및 제2시퀀스S2들 중에 각각 하나의 시퀀스를 생성하는 비동기 부호분할다중접속 통신시스템의 동기워드 발생장치. Of claim 33, wherein the frame synchronization words are to have a first and a second sequence generator for generating has a first and second sync symbols for each slot, the first sync symbol and a second sync symbols, each <Table 4 > the first sequence S1 and a second sequence S2 each asynchronous code division multiple access communication system of the sync word generator for generating a sequence in the same.
  35. 제33항에 있어서, 상기 프레임 동기워드가 각 슬롯 당 제1 및 제2동기심볼들을 가지며, 상기 제1동기심볼 및 제2동기심볼을 각각 생성하는 제1 및 제2시퀀스발생기들이 하기 <표 5>와 같은 제1시퀀스S1 및 제2시퀀스S2들 중에 각각 하나의 시퀀스를 생성하는 비동기 부호분할다중접속 통신시스템의 동기워드 발생장치. 34. The method of claim 33, wherein the frame sync word that has the first and second sync symbols for each slot, the first sync symbol and a to their first and second sequence generator for generating a second sync symbols, each <Table 5 > the first sequence S1 and a second sequence S2 each asynchronous code division multiple access communication system of the sync word generator for generating a sequence in the same.
  36. 제34항 또는 제35항에 있어서, 상기 프레임 동기워드를 사용하는 채널이 다운링크의 DPCH채널인 비동기부호분할다중접속 통신시스템의 프레임 동기워드 발생장치. Claim 34 or claim 35, wherein the frame sync word generating apparatus of the frame is an asynchronous code division channel DPCH of the downlink channel using the sync word multiple access communication system.
  37. 제33항에 있어서, 상기 프레임 동기워드가 각 슬롯 당 제1- 제4동기심볼들을 가지며, 상기 제1 및 제2동기심볼들을 생성하는 제1시퀀스 발생기 및 제3 및 제4동기심볼들을 생성하는 제2시퀀스 발생기들이 각각 하기 <표 6>과 같은 제1시퀀스S1 및 제2시퀀스S2들 중에 각각 두 개의 시퀀스들을 생성하는 비동기 부호분할다중접속 통신시스템의 동기워드 발생장치. 34. The method of claim 33, wherein the frame sync word that has the first-fourth sync symbols per slot, generating a first sequence generator and the third and fourth sync symbols to generate the first and second sync symbols to the second sequence generator are each <Table 6> the first sequence S1 and a second sequence of asynchronous code division multiple access communication system, the sync word generator for generating each of the two sequences in the same S2.
  38. 제33항에 있어서, 상기 프레임 동기워드가 각 슬롯 당 제1 및 제4동기심볼들을 가지며, 상기 제1 및 제2동기심볼들을 생성하는 제1시퀀스 발생기 및 제3 및 제4동기심볼들을 생성하는 제2시퀀스 발생기들이 각각 하기 <표 7>과 같은 제1시퀀스S1 및 제2시퀀스S2들 중에 각각 두 개의 시퀀스들을 생성하는 비동기 부호분할다중접속 통신시스템의 동기워드 발생장치. 34. The method of claim 33, wherein the frame sync word that has the first and fourth sync symbols per slot, generating a first sequence generator and the third and fourth sync symbols to generate the first and second sync symbols to the second sequence generator are each <Table 7> the first sequence S1 and a second sequence of asynchronous code division multiple access communication system, the sync word generator for generating each of the two sequences in the same S2.
  39. 제33항에 있어서, 상기 프레임 동기워드가 각 슬롯 당 제1 및 제4동기심볼을 가지며, 각각 상기 제1-제2동기심볼들을 생성하는 시퀀스 발생기들이 각각 하기 <표 8>과 같은 제1시퀀스S1- 제4시퀀스S4들 중에 각각 하나의 시퀀스들을 생성하는 비동기 부호분할다중접속 통신시스템의 동기워드 발생장치. To claim according to 33, wherein the frame sync word that has a first and fourth sync symbols for each slot, each sequence generator for generating the first-second sync symbols, each <Table 8> the first sequence of S1- fourth sequence S4 each asynchronous code division multiple access communication system of the sync word generator for generating a sequence in the.
  40. 제37항 내지 제39항 중의 어느 한 항에 있어서, 상기 프레임 동기워드를 사용하는 채널이 업링크의 DPCCH채널인 비동기 부호분할다중접속 통신시스템의 프레임 동기워드 발생장치. Of claim 37 to claim according to any one of 39, wherein the frame sync word generating apparatus of the frame is an asynchronous code division DPCCH channel of the uplink channel using the sync word multiple access communication system.
  41. 제37항 내지 제39항 중의 어느 한 항에 있어서, 상기 프레임 동기워드를 사용하는 채널이 다운링크의 DPCH채널인 비동기 부호분할다중접속 통신시스템의 프레임 동기워드 발생장치. Of claim 37 to claim according to any one of 39, wherein the frame sync word generating apparatus of the frame DPCH channel in asynchronous code division channel of the downlink using the sync word multiple access communication system.
  42. 제37항 내지 제39항 중의 어느 한 항에 있어서, 상기 프레임 동기워드를 사용하는 채널이 다운링크의 PCCHPCH채널인 비동기 부호분할다중접속 통신시스템의 프레임 동기워드 발생장치. Of claim 37 to claim according to any one of 39, wherein the frame sync word generating apparatus of the frame PCCHPCH channel unsynchronized code division in the downlink channel using the sync word multiple access communication system.
  43. 제37항 내지 제39항 중의 어느 한 항에 있어서, 상기 프레임 동기워드를 사용하는 채널이 다운링크의 SCCPCH채널인 비동기 부호분할다중접속 통신시스템의 프레임 동기워드 발생장치. Of claim 37 to claim according to any one of 39, wherein the frame sync word generating apparatus of the SCCPCH channel frames of asynchronous code division in the downlink channel using the sync word multiple access communication system.
  44. 제33항에 있어서, 상기 프레임 동기워드가 각 슬롯 당 제1- 제8동기심볼들을 가지며, 상기 제1-제4동기심볼들을 생성하는 제1시퀀스 발생기, 제5-제8동기심볼들을 생성하는 제2시퀀스발생기들이 각각 하기 <표 9>와 같은 제1시퀀스S1 및 제2시퀀스S2들 중에 각각 4개의 시퀀스들을 생성하는 비동기 부호분할다중접속 통신시스템의 동기워드 발생장치. 34. The method of claim 33, wherein the frame sync word that has the first-eighth sync symbols each slot, generating a first sequence generator, a 5-eighth sync symbols to generate the first-fourth sync symbols to the second sequence generator are each <Table 9> the first sequence S1 and a second sequence, a sync word generated in the asynchronous CDMA communication system that generates each of the four sequences among the devices, such as S2.
  45. 제33항에 있어서, 상기 프레임 동기워드가 각 슬롯 당 제1 및 제8동기심볼들을 가지며, 상기 제1-제4동기심볼들을 생성하는 제1시퀀스 발생기 및 제5-제8동기심볼들을 생성하는 제2시퀀스 발생기들이 각각 하기 <표 10>과 같은 제1시퀀스S1 및 제2시퀀스S2들 중에 각각 4개의 시퀀스들을 생성하는 비동기 부호분할다중접속 통신시스템의 동기워드 발생장치. 34. The method of claim 33, wherein the frame sync word that has the first and eighth sync symbols each slot, generating a first sequence generator and the 5-eighth sync symbols to generate the first-fourth sync symbols to the second sequence generator are each <Table 10> the first sequence S1 and a second sequence of asynchronous code division multiple access communication system, the sync word generator for generating each of the four sequences S2 in the same.
  46. 제33항에 있어서, 상기 프레임 동기워드가 각 슬롯 당 제1 및 제8동기심볼을 가지며, 각각 상기 제1 및 제2동기심볼들을 생성하는 제1시퀀스 발생기, 제3 및 제4동기심볼들을 생성하는 제2시퀀스 발생기, 제5 및 제6동기심볼들을 생성하는 제3시퀀스발생기 및 제7 및 제8동기심볼들을 생성하는 제4시퀀스 발생기들이 각각 하기 <표 11>과 같은 제1시퀀스S1- 제4시퀀스S4들 중에 각각 2개의 시퀀스들을 생성하는 비동기 부호분할다중접속 통신시스템의 동기워드 발생장치. 34. The method of claim 33, wherein the frame sync word that has the first and eighth sync symbols each slot, each generate a first sequence generator, the third and fourth sync symbols to generate the first and second sync symbols second sequence generator and to the fifth and the third sequence generator, and a fourth sequence generator for generating seventh and eighth sync symbols to generate six sync symbols each <Table 11> the first sequence such that the S1- 4 sequence sync word generator in an asynchronous CDMA communication system that generates each of the two sequences in the S4.
  47. 제44항 내지 제46항들 중의 어느 한 항에 있어서, 상기 프레임 동기워드를 사용하는 채널이 다운링크의 DPCH채널인 비동기 부호분할다중접속 통신시스템의 프레임 동기워드 발생장치. Of claim 44 to claim 46 according to any one of terms, a frame sync word generating apparatus of the frame DPCH channel in asynchronous code division channel of the downlink using the sync word multiple access communication system.
  48. 제44항 내지 제46항 중의 어느 한 항에 있어서, 상기 프레임 동기워드를 사용하는 채널이 다운링크의 SCCPCH채널인 비동기 부호분할다중접속 통신시스템의 프레임 동기워드 발생장치. Of claim 44 to claim 46 according to any one of the preceding a frame sync word generating apparatus of the frame synchronizing channel SCCPCH an asynchronous code division in the downlink channel using the word multiple access communication system in.
  49. 일련의 프레임들의 각 프레임은 주어진 복수의 슬롯들로 분할되고, 상기 각 슬롯들은 복수의 동기비트들을 구비하며, 프레임의 동기워드는 상기 각 슬롯들의 동기비트들로 이루어지는 비동기 부호분할다중접속 통신시스템의 채널송신장치에 있어서, Each frame of the series of frames is divided into a plurality of slots given, each of the slots are also provided with a plurality of sync bits, a sync word of the frame in the asynchronous CDMA communication system comprised of a synchronizing bit of each of the slots in the channel transmission device,
    상기 기준 프레임과 수신된 두 프레임의 동기가 맞을 때 제1상관값을 가지며, 상기 각 기준프레임의 주어진 복수의 슬롯들의 일정 간격으로 분할된 적어도 2개의 슬롯분할점들의 각각에 상기 각 수신 프레임의 시작 슬롯이 위치할 때 마다 상기 제1상관값과 다른 제2상관값들을 갖는 적어도 두 개의 동기비트들의 시퀀스들을 발생하는 시퀀스 발생기들과, 상기 시퀀스 발생기들로부터 발생되는 각각의 동기비트들을 다중화하고, 상기 슬롯들의 각 슬롯에 이에 대응하는 상기 다중화된 동기비트들을 갖게하는 선택기로 구성되는 동기워드 발생기와, Has a first correlation value when the synchronization of the two frames received and the reference frame the subject, the beginning of each received frame wherein each of the at least two slot division points dividing a predetermined interval of the plurality of slots given for each frame of reference each time slot is located, and multiplexing each of the synchronization bits to be generated from the sequence generator for generating a sequence of first correlation values ​​and the other the at least two synchronization bits having a second correlation value, the sequence generator, the and the sync word generator consisting of a selector which has said multiplexed sync bit corresponding to each slot of the slot,
    상기 동기워드발생기에서 출력되는 동기비트들과 상기 프레임 동기워드에 사용되지 않는 파일럿비트들을 다중화하여 상기 각 슬롯 내의 파일럿 구간의 설정된 비트 위치에 삽입하는 제1선택기와, And a first selector multiplexes the sync bits of the synchronization and pilot bits that are not used for the frame sync word that is output from the word generator to insert into the bit position is set in the pilot interval in the respective slot,
    상기 제1선택기에서 출력되는 파일럿 비트들과 다른 데이터를 선택하여 송신할 채널 데이터를 발생하는 제2선택기로 구성되는 비동기 부호분할다중접속 통신시스템의 채널 송신장치. Channel transmission apparatus in an asynchronous CDMA communication system constituted by a second selector to the pilot-bit output from the first selector and generating the channel data to be transmitted by selecting a different data.
  50. 일련의 기준동기 프레임들 및 수신동기 프레임들의 각 프레임은 주어진 복수의 슬롯들로 분할되고, 상기 각 슬롯은 복수의 비트들로 분할되며, 상기 각 프레임은 동기워드를 가지며 상기 일련의 기준동기 프레임들에 상기 일련의 수신동기 프레임들을 동기하기 위한 방법에 있어서, Each frame of the series of reference sync frames and received synchronization frame is divided into a plurality of slots given, wherein each slot is divided into a plurality of bits, the respective frames are the series of standard sync frame has a sync word in the method for synchronizing the series of received synchronization frame,
    상기 기준동기 프레임들과 상기 수신동기 프레임들의 동기가 맞을 때 제1상관값을 가지며, 상기 각 기준동기 프레임의 주어진 복수의 슬롯들의 일정 간격으로 분할된 적어도 2개의 슬롯분할점들의 각각에 상기각 수신동기 프레임의 시작프레임이 위치할 때 마다 상기 제1상관값과 다른 제2상관값들을 갖도록 상기 프레임 동기워드를 제공하는 부호분할다중접속 통신시스템의 프레임 동기워드 생성방법 Has a first correlation value when the synchronization of the received sync frame with the reference synchronization frame fit, each receiving the each of the segmented at a predetermined interval of a plurality of slots given of each of the reference sync frames at least two slot division point whenever the start frame of the synchronous frame position generating the first correlation value and the other second correlation value so as to have the frame synchronization of CDMA communication system to provide the frame synchronization word word way
  51. 일련의 기준동기 프레임들 및 수신동기 프레임들의 각 프레임은 주어진 복수의 슬롯들로 분할되고, 상기 각 슬롯은 복수의 비트들로 분할되며, 상기 각 프레임은 동기워드를 가지며 상기 일련의 기준동기 프레임들에 상기 일련의 수신동기 프레임들을 동기하기 위한 장치에 있어서, Each frame of the series of reference sync frames and received synchronization frame is divided into a plurality of slots given, wherein each slot is divided into a plurality of bits, the respective frames are the series of standard sync frame has a sync word in the apparatus for synchronizing the series of received synchronization frame,
    상기 기준동기 프레임들과 상기 수신동기 프레임들의 동기가 맞을 때 제1상관값을 가지며, 상기 각 기준동기 프레임의 주어진 복수의 슬롯들의 일정 간격으로 분할된 적어도 2개의 슬롯분할점들의 각각에 상기 각 수신동기 프레임의 시작프레임이 위치할 때 마다 상기 제1상관값과 다른 제2상관값들을 갖도록 상기 프레임 동기워드를 제공하는 동기워드발생기와, Has a first correlation value when the synchronization of the received sync frame with the reference synchronization frame fit, each receiving the each of the segmented at a predetermined interval of a plurality of slots given of each of the reference sync frames at least two slot division point whenever the start frame of the synchronous frame position so as to have the first correlation value and a correlation value different from the first and the sync word generator to provide the frame synchronization word,
    수신되는 프레임 정보로부터 프레임 동기워드를 추출하는 동기워드추출기와, Synchronization for receiving the extracted frame based on a frame sync word and the information word extractor,
    상기 추출된 프레임 동기워드와 상기 제공된 동기워드의 상관값을 계산하여 프레임 동기를 검증하는 프레임동기검증기로 구성되는 비동기 부호분할다중접속 통신시스템의 프레임 동기검증장치. The extracted frame synchronization word and frame synchronization verifying apparatus in an asynchronous CDMA communication system consisting of a frame synchronization verifier for verifying frame synchronization by calculating the correlation value of the supplied sync word.
  52. 일련의 기준동기 프레임들 및 수신동기 프레임들의 각 프레임은 주어진 복수의 슬롯들로 분할되고, 상기 각 슬롯은 복수의 비트들로 분할되며, 상기 각 프레임은 동기워드를 가지고, 상기 프레임 동기워드는 기준동기 프레임들과 상기 수신동기 프레임들의 동기가 맞을 때 제1상관값을 가지며, 상기 각 기준동기 프레임의 주어진 복수의 슬롯들의 일정 간격으로 분할된 적어도 2개의 슬롯분할점들의 각각에 상기 각 수신동기 프레임의 시작프레임이 위치할 때 마다 상기 제1상관값과 다른 제2상관값들을 갖는 동기워드를 제공하는 동기워드발생기를 구비하는 비동기 부호분할다중접속 통신시스템의 프레임 동기 방법에 있어서, Each frame of the series of reference sync frames and received synchronization frame is divided into a plurality of slots given, wherein each slot is divided into a plurality of bits, wherein each frame has a sync word, the frame sync word is based on when the sync frame synchronization with the fit of the received sync frame with a first correlation value having the divided at intervals of a plurality of slots given of each of the reference sync frames at least two slots each of the received synchronization frame for each of the division points each time the start frame is placed in the first correlation value and the frame synchronization method different from the first asynchronous code division multiple access communication system including a synchronous word generator to provide a sync word having the second correlation value,
    수신되는 프레임 정보에서 프레임 동기워드를 추출하는 과정과, The method comprising the steps of: receiving a frame extracted from the frame sync word information and,
    상기 추출된 프레임 동기워드와 생성된 동기워드 간의 상관값을 계산하는 과정과, Calculating a correlation value between the sync word generated and the frame sync word and the extracted,
    상기 계산된 상관값이 제1상관값을 가질 시 프레임 동기 상태로 처리하는 과정과, The process of the correlation value of the calculated treatment to the frame synchronization state when having the first correlation value;
    상기 계산된 상관값이 제2상관값을 가질 시 상기 동기워드 발생기에서 생성되는 프레임 동기워드를 설정된 슬롯 구간 만큼 이동시킨 후 상기 상관값 계산 과정으로 되돌아가는 과정과, After the correlation value of the calculated correlation is moved by a second set of frame sync word generated in the sync word generator during slot interval has a value process returning to the correlation value calculation processing and,
    상기 계산된 상관값이 상기 제1 및 제2상관값 이외의 값을 가질 시 상기 프레임 동기워드를 1슬롯 구간 이동시킨 후 상기 상관값 계산과정으로 되돌아가는 과정으로 이루어지는 프레임 동기방법. The calculated correlation values ​​is the first and second correlation values ​​other than the value after the frame to move the sync word during interval 1 slot have sync frame consisting of a process of returning to the correlation value calculation processing method.
  53. 기준 동기워드와 수신된 프레임 내의 동기워드의 상관값을 계산하여 수신된 프레임의 동기를 결정하는 방법에 있어서, A method of determining the synchronization of synchronizing a received frame to calculate a correlation value of a word in the reference synchronizing word and a received frame,
    상기 상관값이 상기 기준 동기워드와 상기 수신된 동기워드가 동기되었음을 나타내는 제1설정 기준값을 초과하는 경우 에 동기되었음을 결정하는 과정과, The step of determining that the correlation value is synchronized with the case of exceeding a first predetermined threshold that indicates that the received synchronization word is in synchronization with the reference synchronization word and,
    상기 상관값이 제2설정 기준값을 초과하는 경우에 상기 수신 동기워드의 쉬프트 스텝을 결정하는 과정으로 이루어짐을 특징으로 하는 프레임 동기 방법. Frame synchronizing method as claimed in yirueojim if said correlation value exceeds a second predetermined reference value, the process of determining the shift step of the received sync word.
KR10-1999-0019644A 1999-05-29 1999-05-29 Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in w-cdma communication system KR100396286B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0019644A KR100396286B1 (en) 1999-05-29 1999-05-29 Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in w-cdma communication system

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR10-1999-0019644A KR100396286B1 (en) 1999-05-29 1999-05-29 Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in w-cdma communication system
CA002338046A CA2338046A1 (en) 1999-05-29 2000-05-29 Apparatus and method for generating sync word and transmitting and receiving the sync word in w-cdma communication system
CN00801168A CN1315090A (en) 1999-05-29 2000-05-29 Apparatus and method for generating sync word and transmitting and receiving the sync word in w-CDMA communication system
AU51107/00A AU751344B2 (en) 1999-05-29 2000-05-29 Apparatus and method for generating sync word and transmitting and receiving the sync word in W-CDMA communication system
PCT/KR2000/000553 WO2000074290A1 (en) 1999-05-29 2000-05-29 Apparatus and method for generating sync word and transmitting and receiving the sync word in w-cdma communication system
EP00935677A EP1101312A4 (en) 1999-05-29 2000-05-29 Apparatus and method for generating sync word and transmitting and receiving the sync word in w-cdma communication system
JP2001500475A JP2003501875A (en) 1999-05-29 2000-05-29 Sync word generator and the transmitting and receiving apparatus and method for asynchronous code division multiple access communication system
BR0006151-4A BR0006151A (en) 1999-05-29 2000-05-29 Apparatus and method for generating a sync word and word transmission and reception of sync on a w-cdma communication system

Publications (2)

Publication Number Publication Date
KR20000075188A KR20000075188A (en) 2000-12-15
KR100396286B1 true KR100396286B1 (en) 2003-09-02

Family

ID=19588628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0019644A KR100396286B1 (en) 1999-05-29 1999-05-29 Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in w-cdma communication system

Country Status (8)

Country Link
EP (1) EP1101312A4 (en)
JP (1) JP2003501875A (en)
KR (1) KR100396286B1 (en)
CN (1) CN1315090A (en)
AU (1) AU751344B2 (en)
BR (1) BR0006151A (en)
CA (1) CA2338046A1 (en)
WO (1) WO2000074290A1 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735281B1 (en) * 2000-02-14 2007-07-03 삼성전자주식회사 Apparatus and method for generating sync word pattern and transmitting and receiving said sync word in cdma communication system
JP3473575B2 (en) * 2000-11-29 2003-12-08 日本電気株式会社 Cdma mobile communication device and a base station detection method used for the same
JP3857528B2 (en) 2001-01-12 2006-12-13 富士通株式会社 Synchronous detection device
CN1856945B (en) 2003-09-23 2012-04-11 卡莱汉系乐有限公司 Initial synchronization device and method for receivers
KR100717878B1 (en) * 2005-12-09 2007-05-07 서강대학교산학협력단 A frame synchronization method using the differential correlation information for pilot-inserted burst mode satellite communication systems
US8660165B2 (en) 2009-06-11 2014-02-25 Andrew Llc System and method for detecting spread spectrum signals in a wireless environment
US8223821B2 (en) 2009-06-25 2012-07-17 Andrew Llc Uplink signal detection in RF repeaters
JP5477481B2 (en) * 2010-03-29 2014-04-23 株式会社村田製作所 Method and apparatus for integer frequency offset estimation in a wireless communication system
JP5477480B2 (en) * 2010-03-29 2014-04-23 株式会社村田製作所 Method and apparatus for accurate time synchronization in a wireless communication system
US8929490B1 (en) * 2013-09-23 2015-01-06 Qualcomm Incorporated Methods and systems for low latency and low power trigger detection for connecting wireless devices
CN106254054B (en) * 2015-06-19 2019-11-15 北京自动化控制设备研究所 A kind of frame structure design method can be avoided false synchronization

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4301534A (en) * 1979-04-09 1981-11-17 Digital Switch Corporation Framing circuit for time multiplexed data
JPH0423977B2 (en) * 1985-10-17 1992-04-23 Kokusai Denshin Denwa Co Ltd
JP3029886B2 (en) * 1991-07-23 2000-04-10 富士通株式会社 Hybrid multiple synchronization method
DE4210305A1 (en) * 1992-03-30 1993-10-07 Sel Alcatel Ag A method, transmitter and receiver for information data transmission with variable traffic volume and control station for coordinating several such transmitters and receivers
JP3164956B2 (en) * 1993-01-28 2001-05-14 アプライド マテリアルズ インコーポレイテッド Method of depositing an amorphous silicon thin film at a high deposition rate on the glass substrate having a large area by Cvd
JPH07154444A (en) * 1993-11-27 1995-06-16 Hitachi Denshi Ltd Frame synchronizing detection circuit
US5793757A (en) * 1996-02-13 1998-08-11 Telefonaktiebolaget L M Ericsson (Publ) Telecommunication network having time orthogonal wideband and narrowband sytems
JP3373746B2 (en) * 1997-01-07 2003-02-04 株式会社鷹山 Initial synchronization method and a receiver in an asynchronous cellular system between ds-cdma base station
US5930366A (en) * 1997-08-29 1999-07-27 Telefonaktiebolaget L M Ericsson Synchronization to a base station and code acquisition within a spread spectrum communication system

Also Published As

Publication number Publication date
BR0006151A (en) 2001-04-17
CN1315090A (en) 2001-09-26
KR20000075188A (en) 2000-12-15
EP1101312A1 (en) 2001-05-23
WO2000074290A1 (en) 2000-12-07
JP2003501875A (en) 2003-01-14
EP1101312A4 (en) 2005-06-22
AU751344B2 (en) 2002-08-15
AU5110700A (en) 2000-12-18
CA2338046A1 (en) 2000-12-07

Similar Documents

Publication Publication Date Title
AU767981B2 (en) Apparatus and method for gating data on a control channel in a CDMA communication system
DE69938529T2 (en) Receive time-switched transmit diversity (TSTD) signals and non-TSTD signals
AU2001225004B2 (en) Method of cell initial search in cdma digital mobile telecommunication system
JP3579028B2 (en) Apparatus and method for allocating common packet channel in wideband code division multiple access mobile communication system
JP5198622B2 (en) Communication method between base station and mobile station in UMTS communication system, communication system, base station, and allocation method for assigning secondary synchronization code to base station in UMTS communication system
EP1451952B1 (en) Communications in an asynchronous wireless network
US5748687A (en) Spreading code sequence acquisition system and method that allows fast acquisition in code division multiple access (CDMA) systems
US6795417B2 (en) User equipment with multiuser detection
EP0940927B1 (en) Cellular system, mobile portable apparatus, base station apparatus and method for optimum path detecting
JP3683218B2 (en) Transmission diversity method and apparatus using two or more antennas
US6741578B1 (en) Apparatus and method for synchronizing channels in a W-CDMA communication system
US7317749B2 (en) Pilot signals for synchronization and/or channel estimation
EP1316161B1 (en) Method and apparatus for processing a physical channel with partial transport format information
JP3658402B2 (en) Synchronization and code acquisition to base stations in spread spectrum communication systems
US6724739B1 (en) Method for handoff between an asynchronous CDMA base station and a synchronous CDMA base station
EP1791286A1 (en) Method and apparatus for determining a reverse link transmission rate in a wireless communication system
JP4681665B2 (en) Method for generating a code associated with a preamble of a random access channel
US7657274B2 (en) Power controlling apparatus and method in mobile communication system
ES2428388T3 (en) Method and system for synchronization in a communication system
US7058399B2 (en) Search window delay tracking in code division multiple access communication systems
US6643275B1 (en) Random access in a mobile telecommunications system
JP3741944B2 (en) Cell search method for mobile station in mobile communication system
CN1103149C (en) Method and apparatus for coherently averaged power estimation
KR0142497B1 (en) Pilot channel
USRE38523E1 (en) Spreading code sequence acquisition system and method that allows fast acquisition in code division multiple access (CDMA) systems

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070709

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee