KR20000074909A - Method for manufacturing chip scale package - Google Patents

Method for manufacturing chip scale package Download PDF

Info

Publication number
KR20000074909A
KR20000074909A KR1019990019182A KR19990019182A KR20000074909A KR 20000074909 A KR20000074909 A KR 20000074909A KR 1019990019182 A KR1019990019182 A KR 1019990019182A KR 19990019182 A KR19990019182 A KR 19990019182A KR 20000074909 A KR20000074909 A KR 20000074909A
Authority
KR
South Korea
Prior art keywords
window
semiconductor chip
tape
wiring board
elastomer
Prior art date
Application number
KR1019990019182A
Other languages
Korean (ko)
Inventor
이우동
김영수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990019182A priority Critical patent/KR20000074909A/en
Publication of KR20000074909A publication Critical patent/KR20000074909A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PURPOSE: A method for manufacturing a chip scale package(CSP) is provided to form a thin elastomer, by having an electrode pad and a beam lead of a semiconductor chip connected on an active surface of the chip by wire bonding. CONSTITUTION: A polyimide tape(21) having a window(27) in the center is prepared. A tape wiring board(20) is prepared which has a wiring pattern including a plurality of beam leads(25) projected over the window, and is formed on the polyimide tape on both sides of the window. Elastomer(30) is uniformly applied on the surface of the tape wiring board having the wiring pattern with the window as a center. A semiconductor chip having a plurality of electrode pads(12) along a central portion of an active surface is prepared. The active surface is adhered to the tape wiring board to expose the electrode pads over the window. The beam leads and electrode pads of the chip exposed to the window are electrically connected with a bonding wire(40). The bonding wire is ball-bonded to the electrode pad by using a capillary. After the capillary is lifted, the bonding wire is stitch-bonded by pressing the beam lead corresponding to the electrode pad on the active surface. A resin encapsulating unit(60) is formed by encapsulating portions exposed to the window and an outer portion of the semiconductor chip. A plurality of solder balls electrically connected to the semiconductor chip is formed on a surface opposite to the tape wiring board having the wiring pattern.

Description

칩 스케일 패키지의 제조 방법{Method for manufacturing chip scale package}Method for manufacturing chip scale package {Method for manufacturing chip scale package}

본 발명은 칩 스케일 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 탄성중합체를 포함하는 칩 스케일 패키지의 제조 방법에 있어서 탄성중합체를 얇게 형성하더라도 칩 스케일 패키지를 구현할 수 있는 칩 스케일 패키지의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a chip scale package, and more particularly to a method of manufacturing a chip scale package that can implement a chip scale package even if a thin elastomer is formed in the method of manufacturing a chip scale package including an elastomer. It is about.

오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지(package) 조립 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array; BGA) 패키지이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여, 모 기판(mother board)에 대한 실장 면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점들을 갖고 있다.The trend in today's electronics industry is to make products that are lighter, smaller, faster, more versatile, more powerful and more reliable. One of the important technologies that enables the accomplishment of such a product design goal is a package assembly technology. Accordingly, one of the recently developed packages is a ball grid array (BGA) package. The BGA package has advantages in that the mounting area on the mother board can be reduced and the electrical characteristics are excellent, compared to the conventional plastic package.

BGA 패키지는 통상적인 플라스틱 패키지와 달리 리드 프레임(lead frame) 대신에 인쇄회로기판을 사용한다. 인쇄회로기판은 반도체 칩이 접착되는 면의 반대쪽 전면(全面)을 솔더 볼(solder ball)들을 배치할 수 있는 영역으로 제공할 수 있기 때문에, 모 기판에 대한 실장 밀도 면에서 유리한 점이 있다. 그러나, 인쇄회로기판의 크기를 축소하는 데는 근본적으로 한계를 안고 있다. 즉, 반도체 칩을 실장하기 위하여 회로 배선이 형성되지 않은 영역을 필요로 하기 때문에, 인쇄회로기판의 크기는 여전히 반도체 칩의 크기보다 클 수밖에 없다. 이러한 사정에서 제안된 것이 소위 칩 스케일 패키지(Chip Scale Package; CSP)이다.Unlike conventional plastic packages, BGA packages use printed circuit boards instead of lead frames. The printed circuit board is advantageous in terms of mounting density on the parent substrate because the printed circuit board can provide the entire surface opposite to the surface where the semiconductor chip is bonded to the area where solder balls can be placed. However, there is a fundamental limitation in reducing the size of a printed circuit board. In other words, the size of the printed circuit board is still larger than the size of the semiconductor chip because the area in which the circuit wiring is not formed is required to mount the semiconductor chip. In this context, what has been proposed is the so-called Chip Scale Package (CSP).

칩 스케일 패키지는 최근 몇 년 사이에 미국, 일본, 한국 등의 수십개의 회사로부터 여러 유형들이 소개되어 왔으며, 현재도 개발이 활발히 진행되고 있다. 대표적인 칩 스케일 패키지 중의 하나가 미국 테세라사(Tessera's)에서 개발한 마이크로 BGA 패키지(μ-BGA)이다. μ-BGA 패키지에 적용되는 인쇄회로기판은 두께가 얇고 유연성을 갖는 플렉서블 회로 기판(flexible circuit board)과 같은 테이프 배선기판이다. 그리고, μ-BGA 패키지의 특징 중의 하나는 테이프 배선기판에 형성된 윈도우(window)를 통하여 반도체 칩의 전극 패드에 빔 리드(beam lead)가 일괄적으로 본딩(beam lead bonding)된다는 점이다.Chip scale packages have been introduced in recent years by dozens of companies from the United States, Japan, and Korea, and are currently in active development. One typical chip scale package is the micro BGA package (μ-BGA) developed by Tessera's. Printed circuit boards applied to μ-BGA packages are tape wiring boards such as flexible and flexible circuit boards. In addition, one of the characteristics of the µ-BGA package is that beam lead is collectively bonded to the electrode pad of the semiconductor chip through a window formed in the tape wiring board.

도 1은 탄성중합체(130)를 포함하는 전형적인 칩 스케일 패키지(200)로서, 테세라사의 μ-BGA 패키지의 한 예를 나타내는 단면도이다. 도 1을 참조하면, 폴리이미드 테이프(121; polyimide tape)에 형성된 배선 패턴(123)이 테이프 배선기판(120)을 구성하며, 탄성중합체(130; elastomer)가 테이프 배선기판(120)과 반도체 칩(110) 사이에 개재된다. 배선 패턴의 빔 리드(125; beam lead)는 반도체 칩의 전극 패드(112)와 일괄적으로 접합되며, 폴리이미드 테이프(121)에 형성된 접속 구멍(129; connect hole)을 통하여 접속 구멍(129)으로 노출된 배선 패턴(123)에 솔더 볼(170; solder ball)이 접속된다. 전극 패드(112)와 빔 리드(125)의 접합 부분은 성형수지로 봉합하여 수지 봉합부(160)를 형성한다. 한편, 반도체 칩(110)은 전극 패드(112)가 활성면에 중심선을 따라서 형성된 센터 패드(center pad)형 반도체 칩이며, 테이프 배선기판의 윈도우(127; window)는 전극 패드(112)와 빔 리드(125)가 접속할 수 있도록 전극 패드(112)가 형성된 부분을 따라서 긴 구멍으로 형성된다.1 is a cross-sectional view of an example of a chip scale package 200 including an elastomer 130, which is a microceramic BGA package from Tessera Corporation. Referring to FIG. 1, a wiring pattern 123 formed on a polyimide tape 121 constitutes a tape wiring board 120, and an elastomer 130 includes a tape wiring board 120 and a semiconductor chip. Interposed between 110. The beam lead 125 of the wiring pattern is collectively bonded to the electrode pad 112 of the semiconductor chip, and is connected to the connection hole 129 through a connection hole 129 formed in the polyimide tape 121. A solder ball 170 is connected to the exposed wiring pattern 123. The bonding portion of the electrode pad 112 and the beam lead 125 is sealed with a molding resin to form a resin sealing unit 160. Meanwhile, the semiconductor chip 110 is a center pad-type semiconductor chip in which the electrode pad 112 is formed along the center line on the active surface, and the window 127 of the tape wiring board is formed of the electrode pad 112 and the beam. The lead 125 is formed into a long hole along the portion where the electrode pad 112 is formed so that the lead 125 can be connected.

그런데, 종래에는 빔 리드 본딩 공정(beam lead bonding step)을 진행하기 위해서, 통상적으로 스크린 프린트법(screen printed method)으로 탄성중합체를 180㎛ 내지 220㎛ 정도의 두께로 형성하였다. 즉, 소정의 점도를 가지는 액상의 탄성중합체를 프린트한 후 경화시키는 방법을 이용하며, 두껍게 형성하기 위해서 2차에 걸쳐서 이루어지기도 한다. 그런데, 액상의 탄성중합체를 이용하다 보니 균일한 두께로 얇게 형성하는 것은 어렵지 않지만, 균일한 두께로 두껍게 형성하는 것이 쉽지 않다. 탄성중합체의 두께 분포가 고르지 못할 경우, 탄성중합체에 접착되는 반도체 칩의 수평이 틀어지면서 빔 리드 접합이 되지 않거나, 접합되더라도 빔 리드의 접합부가 전극 패드와 어긋나는 현상이 발생할 수 있다. 또한, 탄성중합체의 두께가 두꺼울수록 빔 리드와 전극 패드 사이의 거리가 멀어지기 때문에, 빔 리드 본딩의 접합 신뢰성이 떨어지는 문제점을 안고 있다.However, in the related art, in order to proceed with a beam lead bonding step, an elastomer is generally formed to a thickness of about 180 μm to about 220 μm by a screen printed method. That is, a method of printing and curing a liquid elastomer having a predetermined viscosity is used, and in order to form a thick, it may be made over a second time. By the way, it is not difficult to form a thin with a uniform thickness, using a liquid elastomer, it is not easy to form a thick with a uniform thickness. When the thickness distribution of the elastomer is uneven, a beam lead bonding may not occur while the semiconductor chip adhered to the elastomer is displaced, or the bonding portion of the beam lead may be displaced from the electrode pad even when the bonding is performed. In addition, since the distance between the beam lead and the electrode pad increases as the thickness of the elastomer increases, the bonding reliability of the beam lead bonding is poor.

그러나, 탄성중합체의 두께를 얇게 형성하여 칩 스케일 패키지의 구현이 가능하다면 전술된 바와 같은 문제점은 극복할 수 있을 것이다.However, if the thickness of the elastomer is formed to enable the implementation of the chip scale package, the problems as described above may be overcome.

따라서, 본 발명의 목적은 와이어 본딩 방식으로 반도체 칩의 전극 패드와 빔 리드를 본딩하여 탄성중합체의 두께를 줄이는 데 있다.Accordingly, an object of the present invention is to reduce the thickness of the elastomer by bonding the electrode pad and the beam lead of the semiconductor chip by wire bonding.

본 발명의 다른 목적은 탄성중합체를 도팅 방식으로 테이프 배선기판에 도포하여 탄성중합체의 두께를 줄이고, 제조 단가를 낮추는 데 있다.Another object of the present invention is to reduce the thickness of the elastomer by lowering the manufacturing cost by applying the elastomer to the tape wiring board in a dotting manner.

도 1은 탄성중합체를 포함하는 전형적인 칩 스케일 패키지를 나타내는 단면도,1 is a cross-sectional view illustrating a typical chip scale package including an elastomer;

도 2는 탄성중합체를 포함하는 칩 스케일 패키지의 본 발명에 따른 제조 방법의 실시예를 나타내는 공정 흐름도,2 is a process flow diagram illustrating an embodiment of a method of manufacturing a chip scale package comprising an elastomer in accordance with the present invention;

도 3 내지 도 8은 도 2에 도시된 제조 방법의 각 단계들을 보여주는 도면들로서,3 to 8 are views showing respective steps of the manufacturing method shown in FIG.

도 3은 테이프 배선기판 상에 탄성중합체가 도팅에 의해 도포되는 단계를 보여주는 단면도,3 is a cross-sectional view showing a step in which an elastomer is applied by dotting on a tape wiring board;

도 4는 탄성중합체가 도팅된 테이프 배선기판의 면이 반도체 칩의 활성면에 부착되는 단계를 보여주는 단면도,4 is a cross-sectional view showing a step of attaching an elastomer-doped tape wiring board to an active surface of a semiconductor chip;

도 5는 테이프 배선기판의 윈도우에 노출된 빔 리드와 반도체 칩의 전극 패드가 본딩 와이어에 의해 전기적으로 연결하는 단계를 보여주는 단면도,5 is a cross-sectional view illustrating a step of electrically connecting a beam lead exposed to a window of a tape wiring board and an electrode pad of a semiconductor chip by bonding wires;

도 6은 성형수지로 봉합하는 단계를 보여주는 단면도,6 is a cross-sectional view showing a step of sewing with a molding resin,

도 7은 솔더 볼의 형성 단계를 보여주는 단면도,7 is a cross-sectional view showing a step of forming a solder ball,

도 8은 개별 칩 스케일 패키지로 분리하는 단계를 보여주는 단면도이다.8 is a cross-sectional view illustrating the step of separating into individual chip scale packages.

* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing

10 : 반도체 칩 12 : 전극 패드10 semiconductor chip 12 electrode pad

20 : 테이프 배선기판 21 : 폴리이미드 테이프20: tape wiring board 21: polyimide tape

23 : 배선 패턴 25 : 빔 리드23: wiring pattern 25: beam lead

27 : 윈도우 29 : 접속 구멍27: Windows 29: connection hole

30 : 탄성중합체 40 : 본딩 와이어30: elastomer 40: bonding wire

50 : 캐필러리 60 : 수지 봉합부50: capillary 60: resin suture

70 : 솔더 볼 80 : 분리수단70 solder ball 80 separation means

100 : 칩 스케일 패키지100: chip scale package

상기 목적을 달성하기 위하여, 본 발명은 (a) 중심 부분에 윈도우가 형성된 폴리이미드 테이프와, 상기 윈도우를 중심으로 양쪽의 폴리이미드 테이프 상에 형성되며, 상기 윈도우 상으로 돌출된 복수개의 빔 리드를 포함하는 배선 패턴이 형성된 테이프 배선기판을 준비하는 단계와; (b) 상기 윈도우를 중심으로 상기 배선 패턴이 형성된 테이프 배선기판의 면에 도팅 방법으로 균일하게 탄성중합체를 도포하는 단계와; (c) 활성면의 중심 부분을 따라서 복수개의 전극 패드가 형성된 반도체 칩을 준비하고, 상기 윈도우 상으로 상기 전극 패드들이 노출되도록 상기 탄성중합체가 도팅된 테이프 배선기판의 면에 상기 반도체 칩의 활성면을 부착시키는 단계와; (d) 상기 윈도우에 노출된 빔 리드와 반도체 칩의 전극 패드를 본딩 와이어로 전기적으로 연결하는 단계와; (e) 상기 윈도우에 노출된 부분과 상기 반도체 칩 외곽을 봉지하여 수지 봉합부를 형성하는 단계; 및 (f) 상기 배선 패턴이 형성된 테이프 배선기판의 면에 반대되는 면에 상기 반도체 칩과 전기적으로 연결되는 복수개의 솔더 볼을 형성하는 단계;를 포함하는 칩 스케일 패키지의 제조 방법을 제공한다. 특히, 본 발명에 따른 제조 방법에 있어서, (d) 단계는, (d1) 캐필러리를 이용하여 전극 패드에 본딩 와이어를 볼 본딩하여 접속하는 단계와, (d2) 캐필러리를 들어 전극 패드에 대응되는 빔 리드를 반도체 칩의 활성면으로 눌러 본딩 와이어를 스티치 본딩하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention (a) a polyimide tape having a window formed in the center portion, and formed on both polyimide tapes around the window, a plurality of beam leads protruding onto the window Preparing a tape wiring board on which a wiring pattern is formed; (b) uniformly applying an elastomer to the surface of the tape wiring board on which the wiring pattern is formed, centering on the window; (c) preparing a semiconductor chip on which a plurality of electrode pads are formed along a central portion of the active surface, and the active surface of the semiconductor chip on the surface of the tape-wiring substrate doped with the elastomer so as to expose the electrode pads on the window; Attaching; (d) electrically connecting the beam lead exposed to the window and the electrode pad of the semiconductor chip with a bonding wire; (e) encapsulating the portion exposed to the window and the outside of the semiconductor chip to form a resin encapsulation portion; And (f) forming a plurality of solder balls electrically connected to the semiconductor chip on a surface opposite to the surface of the tape wiring board on which the wiring pattern is formed. Particularly, in the manufacturing method according to the present invention, step (d) includes (d1) ball bonding a bonding wire to an electrode pad using a capillary, and (d2) capturing an electrode pad. And stitch-bonding the bonding wire by pressing the beam lead corresponding to the active surface of the semiconductor chip.

본 발명의 제조 방법에 따른 (e) 단계에서 형성되는 수지 봉합부는 솔더 볼보다는 아래에 형성된다.The resin sealing portion formed in step (e) according to the manufacturing method of the present invention is formed below the solder ball.

본 발명의 제조 방법에 따른 (d) 단계에서 본딩 와이어는 배선 패턴이 형성되지 않은 테이프 배선기판의 면보다는 아래에 형성되며, (e) 단계에서 형성되는 수지 봉합부는 테이프 배선기판의 면과 동일면에 형성하는 것이 바람직하다.In step (d) according to the manufacturing method of the present invention, the bonding wire is formed below the surface of the tape wiring board on which the wiring pattern is not formed, and the resin sealing portion formed in step (e) is on the same surface as the surface of the tape wiring board. It is preferable to form.

그리고, (f) 단계 이후에 반도체 칩 외곽의 수지 봉합부를 절단하여 각각의 개별 칩 스케일 패키지로 분리하는 단계를 더 포함한다.After the step (f), the method further includes cutting the resin encapsulation outside the semiconductor chip and separating the resin encapsulation into individual chip scale packages.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 2는 탄성중합체를 포함하는 칩 스케일 패키지의 본 발명에 따른 제조 방법(90)의 실시예를 나타내는 공정 흐름도이다. 그리고, 도 3 내지 도 8은 도 3에 도시된 제조 방법(90)의 각 단계들을 보여주는 도면들이다. 도 3 내지 도 8을 참조하여 본 발명에 따른 제조 방법(90)의 한가지 실시예에 대하여 설명하겠다. 한편, 도면을 통틀어 동일한 도면 부호는 동일한 구성 요소를 나타낸다.2 is a process flow diagram illustrating an embodiment of a method 90 according to the invention of a chip scale package comprising an elastomer. 3 to 8 show the steps of the manufacturing method 90 shown in FIG. An embodiment of a manufacturing method 90 according to the present invention will be described with reference to FIGS. 3 to 8. In addition, like reference numerals denote like elements throughout the drawings.

본 실시예의 제조 공정은 도 3에 도시된 바와 같이, 사진석판술(photolithography)을 이용하여 제조된 테이프 배선기판(20)의 준비 단계(91)로부터 시작된다. 즉, 폴리이미드 테이프(21)의 일면에 구리박막(Cu foil)을 부착한 상태에서 패터닝하여 빔 리드(25)를 포함한 배선 패턴(23)을 형성한다. 폴리이미드 테이프(21)의 중심 부분에 빔 리드(25)가 노출될 수 있는 윈도우(27)를 형성한다. 배선 패턴(23)의 일부분이 노출될 수 있도록 폴리이미드 테이프(21)를 관통하여 접속 구멍(29)을 형성한다. 그리고, 노출된 빔 리드(25)에는 금(Au) 도금막이 형성되어 있다. 통상적으로 테이프 배선기판(20)은 복수의 칩 스케일 패키지를 동시에 제조할 수 있도록 폴리이미드 테이프(21) 상에 소정의 간격을 두고 격자 형태로 형성되며, 도 3에서는 하나의 칩 스케일 패키지로 제조될 테이프 배선기판(20)을 도시하였다.The manufacturing process of this embodiment starts from the preparation step 91 of the tape wiring board 20 manufactured using photolithography, as shown in FIG. That is, the wiring pattern 23 including the beam lead 25 is formed by patterning the copper foil on one surface of the polyimide tape 21. A central portion of the polyimide tape 21 forms a window 27 through which the beam lid 25 can be exposed. The connection hole 29 is formed through the polyimide tape 21 so that a part of the wiring pattern 23 can be exposed. In the exposed beam lead 25, a gold (Au) plating film is formed. Typically, the tape wiring board 20 is formed in a lattice form at predetermined intervals on the polyimide tape 21 so that a plurality of chip scale packages can be manufactured at the same time. The tape wiring board 20 is shown.

다음으로, 테이프 배선기판(20) 상에 탄성중합체(30)를 도팅(dotting) 방법으로 도포하는 단계(92)가 진행된다. 즉, 반도체 칩의 활성면이 부착될 테이프 배선기판(20)의 면 즉 배선 패턴(23)이 형성된 폴리이미드 테이프(21)의 면에 액상의 탄성중합체(30)를 도팅 방법으로 균일하게 도포한다. 이때, 탄성중합체(30)는 윈도우(27)를 중심으로 양쪽에 균일하게 도포된다. 그리고, 도포된 액상의 탄성중합체(30)를 반 경화(pre cure)시킨다.Next, a step 92 of applying the elastomer 30 on the tape wiring board 20 by a dotting method is performed. That is, the liquid elastomer 30 is uniformly coated on the surface of the tape wiring board 20 to which the active surface of the semiconductor chip is attached, that is, the surface of the polyimide tape 21 on which the wiring pattern 23 is formed. . At this time, the elastomer 30 is uniformly applied to both sides of the window 27. Then, the applied liquid elastomer 30 is semi-cured.

다음으로 도 4에 도시된 바와 같이 테이프 배선기판(20)에 반도체 칩(10)을 접착하는 단계(93)를 진행한다. 즉, 탄성중합체(30)가 도팅된 테이프 배선기판(20)의 면에 반도체 칩(10)의 활성면을 소정의 압력으로 눌러 붙인다. 이때, 반도체 칩(10)은 활성면의 중심 부분을 따라서 복수개의 전극 패드(12)가 형성된 센터 패드형의 반도체 칩으로서, 윈도우(27) 상에 전극 패드(12)들이 노출되도록 테이프 배선기판(20)에 부착한다.Next, as shown in FIG. 4, the process 93 of adhering the semiconductor chip 10 to the tape wiring board 20 is performed. That is, the active surface of the semiconductor chip 10 is pressed onto the surface of the tape wiring board 20 doped with the elastomer 30 at a predetermined pressure. In this case, the semiconductor chip 10 is a center pad-type semiconductor chip in which a plurality of electrode pads 12 are formed along a center portion of the active surface, and the tape wiring board is formed to expose the electrode pads 12 on the window 27. 20).

다음으로 도 5에 도시된 바와 같이 테이프 배선기판의 윈도우(27)에 노출된 빔 리드(25)와 반도체 칩의 전극 패드(12)가 본딩 와이어(40)에 의해 전기적으로 연결하는 단계(94)를 진행한다. 본 발명에 따른 와이어 본딩 공정은 다음과 같이 진행된다. 먼저, 와이어 본딩에 사용되는 캐필러리(50)를 이용하여 반도체 칩의 전극 패드(12)에 본딩 와이어(40)를 볼 본딩(ball bonding) 방법으로 접합시킨다. 계속해서 캐필러리(50)를 볼 본딩이 진행된 전극 패드(12)에 대응되는 빔 리드(25)의 상부로 상승시킨 상태에서 빔 리드(25)를 반도체 칩(10)의 활성면으로 눌러 붙인다. 그리고 나서 캐필러리(50)로 본딩 와이어(40)를 빔 리드(25)에 스티치 본딩(stitch bonding) 방법으로 접합시킨다.Next, as shown in FIG. 5, the beam lead 25 exposed to the window 27 of the tape wiring board and the electrode pad 12 of the semiconductor chip are electrically connected by the bonding wire 40 (94). Proceed. The wire bonding process according to the present invention proceeds as follows. First, the bonding wire 40 is bonded to the electrode pad 12 of the semiconductor chip by a ball bonding method using the capillary 50 used for wire bonding. Subsequently, the beam lead 25 is pressed onto the active surface of the semiconductor chip 10 while the capillary 50 is raised to the upper portion of the beam lead 25 corresponding to the electrode pad 12 in which ball bonding is performed. . Then, the bonding wire 40 is bonded to the beam lead 25 by the capillary 50 by a stitch bonding method.

한편, 수지 봉합부를 형성하는 봉합 공정에서 수지 봉합부의 상부면이 솔더 볼보다는 아래에 형성될 수 있도록 하기 위해서, 배선 패턴(23)이 형성되지 않은 테이프 배선기판(20)의 면보다는 본딩 와이어(40)의 최고지점이 아래에 형성될 수 있도록 와이어 본딩 공정을 진행하는 것이 바람직하다.Meanwhile, in order to allow the upper surface of the resin sealing portion to be formed below the solder ball in the sealing process of forming the resin sealing portion, the bonding wire 40 rather than the surface of the tape wiring board 20 on which the wiring pattern 23 is not formed. It is preferable to proceed with the wire bonding process so that the highest point of) can be formed below.

다음으로 도 6에 도시된 바와 같이 수지 봉합부(60)를 형성하는 봉합 단계(95)를 진행한다. 봉합 공정은 외부에 노출되는 윈도우(27)에 노출된 부분과 반도체 칩(10) 외곽을 외부의 환경으로부터 보호하기 위하여 필요한 공정으로서, 소정의 점도를 가지는 액상의 성형수지를 도포하고 경화시켜 수지 봉합부(60)를 형성한다. 즉, 수지 봉합부(60)는 윈도우(27)에 노출된 반도체 칩(10) 활성면의 전극 패드(12)와, 빔 리드(25) 및 본딩 와이어(40)를 외부의 환경으로부터 보호하고, 반도체 칩(10)의 외곽을 보호한다.Next, as shown in FIG. 6, the suture step 95 of forming the resin suture part 60 is performed. The sealing process is a process necessary to protect the exposed portions of the window 27 exposed to the outside and the outside of the semiconductor chip 10 from the external environment. The sealing process is performed by applying and curing a liquid molding resin having a predetermined viscosity. The part 60 is formed. That is, the resin encapsulation unit 60 protects the electrode pad 12, the beam lead 25, and the bonding wire 40 from the active surface of the semiconductor chip 10 exposed to the window 27 from an external environment, The outer periphery of the semiconductor chip 10 is protected.

다음으로 도 7에 도시된 바와 같이 솔더 볼(70)을 형성하는 단계(96)를 진행한다. 즉, 접속 구멍(29)을 통하여 노출되는 배선 패턴(21)에 플럭스(flux)를 도포한 후 구형의 솔더 볼을 올리고 리플로우(reflow)시킴으로써 솔더 볼(70)이 형성된다. 솔더 볼(70) 대신에 니켈(Ni) 또는 금(Au) 도금 범프를 형성할 수도 있다. 이때, 솔더 볼(70) 아래에 수지 봉합부(60)가 형성되어 있으며, 바람직하게는 수지 봉합부(60)가 테이프 배선기판(20)의 면과 동일면에 올 수 있도록 형성하는 것이다.Next, as shown in FIG. 7, the step 96 of forming the solder balls 70 is performed. That is, the solder ball 70 is formed by applying flux to the wiring pattern 21 exposed through the connection hole 29 and then raising and reflowing the spherical solder ball. Instead of the solder balls 70, nickel (Ni) or gold (Au) plating bumps may be formed. At this time, the resin sealing portion 60 is formed under the solder ball 70, and preferably, the resin sealing portion 60 is formed to be on the same surface as the surface of the tape wiring board 20.

솔더 볼(70)이 형성되면 마지막 단계로서, 도 8에 도시된 바와 같이 각각의 개별 칩 스케일 패키지(100)로 분리하는 단계(97)를 진행한다. 즉, 분리수단(80)으로 반도체 칩(10) 외곽의 수지 봉합부(60)를 절단함으로써 개별 칩 스케일 패키지(100)가 얻어지게 된다.When the solder ball 70 is formed, a final step 97 is performed to separate the individual chip scale packages 100 into 97 as shown in FIG. 8. That is, the individual chip scale package 100 is obtained by cutting the resin encapsulation unit 60 outside the semiconductor chip 10 by the separating means 80.

한편, 본 발명의 실시예에서는 탄성중합체(30)를 도팅 방법으로 테이프 배선기판(10)에 도포하였지만, 스크린 프린트법으로 테이프 배선기판에 탄성중합체를 형성할 수도 있다. 즉, 테이프 배선기판에 형성되는 탄성중합체의 두께가 얇기 때문에, 스크린 프린트법으로 형성하더라도 탄성중합체의 두께를 일정하게 유지할 수 있다.Meanwhile, in the embodiment of the present invention, the elastomer 30 is applied to the tape wiring board 10 by the dotting method, but the elastomer may be formed on the tape wiring board by the screen printing method. That is, since the thickness of the elastomer formed on the tape wiring board is thin, the thickness of the elastomer can be kept constant even when formed by the screen printing method.

따라서, 본 발명의 제조 방법을 따르면, 본딩 와이어에 의해 반도체 칩의 전극 패드와 빔 리드가 반도체 칩의 활성면에서 접속하기 때문에, 탄성중합체의 두께를 얇게 형성하는 것이 가능하다.Therefore, according to the manufacturing method of the present invention, since the electrode pad and the beam lead of the semiconductor chip are connected by the bonding wires on the active surface of the semiconductor chip, it is possible to form a thin thickness of the elastomer.

그리고, 도팅 방법 또는 스크린 프린트법으로 탄성중합체를 얇게 형성할 수 있기 때문에, 제조 단가를 낮출 수 있고, 전극 패드와 빔 리드 사이의 와이어 본딩 공정은 기존의 설비들을 그대로 이용할 수 있기 때문에 추가 비용 부담이 덜하다는 점도 본 발명의 장점이다.In addition, since the elastomer can be thinly formed by the dotting method or the screen printing method, the manufacturing cost can be reduced, and the wire bonding process between the electrode pad and the beam lead can use the existing facilities as it is, so that additional cost is not required. Less is also an advantage of the present invention.

Claims (3)

(a) 중심 부분에 윈도우가 형성된 폴리이미드 테이프와, 상기 윈도우를 중심으로 양쪽의 폴리이미드 테이프 상에 형성되며, 상기 윈도우 상으로 돌출된 복수개의 빔 리드를 포함하는 배선 패턴이 형성된 테이프 배선기판을 준비하는 단계와;(a) a tape wiring board having a wiring pattern including a polyimide tape having a window formed at a center portion thereof, and a plurality of beam leads formed on both polyimide tapes centered on the window and protruding onto the window; Preparing; (b) 상기 윈도우를 중심으로 상기 배선 패턴이 형성된 테이프 배선기판의 면에 도팅 방법으로 균일하게 탄성중합체를 도포하는 단계와;(b) uniformly applying an elastomer to the surface of the tape wiring board on which the wiring pattern is formed, centering on the window; (c) 활성면의 중심 부분을 따라서 복수개의 전극 패드가 형성된 반도체 칩을 준비하고, 상기 윈도우 상으로 상기 전극 패드들이 노출되도록 상기 탄성중합체가 도팅된 테이프 배선기판의 면에 상기 반도체 칩의 활성면을 부착시키는 단계와;(c) preparing a semiconductor chip on which a plurality of electrode pads are formed along a central portion of the active surface, and the active surface of the semiconductor chip on the surface of the tape-wiring substrate doped with the elastomer so as to expose the electrode pads on the window; Attaching; (d) 상기 윈도우에 노출된 빔 리드와 반도체 칩의 전극 패드를 본딩 와이어로 전기적으로 연결하는 단계와;(d) electrically connecting the beam lead exposed to the window and the electrode pad of the semiconductor chip with a bonding wire; (e) 상기 윈도우에 노출된 부분과 상기 반도체 칩 외곽을 봉지하여 수지 봉합부를 형성하는 단계; 및(e) encapsulating the portion exposed to the window and the outside of the semiconductor chip to form a resin encapsulation portion; And (f) 상기 배선 패턴이 형성된 테이프 배선기판의 면에 반대되는 면에 상기 반도체 칩과 전기적으로 연결되는 복수개의 솔더 볼을 형성하는 단계;를 포함하며,(f) forming a plurality of solder balls electrically connected to the semiconductor chip on a surface opposite to the surface of the tape wiring board on which the wiring pattern is formed; 상기 (d) 단계는,In step (d), (d1) 캐필러리를 이용하여 상기 전극 패드에 본딩 와이어를 볼 본딩하여 접속하는 단계와;(d1) ball bonding a bonding wire to the electrode pad by using a capillary; (d2) 상기 캐필러리를 들어 상기 전극 패드에 대응되는 상기 빔 리드를 상기 반도체 칩의 활성면으로 눌러 상기 본딩 와이어를 스티치 본딩하는 단계;를 포함하는 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.and (d2) stitch-bonding the bonding wire by pressing the beam lead corresponding to the electrode pad to the active surface of the semiconductor chip by lifting the capillary. 제 1항에 있어서, 상기 (e) 단계에서 형성되는 수지 봉합부는 상기 솔더 볼보다는 아래에 형성되는 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.The method of claim 1, wherein the resin encapsulation formed in the step (e) is formed below the solder ball. 제 1항에 있어서, 상기 (d) 단계에서 본딩 와이어는 배선 패턴이 형성되지 않은 테이프 배선기판의 면보다는 아래에 형성되는 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.The method of claim 1, wherein the bonding wire is formed below the surface of the tape wiring board on which the wiring pattern is not formed.
KR1019990019182A 1999-05-27 1999-05-27 Method for manufacturing chip scale package KR20000074909A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990019182A KR20000074909A (en) 1999-05-27 1999-05-27 Method for manufacturing chip scale package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990019182A KR20000074909A (en) 1999-05-27 1999-05-27 Method for manufacturing chip scale package

Publications (1)

Publication Number Publication Date
KR20000074909A true KR20000074909A (en) 2000-12-15

Family

ID=19588050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990019182A KR20000074909A (en) 1999-05-27 1999-05-27 Method for manufacturing chip scale package

Country Status (1)

Country Link
KR (1) KR20000074909A (en)

Similar Documents

Publication Publication Date Title
US6194250B1 (en) Low-profile microelectronic package
KR100247463B1 (en) Method for manufacturing semiconductor integrated circuit device having elastomer
US5844315A (en) Low-profile microelectronic package
US7138724B2 (en) Thick solder mask for confining encapsulant material over selected locations of a substrate and assemblies including the solder mask
KR100472286B1 (en) Semiconductor chip package that adhesive tape is attached on the bonding wire
JP5227501B2 (en) Stack die package and method of manufacturing the same
US20050127491A1 (en) Stacked die semiconductor device
US20030111734A1 (en) Semiconductor device, its manufacturing method, and electronic apparatus
KR19980020726A (en) Chip scale ball grid array package and its manufacturing method
US20020031867A1 (en) Semiconductor device and process of production of same
KR20060101385A (en) A semiconductor device and a manufacturing method of the same
US6271057B1 (en) Method of making semiconductor chip package
US20060214308A1 (en) Flip-chip semiconductor package and method for fabricating the same
JP3478139B2 (en) Lead frame manufacturing method
US20060068332A1 (en) Method for fabricating carrier structure integrated with semiconductor element
KR100470144B1 (en) Semiconductor chip package with tape circuit board and chip size using it
KR100487135B1 (en) Ball Grid Array Package
JP2003023243A (en) Wiring board
JP3827978B2 (en) Manufacturing method of semiconductor device
KR20000074909A (en) Method for manufacturing chip scale package
KR100536886B1 (en) Chip scale package and method for manufacturing thereof
US20020052104A1 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
KR100357883B1 (en) Semiconductor device and its manufacturing method
JPH11260950A (en) Semiconductor device and manufacture thereof
JPH1084055A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid