KR20000074693A - Method for forming moistureproof layer in semiconductor device - Google Patents

Method for forming moistureproof layer in semiconductor device Download PDF

Info

Publication number
KR20000074693A
KR20000074693A KR1019990018806A KR19990018806A KR20000074693A KR 20000074693 A KR20000074693 A KR 20000074693A KR 1019990018806 A KR1019990018806 A KR 1019990018806A KR 19990018806 A KR19990018806 A KR 19990018806A KR 20000074693 A KR20000074693 A KR 20000074693A
Authority
KR
South Korea
Prior art keywords
film
moisture
less
oxide film
forming
Prior art date
Application number
KR1019990018806A
Other languages
Korean (ko)
Inventor
박상균
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990018806A priority Critical patent/KR20000074693A/en
Publication of KR20000074693A publication Critical patent/KR20000074693A/en

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B43/00—Arrangements for separating or purifying gases or liquids; Arrangements for vaporising the residuum of liquid refrigerant, e.g. by heat
    • F25B43/006—Accumulators
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B2400/00—General features or devices for refrigeration machines, plants or systems, combined heating and refrigeration systems or heat-pump systems, i.e. not limited to a particular subgroup of F25B
    • F25B2400/07—Details of compressors or related parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE: A method for manufacturing a prevention layer for water penetration in a semiconductor device is provided to guarantee an excellent gap filling characteristic in a gap between ultra-fine patterns, by forming a prevention layer for water penetration capable of adequately controlling water penetration with a thin thickness. CONSTITUTION: The first prevention layer for water penetration is formed on a substrate(30) having a predetermined lower layer. A heterogeneous interface(36) is formed by forming the second prevention layer for water penetration on the first prevention layer while the second prevention layer for water penetration has a quality different from that of the first prevention layer for water penetration.

Description

반도체 소자의 수분 침투 방지층 형성방법{Method for forming moistureproof layer in semiconductor device}Method for forming moisture proof layer in semiconductor device

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 층간절연막 및 보호막에 적용되는 수분 침투 방지층 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a method of forming a moisture permeation prevention layer applied to an interlayer insulating film and a protective film of a semiconductor device.

반도체 소자의 집적도가 점점 더 높아지고 소자를 이루는 패턴이 미세화 됨에 따라 외부 환경 또는 후속 층간절연막으로부터의 수분 침투를 효과적으로 억제하는 것이 소자의 신뢰성에 매우 중요한 역할을 하게 되었다.As the degree of integration of semiconductor devices becomes higher and the patterns of the devices become smaller, the effective suppression of moisture penetration from the external environment or subsequent interlayer insulating films plays an important role in the reliability of the devices.

따라서, 수분 침투 억제에 효과적인 질화막 또는 산화막 등을 미세 패턴 위에 증착하기 위해서는 패턴 사이가 매립되지 않도록 그 최대 두께가 패턴 간격의 1/2 이하의 두께로 얇게 형성하는 것이 필요하다.Therefore, in order to deposit a nitride film, an oxide film or the like which is effective for suppressing moisture penetration on a fine pattern, it is necessary to form the maximum thickness thinly so as to be less than 1/2 of the pattern interval so that the patterns are not buried.

그러나, 단일막으로 형성된 질화막 또는 산화막은 수분 투과 억제에 효과적이지 못하기 때문에 이와 같이 수분 침투 방지막을 얇게 증착하는 경우, 수분 침투 억제 효과가 저하되는 문제점이 있었다. 첨부된 도면 도 2는 100Å의 질화막과 1000Å의 산화막 단일층의 수분투과 방지 능력을 나타내는 PCT(Pressure Cooker Test) 결과로써 PCT 시간이 증가함에 따라 질화막과 산화막 모두에서 수분투과 방지 능력이 급격히 감소함을 확인할 수 있다.However, since a nitride film or an oxide film formed of a single film is not effective in suppressing water permeation, when a thin film of moisture permeation prevention film is thus deposited, there is a problem in that the water permeation inhibiting effect is lowered. Figure 2 is a PCT (Pressure Cooker Test) results showing the moisture permeability of the 100 nm nitride film and 1000 nm oxide single layer as the PCT time increases, the moisture permeability of both the nitride film and the oxide film is rapidly reduced You can check it.

만일, 수분 침투 방지막을 두껍게 증착할 경우, 첨부된 도면 도 1에 도시된 바와 같이 수분 침투 방지막(14)내에 의한 보이드(A)가 유발될 우려가 있으며, 비록 수분 침투 방지막(14) 내에 보이드(A)가 형성되지 않는다 하더라도 후속 층간절연막(도시되지 않음) 증착시에 고단차의 좁은 패턴 간극에서 보이드가 발생하게 되는 문제점이 있었다. 미설명 도면 부호 '10'은 실리콘 기판, '11'은 게이트 산화막, '12'는 게이트 전극, '13'은 소오스/드레인 접합을 각각 나타낸 것이다.If the moisture barrier film is thickly deposited, the void A may be caused by the moisture barrier film 14 as shown in FIG. 1. Even if A) is not formed, there is a problem that voids are generated in a narrow pattern gap of a high step upon subsequent interlayer insulating film (not shown) deposition. Reference numeral '10' represents a silicon substrate, '11' represents a gate oxide film, '12' represents a gate electrode, and '13' represents a source / drain junction.

본 발명은 얇은 두께로도 우수한 수분 침투 억제력을 가지는 반도체 소자의 수분 침투 방지층 형성방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a moisture permeation prevention layer of a semiconductor device having an excellent water permeation inhibiting ability even at a thin thickness.

도 1은 종래기술에 따라 형성된 수분 침투 방지막의 단면도.1 is a cross-sectional view of a moisture penetration prevention film formed according to the prior art.

도 2는 도 2는 종래기술에 따른 수분 침투 방지막의 수분투과 방지 능력을 나타내는 PCT(Pressure Cooker Test) 결과 그래프.Figure 2 is Figure 2 is a PCT (Pressure Cooker Test) results graph showing the water permeation prevention ability of the moisture barrier film according to the prior art.

도 3은 본 발명의 일 실시예에 따라 형성된 수분 침투 방지층의 단면도.3 is a cross-sectional view of the moisture penetration prevention layer formed in accordance with an embodiment of the present invention.

도 4는 본 발명에 따라 형성된 수분 침투 방지층의 PCT 결과 그래프.Figure 4 is a PCT result graph of the moisture barrier layer formed in accordance with the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

30 : 실리콘 기판 31 : 게이트 산화막30 silicon substrate 31 gate oxide film

32 : 게이트 전극 33 : 소오스/드레인 접합32: gate electrode 33: source / drain junction

34 : 질화막 35 : 산화막34 nitride film 35 oxide film

36 : 이질적인 계면36: heterogeneous interface

상기의 기술적 과제를 해결하기 위한 본 발명의 특징적인 반도체 소자의 수분 침투 방지층 형성방법은, 소정의 하부층이 형성된 기판 상에 제1 수분 침투 방지막을 형성하는 제1 단계와, 상기 제1 수분 침투 방지막 상에 상기 제1 수분 침투 방지막과 다른 막질을 가지는 제2 수분 침투 방지막을 형성하여 이질적인 계면을 생성하는 제2 단계를 포함하여 이루어진 것을 특징으로 한다.In order to solve the above technical problem, a method of forming a moisture barrier layer of a semiconductor device according to the present invention includes a first step of forming a first moisture barrier layer on a substrate having a predetermined lower layer, and the first moisture barrier layer And a second step of forming a heterogeneous interface by forming a second moisture penetration prevention film having a film quality different from that of the first moisture penetration prevention film.

본 발명은 미세 패턴 간극의 갭필링 특성을 확보하기 위해 두꺼운 수분 침투 방지막을 형성하지 못하는 문제점과 얇은 두께의 단일층의 수분투과 방지 효과 감소 문제를 해결하기 위하여, 미세 패턴 소자 상부 및 보호층과 층간절연막 사이에 서로 막질이 다른 2개의 막을 얇게 적층으로 형성하여 수분투과 억제에 효과적인 이질적인 계면을 생성함으로써 단일층으로 형성한 수분 침투 방지막보다 얇은 두께로도 수분 침투로부터 효과적으로 소자를 보호할 수 있도록 한다.The present invention, in order to solve the problem of not forming a thick moisture barrier layer to secure the gap filling characteristics of the micro-pattern gap and the problem of reducing the water permeation prevention effect of a single thin layer thickness, the upper portion of the fine pattern element and the protective layer and the interlayer Two films having different film quality between the insulating films are formed in a thin stack to create a heterogeneous interface effective for suppressing moisture permeation, thereby effectively protecting the device from water infiltration even at a thickness thinner than a water permeation prevention film formed as a single layer.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

첨부된 도면 도 3은 본 발명의 일 실시예에 따라 형성된 수분 침투 방지층의 단면을 도시한 것으로, 이하 이를 참조하여 설명한다.3 is a cross-sectional view of the moisture penetration prevention layer formed according to an embodiment of the present invention, which will be described with reference to the following.

본 실시예에 따른 공정은, 우선 도시된 바와 같이 실리콘 기판(30)상에 게이트 산화막(31) 및 게이트 전극(32)을 형성하고, 소오스/드레인 접합(33)을 형성한다.In the process according to the present embodiment, first, as shown, a gate oxide film 31 and a gate electrode 32 are formed on a silicon substrate 30, and a source / drain junction 33 is formed.

이어서, 전체구조 상부에 500Å 이하의 두께로 질화막(34)을 증착하고, 그 상부에 500Å 이하의 두께로 산화막(35)을 증착한다. 이때, 질화막(34)과 산화막(35) 사이에 이질적인 계면(36)이 생성되어 후속 공정시 수분 및 불순물이 하부층으로 침투하는 것을 효과적으로 억제할 수 있다.Subsequently, a nitride film 34 is deposited on the entire structure at a thickness of 500 GPa or less, and an oxide film 35 is deposited on the top thereof at a thickness of 500 GPa or less. In this case, a heterogeneous interface 36 may be generated between the nitride film 34 and the oxide film 35 to effectively prevent infiltration of moisture and impurities into the lower layer in a subsequent process.

이와 같이 본 실시예에서는 질화막(34)과 산화막(35)을 사용하여 수분 침투 방지층을 구성하였으나, 본 발명에서는 다음과 같은 다양한 물질층의 조합이 가능하다. 순서상 먼저 증착되는 물질층을 제1 수분 침투 방지막이라 칭하고, 이후 형성되는 물질층을 제2 수분 침투 방지막이라 칭한다.As described above, the moisture barrier layer is formed by using the nitride film 34 and the oxide film 35. However, in the present invention, a combination of various material layers may be possible. The material layer deposited first in order is called a first moisture penetration prevention film, and the material layer formed subsequently is called a second moisture penetration prevention film.

가) 제1 수분 침투 방지막을 500Å 이하의 질화막으로 형성하고, 제2 수분 침투 방지막을 500Å 이하의 질화산화막으로 형성하여 적층하거나, 그 순서를 바꾸어 형성하는 경우.A) When the 1st moisture penetration prevention film | membrane is formed from a nitride film of 500 kPa or less, and a 2nd moisture penetration prevention film is formed from a nitride oxide film of 500 kPa or less, laminated | stacked, or changed in the order.

나) 제1 수분 침투 방지막을 500Å 이하의 질화산화막으로 형성하고, 제2 수분 침투 방지막을 500Å 이하의 산화막으로 형성하여 적층하거나, 그 순서를 바꾸어 형성하는 경우.B) When the first moisture penetration prevention film is formed of an oxide film of 500 kPa or less, and the second moisture penetration prevention film is formed of an oxide film of 500 kPa or less, and laminated or in reverse order.

다) 제1수분 침투 방지막을 500Å 이하의 질화막으로 형성하고, 제2 수분 침투 방지막을 산소 분위기에서 플라즈마 처리를 실시하여 50Å 이하의 플라즈마 산화막으로 형성하는 경우.C) When the first moisture barrier film is formed of a nitride film of 500 kPa or less, and the second moisture barrier film is plasma treated in an oxygen atmosphere to form a plasma oxide film of 50 kPa or less.

라) 제1 수분 침투 방지막을 500Å 이하의 산화막으로 형성하고, 제2 수분 침투 방지막을 N2/NH3가스 분위기에서 플라즈마 처리를 실시하여 50Å 이하의 플라즈마 질화막으로 형성하는 경우.D) When the first moisture barrier is formed of an oxide film of 500 kPa or less, and the second moisture barrier is formed of a plasma nitride film of 50 kPa or less by performing a plasma treatment in an N 2 / NH 3 gas atmosphere.

마) 제1 수분 침투 방지막을 500Å 이하의 질화산화막으로 형성하고, 제2 수분 침투 방지막을 O2또는 N2/NH3가스 분위기에서 플라즈마 처리를 실시하여 50Å 이하의 플라즈마막으로 형성하는 경우.E) a first subjected to a plasma treatment the moisture permeation prevention film a second film formed of a moisture permeation nitride oxide film, and less than 500Å from the O 2 or N 2 / NH 3 gas atmosphere when forming the plasma membrane of 50Å or less.

바) 제1 수분 침투 방지막을 500Å 이하의 질화막으로 형성하고, 제2 수분 침투 방지막을 O2가스 분위기에서 급속 열처리(500∼1100℃, 10분 이하)하여 질화막 표면을 산화시켜 적층 구조로 형성하는 경우.F) The first moisture penetration barrier is formed of a nitride film of 500 kPa or less, and the second moisture barrier is rapidly heated (500 to 1100 ° C, 10 minutes or less) in an O 2 gas atmosphere to oxidize the nitride film surface to form a laminated structure. Occation.

사) 제1 수분 침투 방지막을 500Å 이하의 산화막으로 형성하고, 제2 수분 침투 방지막을 N2/NH3가스 분위기에서 급속 열처리(500∼1100℃, 10분 이하)하여 상기 산화막 표면을 질화시켜 적층 구조로 형성하는 경우.G) The first moisture barrier film is formed of an oxide film of 500 kPa or less, and the second moisture barrier film is rapidly heat treated (500 to 1100 ° C., 10 minutes or less) in an N 2 / NH 3 gas atmosphere to nitrate the surface of the oxide film. When forming into a structure.

아) 제1 수분 침투 방지막을 500Å 이하의 질화산화막으로 형성하고, 제2 수분 침투 방지막을 O2또는 N2/NH3가스 분위기에서 급속 열처리(500∼1100℃, 10분 이하)하여 질화산화막을 표면을 산화 또는 질화시켜 적층구조로 형성하는 경우.H) The first moisture penetration prevention film is formed of 500 nm or less of nitride oxide film, and the second moisture penetration prevention film is subjected to rapid heat treatment (500 to 1100 ° C. for 10 minutes or less) in an O 2 or N 2 / NH 3 gas atmosphere to form a nitride oxide film. When the surface is oxidized or nitrided to form a laminated structure.

첨부된 도면 도 4는 본 발명에 따라 형성된 수분 침투 방지층의 PCT 결과로서, 각각 100Å의 질화막과 100Å의 산화막을 적층한 경우, 100Å의 질화막과 200Å의 질화산화막을 적층한 경우, 100Å의 질화막에 산소 플라즈마 처리를 실시하여 수십 Å의 플라즈마 산화막층으로 적층한 경우의 수분투과 방지 능력을 나타내는 PCT 결과를 나타내고 있다. 도면을 참조하면, PCT 시간이 증가하여도 수분 침투 방지 능력이 거의 감소하지 않거나, 감소하는 정도가 기존에 비해 크게 완화됨을 확인할 수 있다.4 is a result of the PCT of the moisture permeation prevention layer formed in accordance with the present invention, in the case of stacking a 100-kV nitride film and a 100-kV oxide film, respectively, if a 100-kV nitride film and a 200-kV nitride film are laminated, The PCT result which shows the water permeation prevention capability at the time of carrying out a plasma process and laminating | stacking on the plasma oxide film layer of several tens of micrometers is shown. Referring to the drawings, it can be seen that even if the PCT time increases, the ability to prevent moisture penetration is hardly reduced, or the degree of decrease is greatly alleviated.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

예컨대, 전술한 실시예에서는 게이트 상부에 수분 침투 방지층을 형성하는 경우를 일례로 들어 설명하였으나, 본 발명은 금속 배선 간의 층간절연막 형성시 및 층간절연막과 보호막 사이에도 적용 가능하다.For example, in the above-described embodiment, a case in which a moisture permeation prevention layer is formed on the gate is described as an example. However, the present invention can be applied to the formation of an interlayer insulating film between metal wirings and between the interlayer insulating film and the protective film.

또한, 전술한 실시예에서는 서로 막질이 다른 2개의 물질층으로 하나의 이질적인 계면을 형성하였으나, 본 발명은 3개 이상의 물질층으로 둘 이상의 이질적인 계면을 형성하는 경우에도 물론 적용 가능하다.In addition, in the above-described embodiment, one heterogeneous interface is formed of two material layers having different film quality from each other, but the present invention can of course be applied to two or more heterogeneous interfaces formed of three or more material layers.

전술한 본 발명은 얇은 두께로도 충분한 수분투과 억제 능력을 가진 수분 침투 방지층을 형성함으로써 초미세 패턴 간극에서도 우수한 갭필링 특성을 확보할 수 있으며, 이로 인하여 후속 층간절연막 또는 보호막 공정을 용이하게 하는 효과가 있다.The present invention described above can secure excellent gap peeling characteristics even in ultrafine pattern gaps by forming a moisture penetration prevention layer having sufficient moisture permeation inhibiting ability even at a thin thickness, thereby facilitating subsequent interlayer insulating film or protective film processes. There is.

Claims (11)

소정의 하부층이 형성된 기판 상에 제1 수분 침투 방지막을 형성하는 제1 단계와,A first step of forming a first moisture penetration prevention film on a substrate on which a predetermined lower layer is formed, 상기 제1 수분 침투 방지막 상에 상기 제1 수분 침투 방지막과 다른 막질을 가지는 제2 수분 침투 방지막을 형성하여 이질적인 계면을 생성하는 제2 단계A second step of forming a heterogeneous interface by forming a second moisture penetration prevention film having a different film quality from the first moisture penetration prevention film on the first moisture penetration prevention film; 를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 수분 침투 방지층 형성방법.Method for forming a moisture penetration prevention layer of a semiconductor device, characterized in that consisting of. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 수분 침투 방지막이,The first and second moisture penetration prevention film, 500Å 이하의 질화막과 500Å 이하의 산화막으로 이루어진 것을 특징으로 하는 반도체 소자의 수분 침투 방지층 형성방법.A method for forming a moisture barrier layer of a semiconductor device, comprising a nitride film of 500 kV or less and an oxide film of 500 kV or less. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 수분 침투 방지막이,The first and second moisture penetration prevention film, 500Å 이하의 질화막과 500Å 이하의 질화산화막으로 이루어진 것을 특징으로 하는 반도체 소자의 수분 침투 방지층 형성방법.A method of forming a water permeation prevention layer of a semiconductor device, comprising a nitride film of 500 kPa or less and a nitride oxide film of 500 kPa or less. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 수분 침투 방지막이,The first and second moisture penetration prevention film, 500Å 이하의 질화산화막과 500Å 이하의 산화막으로 이루어진 것을 특징으로 하는 반도체 소자의 수분 침투 방지층 형성방법.A method for forming a moisture barrier layer of a semiconductor device, comprising a nitride oxide film of 500 kV or less and an oxide film of 500 kV or less. 제1항에 있어서,The method of claim 1, 상기 제1 수분 침투 방지막이 500Å 이하의 질화막이며, 상기 제2 수분 침투 방지막이 상기 질화막의 산소 플라즈마 처리를 통해 상기 질화막 상에 형성된 50Å 이하의 플라즈마 산화막인 것을 특징으로 하는 반도체 소자의 수분 침투 방지층 형성방법.Wherein the first moisture permeation prevention film is a 500 nm or less nitride film and the second moisture permeation prevention film is a 50 mW or less plasma oxide film formed on the nitride film by oxygen plasma treatment of the nitride film. Way. 제1항에 있어서,The method of claim 1, 상기 제1 수분 침투 방지막이 500Å 이하의 산화막이며, 상기 제2 수분 침투 방지막이 N2/NH3플라즈마 처리를 통해 상기 산화막 상에 형성된 50Å 이하의 플라즈마 질화막인 것을 특징으로 하는 반도체 소자의 수분 침투 방지층 형성방법.Wherein the first moisture penetration prevention film is an oxide film of 500 kV or less, and the second moisture penetration prevention film is a 50 kPa or less plasma nitride film formed on the oxide film through N 2 / NH 3 plasma treatment. Formation method. 제1항에 있어서,The method of claim 1, 상기 제1 수분 침투 방지막이 500Å 이하의 질화산화막이며, 상기 제2 수분 침투 방지막이 O2또는 N2/NH3플라즈마 처리를 통해 상기 질화산화막 상에 형성된 50Å 이하의 플라즈마막인 것을 특징으로 하는 반도체 소자의 수분 침투 방지층 형성방법.Wherein the first moisture penetration barrier is a 500 nm or less nitride oxide film, and the second moisture barrier is a 50 nm or less plasma film formed on the nitride oxide film through O 2 or N 2 / NH 3 plasma treatment. Method for forming a moisture barrier layer of the device. 제1항에 있어서.The method of claim 1. 상기 제1 수분 침투 방지막이 500Å 이하의 질화막이며, 상기 제2 수분 침투 방지막이 O2분위기에서의 급속 열처리를 통해 상기 질화막 표면에 형성된 질화산화막인 것을 특징으로 하는 반도체 소자의 수분 침투 방지층 형성방법.The method of claim 1, wherein the first moisture barrier layer is 500 nm or less in thickness and the second moisture barrier layer is a nitride oxide layer formed on the surface of the nitride layer through rapid heat treatment in an O 2 atmosphere. 제 1항에 있어서,The method of claim 1, 상기 제1 수분 침투 방지막이 500Å 이하의 산화막이며, 상기 제2 수분 침투 방지막이 N2/NH3분위기에서의 급속 열처리를 통해 상기 산화막 표면에 형성된 질화산화막인 것을 특징으로 하는 반도체 소자의 수분 침투 방지층 형성방법.Wherein the first moisture penetration prevention film is an oxide film of 500 kPa or less, and the second moisture penetration prevention film is a nitride oxide film formed on the surface of the oxide film through rapid heat treatment in an N 2 / NH 3 atmosphere. Formation method. 제1항에 있어서,The method of claim 1, 상기 제1 수분 침투 방지막이 500Å 이하의 질화산화막이며, 상기 제2 수분 침투 방지막이 O2또는 N2/NH3분위기에서의 급속 열처리를 통해 상기 질화산화막 표면을 산화 또는 질화시킨 물질막인 것을 특징으로 하는 반도체 소자의 수분 침투 방지층 형성방법.The first moisture barrier layer is 500 Å or less nitride oxide film, the second moisture barrier layer is a material film oxidized or nitrided the surface of the nitride oxide film through rapid heat treatment in O 2 or N 2 / NH 3 atmosphere A method for forming a moisture permeation prevention layer of a semiconductor device. 제8항 내지 제10항 중 어느 한 항에 있어서,The method according to any one of claims 8 to 10, 상기 급속 열처리가,The rapid heat treatment, 500∼1100℃의 온도에서 10분 이하의 시간 동안 실시되는 것을 특징으로 하는 반도체 소자의 수분 침투 방지층 형성방법.A method for forming a moisture barrier layer of a semiconductor device, characterized in that carried out for a time of 10 minutes or less at a temperature of 500 ~ 1100 ℃.
KR1019990018806A 1999-05-25 1999-05-25 Method for forming moistureproof layer in semiconductor device KR20000074693A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990018806A KR20000074693A (en) 1999-05-25 1999-05-25 Method for forming moistureproof layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990018806A KR20000074693A (en) 1999-05-25 1999-05-25 Method for forming moistureproof layer in semiconductor device

Publications (1)

Publication Number Publication Date
KR20000074693A true KR20000074693A (en) 2000-12-15

Family

ID=19587550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990018806A KR20000074693A (en) 1999-05-25 1999-05-25 Method for forming moistureproof layer in semiconductor device

Country Status (1)

Country Link
KR (1) KR20000074693A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057635A (en) * 1983-09-08 1985-04-03 Nec Corp Semiconductor device
JPH03171732A (en) * 1989-11-30 1991-07-25 Seiko Epson Corp Semiconductor device
JPH03268430A (en) * 1990-03-19 1991-11-29 Kawasaki Steel Corp Passivation film structure of semiconductor device
JPH056886A (en) * 1991-06-27 1993-01-14 Kawasaki Steel Corp Forming method for passivation film of semiconductor device
KR19980052406A (en) * 1996-12-24 1998-09-25 김영환 Method of forming protective film of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057635A (en) * 1983-09-08 1985-04-03 Nec Corp Semiconductor device
JPH03171732A (en) * 1989-11-30 1991-07-25 Seiko Epson Corp Semiconductor device
JPH03268430A (en) * 1990-03-19 1991-11-29 Kawasaki Steel Corp Passivation film structure of semiconductor device
JPH056886A (en) * 1991-06-27 1993-01-14 Kawasaki Steel Corp Forming method for passivation film of semiconductor device
KR19980052406A (en) * 1996-12-24 1998-09-25 김영환 Method of forming protective film of semiconductor device

Similar Documents

Publication Publication Date Title
KR20030055135A (en) Semiconductor device and method for manufacturing the same
KR20000041424A (en) Method for forming capacitor of ferroelectric random access memory device
KR100761361B1 (en) Semiconductor device and method for manufacturing the same
KR100732773B1 (en) Methods for fabricating semiconductor device with preventing layer lifting between insulating layers
JPH05144811A (en) Thin film semiconductor device and manufacture thereof
KR100361209B1 (en) Method of forming a copper wiring in a semiconductor device
JP3157734B2 (en) Ferroelectric memory device and method of manufacturing the same
KR970063569A (en) Manufacturing Method of Semiconductor Device
KR100300868B1 (en) Method for forming ferroelectric capacitor by using diffusion barrier containing nitrogen
KR20000074693A (en) Method for forming moistureproof layer in semiconductor device
KR100942960B1 (en) Semiconductor device with leaning free and method for fabricating the same
KR20030043446A (en) Semiconductor and Manufacturing Method For The Same
KR100220936B1 (en) Process for forming metal interconnector of semicondctor device
JP3102214B2 (en) Method for manufacturing semiconductor device
JPS61279132A (en) Semiconductor device
KR100208444B1 (en) Process for forming metal interconnection in semiconductor device
JPH04196122A (en) Manufacture of semiconductor device
KR100541153B1 (en) Method of forming metal line in semiconductor device
KR100695487B1 (en) Semiconductor device and method for fabricating using the same
KR100583098B1 (en) Method for forming gate in semiconductor device
KR100547244B1 (en) Method for forming metal bit-line in memory device
KR100414306B1 (en) Metal contact method of semiconductor device
KR100440264B1 (en) Method for fabricating semiconductor device to prevent lower metal interconnection from being physically etched when interlayer dielectric is deposited by high density plasma method
KR960011816B1 (en) Method of making a capacitor in semiconductor device
JPH05129223A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application