KR20000074364A - semiconductor memory device and deposition method thereof - Google Patents
semiconductor memory device and deposition method thereof Download PDFInfo
- Publication number
- KR20000074364A KR20000074364A KR1019990018264A KR19990018264A KR20000074364A KR 20000074364 A KR20000074364 A KR 20000074364A KR 1019990018264 A KR1019990018264 A KR 1019990018264A KR 19990018264 A KR19990018264 A KR 19990018264A KR 20000074364 A KR20000074364 A KR 20000074364A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- yttrium
- ymno
- strontium
- srbi
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000000151 deposition Methods 0.000 title description 24
- BTVJMZJWDVRDMT-UHFFFAOYSA-N dioxido(dioxo)manganese yttrium(3+) Chemical compound [Y+3].[Y+3].[O-][Mn]([O-])(=O)=O.[O-][Mn]([O-])(=O)=O.[O-][Mn]([O-])(=O)=O BTVJMZJWDVRDMT-UHFFFAOYSA-N 0.000 claims abstract description 45
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 16
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 11
- 229910009580 YMnO Inorganic materials 0.000 claims description 48
- 229910052712 strontium Inorganic materials 0.000 claims description 36
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 230000008021 deposition Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 20
- 239000011572 manganese Substances 0.000 claims description 11
- 229910052727 yttrium Inorganic materials 0.000 claims description 11
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 11
- OQYNKAIYQJLEJA-UHFFFAOYSA-N 2,2,6,6-tetramethylheptane-3,5-dione;yttrium Chemical compound [Y].CC(C)(C)C(=O)CC(=O)C(C)(C)C.CC(C)(C)C(=O)CC(=O)C(C)(C)C.CC(C)(C)C(=O)CC(=O)C(C)(C)C OQYNKAIYQJLEJA-UHFFFAOYSA-N 0.000 claims description 8
- ANHQLUBMNSSPBV-UHFFFAOYSA-N 4h-pyrido[3,2-b][1,4]oxazin-3-one Chemical group C1=CN=C2NC(=O)COC2=C1 ANHQLUBMNSSPBV-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229920001296 polysiloxane Polymers 0.000 claims 1
- 238000000197 pyrolysis Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 230000005669 field effect Effects 0.000 abstract description 7
- 230000008569 process Effects 0.000 abstract description 4
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 abstract description 3
- 229910009567 YMnO3 Inorganic materials 0.000 abstract 1
- 230000000903 blocking effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 62
- 238000010438 heat treatment Methods 0.000 description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- -1 methylcyclopentadienyl Chemical group 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 125000002524 organometallic group Chemical group 0.000 description 3
- 230000003405 preventing effect Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000005587 bubbling Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical group 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 2
- IAYLRLKRHZVTOP-LWTKGLMZSA-N (z)-5-hydroxy-2,2,6,6-tetramethylhept-4-en-3-one;yttrium Chemical compound [Y].CC(C)(C)C(\O)=C\C(=O)C(C)(C)C.CC(C)(C)C(\O)=C\C(=O)C(C)(C)C.CC(C)(C)C(\O)=C\C(=O)C(C)(C)C IAYLRLKRHZVTOP-LWTKGLMZSA-N 0.000 description 1
- KDZSOJJFEINEDS-UHFFFAOYSA-N C[Mn]C1C=CC=C1 Chemical compound C[Mn]C1C=CC=C1 KDZSOJJFEINEDS-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- JFRVLQYASKQCQL-UHFFFAOYSA-N [Sr].[Mn].[Y] Chemical compound [Sr].[Mn].[Y] JFRVLQYASKQCQL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체 기억소자구조 및 제조방법에 관한 것이다.The present invention relates to a semiconductor memory device structure and a manufacturing method.
종래 반도체의 전계효과 트랜지스터상층에 직접 적층되는 기억소자구조는 도1에 도시한 바와 같이 실리콘 모재(1)에 전계효과 트랜지스터를 제조하고 그 위에 강유전체(3)를 증착시킨후 메탈층(5)을 상부 전극으로 하여 이루어진다. 하지만 이러한 구조에서는 실리콘 모재(1)와 강유전체(3)와의 반응, 실리콘산화물의 형성 등의 문제점들이 발생하여 계면이 안정되지 못하다. 이러한 문제점의 해결방법으로 새로운 구조가 제시되어 있다. 즉, 도 2에 도시한 바와 같이, 모재(1)와 강유전체(3)사이에 얇은 절연층(7)을 삽입/적층하는 것이다.As shown in FIG. 1, a memory device structure directly stacked on a field effect transistor upper layer of a semiconductor is manufactured by fabricating a field effect transistor on a silicon base material 1, depositing a ferroelectric 3 thereon, and then forming a metal layer 5 thereon. The upper electrode is used. However, in such a structure, problems such as the reaction between the silicon base material 1 and the ferroelectric 3, the formation of silicon oxide, and the like are not stable. A new structure is proposed to solve this problem. That is, as shown in FIG. 2, a thin insulating layer 7 is inserted / laminated between the base material 1 and the ferroelectric 3.
이와 같이 절연층을 적층되는 구조로서, Matsushita에서 발표(Integrated Ferroelectrics, vol. 22, 1998, p.143)한 SBT/ZrO2/Si 구조, Yale 대학에서 발표(Integrated Ferroelectrics, vol. 22, 1998, p.213)한 SBT/Si3N4/Si구조, Waseda대학에서 발표(Jpn. J. Appl. Phys., vol.36, 1997, p.5908)한 SBT/CeO2/Si구조, 그리고 KIST에서 발표(Jpn. J. Appl. Phys., vol.37, 1998, p.1107)한 SBT/Y2O3/Si구조등이 제시되고 있다.As a structure in which the insulating layer is laminated as described above, an SBT / ZrO 2 / Si structure released by Matsushita (Integrated Ferroelectrics, vol. 22, 1998, p. 143) and presented by Yale University (Integrated Ferroelectrics, vol. 22, 1998, SBT / Si 3 N 4 / Si structure, SBT / CeO 2 / Si structure presented by Waseda University (Jpn. J. Appl. Phys., vol. 36, 1997, p.5908), and KIST SBT / Y 2 O 3 / Si structures, published in Jpn. J. Appl. Phys., Vol. 37, 1998, p. 1107, have been proposed.
이와 같은 적층구조에서, 층간 절연물질의 적층방법은 스퍼터링(Sputtering)법, 전자빔 증발법(Electron-beam evaporation)에 의한 물리적인 증착법이 사용되고 있다.In such a laminated structure, the deposition method of the interlayer insulating material is a physical vapor deposition method using a sputtering method and an electron-beam evaporation method.
그런데, 이와 같은 절연층(7)을 적층하는 스퍼터링(Sputtering)법, 전자빔 증발법(Electron-beam evaporation)법등은 대면적 증착이 어렵고 스텝커버리지(Step-coverage)가 나쁘며, 또한 기억소자에서 트랜지스터와의 연결하는 물질이 높은 에너지를 가지므로 고온에서 원소들끼리의 상호확산이 증대되어 나쁜 영향을 준다는 문제점이 있었다. 또한 이러한 절연층(7)은 실리콘 모재(1)와 강유전체(3)사이에서 실리콘과 반응하지 않아야 하고, 우수한 계면특성과 높은 유전상수를 갖고 있어야 하며, 또한 우수한 확산 방지 특성을 갖는 층이어야 한다. 뿐만아니라 고온의 공정을 거치는 동안 안정된 상태를 유지하여 그 상층에 증착되는 강유전체(3)의 특성을 유지할수 있어야 한다.However, the sputtering method and the electron-beam evaporation method in which the insulating layer 7 is stacked are difficult to deposit a large area, have poor step coverage, and also in the memory device with the transistors. Because of the high energy of the linking material, there is a problem that the interdiffusion between elements is increased at high temperatures, which has a bad effect. In addition, the insulating layer 7 should not react with silicon between the silicon base material 1 and the ferroelectric 3, should have excellent interfacial properties and high dielectric constant, and be a layer having good diffusion preventing properties. In addition, it should be possible to maintain the stable state during the high temperature process to maintain the characteristics of the ferroelectric (3) deposited on the upper layer.
따라서 종래 SBT/ZrO2/Si 구조, SBT/Si3N4/Si 구조, SBT/CeO2/Si 구조, SBT/Y2O3/Si구조등은 이론적으로 제시되어 있을 뿐 적층방법이나 절연층의 부적합등의 문제점으로 인하여 실제로 활용되지 못하고 있었다.Therefore, conventional SBT / ZrO 2 / Si structures, SBT / Si 3 N 4 / Si structures, SBT / CeO 2 / Si structures, SBT / Y 2 O 3 / Si structures, etc. are proposed theoretically, but the lamination method and insulating layer Due to problems such as non-compliance, it was not actually used.
본 발명은 상기의 문제점을 해결하기위해 이루어진 것으로 본 발명의 목적은 고온의 공정후에도 안정된 계면특성을 유지하고, 우수한 확산방지특성을 갖는 반도체 기억소자구조 및 그 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor memory device structure having a stable interfacial characteristic even after a high temperature process and having excellent diffusion preventing characteristics and a method of manufacturing the same.
도 1 및 도 2는 종래 전계효과 트랜지스터 기억소자의 구성도,1 and 2 are schematic diagrams of a conventional field effect transistor memory device;
도 3는 본 발명이 적용된 전계효과 트랜지스터 기억소자의 구성도,3 is a configuration diagram of a field effect transistor memory device to which the present invention is applied;
도 4은 본 발명의 이트륨망간네이트(YMnO3)층의 적층을 위한 유기금속 화학증착(MOCVD)장치의 개략도,4 is a schematic diagram of an organometallic chemical vapor deposition (MOCVD) apparatus for laminating a yttrium manganate (YMnO 3 ) layer of the present invention;
도 5는 본 발명에 따라 증착된 이트륨망간네이트(YMnO3)층의 열처리 온도에 따른 X-ray 회절 패턴,5 is an X-ray diffraction pattern according to a heat treatment temperature of a yttrium manganate (YMnO 3 ) layer deposited according to the present invention,
도 6은 본 발명에 따라 증착된 이트륨망간네이트(YMnO3)시편과, 그 상층에 스트론튬비스무스탄탈레이트(SrBi2Ta2O9)를 증착시킨 시편의 고온 열처리 후 투과전자현미경(TEM) 단면사진,6 is a cross-sectional photograph of a YMnO 3 specimen deposited according to the present invention, and a transmission electron microscope (TEM) cross section after high-temperature heat treatment of a specimen in which strontium bismuthstantalate (SrBi 2 Ta 2 O 9 ) is deposited on the upper layer; ,
도 7은 본 발명에 따라 증착된 이트륨망간네이트(YMnO3)시편의 열처리 온도에 따른 주사 탐침현미경 표면사진,7 is a scanning probe microscope surface photograph according to the heat treatment temperature of yttrium manganate (YMnO 3 ) specimen deposited according to the present invention,
도 8은 본 발명에 의한 백금(Pt)/스트론튬비스무스탄탈레이트(SrBi2Ta2O9)/이트륨망간네이트(YMnO3)/실리콘(Si) (MFIS)구조의 캐퍼시턴스-전압(C-V)특성을 나타내는 도표,8 is a capacitance-voltage (CV) of platinum (Pt) / strontium bismustantalate (SrBi 2 Ta 2 O 9 ) / yttrium manganate (YMnO 3 ) / silicon (Si) (MFIS) structure according to the present invention Graphic characterizing,
도 9은 본 발명에 의한 백금(Pt)/스트론튬비스무스탄탈레이트(SrBi2Ta2O9)/이트륨망간네이트(YMnO3)/실리콘(Si) (MFIS)구조의 누설전류밀도를 나타내는 도표,9 is a graph showing the leakage current density of the platinum (Pt) / strontium bismustantalate (SrBi 2 Ta 2 O 9 ) / yttrium manganate (YMnO 3 ) / silicon (Si) (MFIS) structure according to the present invention,
도 10은 본 발명에 의한 스트론튬비스무스탄탈레이트(SrBi2Ta2O9)/이트륨망간네이트(YMnO3)/실리콘(Si)구조의 이차이온질량분석기(SIMS)에 의한 깊이조성분석 도표10 is a depth composition analysis chart by a secondary ion mass spectrometer (SIMS) of strontium bismustantalate (SrBi 2 Ta 2 O 9 ) / yttrium manganate (YMnO 3 ) / silicon (Si) according to the present invention
〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
11 : 실리콘 기재 13 : 채널11 silicon substrate 13 channel
19 : 이트륨망간네이트(YMnO3)층19: yttrium manganate (YMnO 3 ) layer
21 : 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층21: strontium bismuth stantalate (SrBi 2 Ta 2 O 9 ) layer
23 : 백금층23: platinum layer
본 발명에 의한 반도체 기억소자구조는 실리콘 계열의 기재와, 상기 기재의 상측에 증착/형성된 이트륨망간네이트(YMnO3)층과, 상기 이트륨망간네이트(YMnO3)층의 상측에 증착/형성된 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 포함하는 것을 특징으로 한다.The semiconductor memory device structure according to the present invention has a silicon-based substrate, a yttrium manganate (YMnO 3 ) layer deposited / formed on the substrate, and a strontium ratio deposited / formed on the yttrium manganate (YMnO 3 ) layer. It characterized in that it comprises a smstantalate (SrBi 2 Ta 2 O 9 ) layer.
상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층위에는 백금(Pt)층이 증착/형성되어 있다.A platinum (Pt) layer is deposited / formed on the strontium bismustantalate (SrBi 2 Ta 2 O 9 ) layer.
상기 이트륨망간네이트(YMnO3)층은 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))과 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)이 각각 열분해하여 증착/형성되어 이루어지는 것이 바람직하다.The yttrium manganate (YMnO 3 ) layer is tritetramethylheptanedionatonate yttrium (Tris (2,2,6,6-tetramethyl-3,5-heptanedionato) Yttrium (III)) and methylcyclopentadienyl manganese It is preferable that tricarbonyl ((CH 3 C 5 H 4 ) Mn (CO) 3 ) be thermally decomposed and deposited / formed, respectively.
본 발명에 의한 반도체 비휘발성 강유전체 기억소자구조의 제조방법은 실리콘 계열의 기재의 상측에 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))과 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)을 각각 열분해하여 이트륨망간네이트(YMnO3)층을 형성한 다음, 상기 이트륨망간네이트(YMnO3)층의 상측에 스트론튬비스므스탄탈레이트산화물(SrBi2Ta2O9)을 적층하는 것을 특징으로 한다.In the method of manufacturing a semiconductor nonvolatile ferroelectric memory device structure according to the present invention, tritetramethylheptanedionatonate yttrium (Tris (2,2,6,6-tetramethyl-3,5-heptanedionato) Yttrium is formed on a silicon-based substrate). (III)) and methylcyclopentadienyl manganese tricarbonyl ((CH 3 C 5 H 4 ) Mn (CO) 3 ) were respectively pyrolyzed to form a yttrium manganate (YMnO 3 ) layer, and then the yttrium manganese Strontium bismuthstantalate oxide (SrBi 2 Ta 2 O 9 ) is laminated on top of the ate (YMnO 3 ) layer.
상기 이트륨망간네이트(YMnO3)층과 상기 스트론튬비스므스탄탈레이트 (SrBi2Ta2O9)층은 산소분위기에서 적층하는 것이 바람직하다.The yttrium manganate (YMnO 3 ) layer and the strontium bismustantalate (SrBi 2 Ta 2 O 9 ) layer are preferably laminated in an oxygen atmosphere.
상기 이트륨망간네이트(YMnO3)층을 형성할때의 증착온도는 400℃∼500℃으로 하고 상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 형성할때의 증착온도는 550℃∼650℃으로 하는 것이 바람직하다.The deposition temperature when the yttrium manganate (YMnO 3 ) layer is formed is 400 ° C. to 500 ° C. and the deposition temperature when the strontium bismuthstantalate (SrBi 2 Ta 2 O 9 ) layer is formed is 550 ° C. to It is preferable to set it as 650 degreeC.
상기 이트륨망간네이트(YMnO3)층을 형성할때의 증착속도(단위 시간당 증착두께)는 10∼20Å/min으로 하고 상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 형성할때의 증착속도는 200∼300Å/min으로 하는 것이 바람직하다.When the yttrium manganate (YMnO 3 ) layer is formed, the deposition rate (deposition thickness per unit time) is 10 to 20 mW / min, and the strontium bismuthstantalate (SrBi 2 Ta 2 O 9 ) layer is formed. The deposition rate is preferably set to 200 to 300 mW / min.
상기 이트륨망간네이트(YMnO3)층을 형성할때의 증착압력은 1 Torr∼3 Torr으로 하고 상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 형성할때의 증착압력은 0.1 Torr∼0.5 Torr으로 하는 것이 바람직하다.The deposition pressure for forming the yttrium manganate (YMnO 3 ) layer is 1 Torr to 3 Torr and the deposition pressure for forming the strontium bismuthstantalate (SrBi 2 Ta 2 O 9 ) layer is 0.1 Torr to It is preferable to set it as 0.5 Torr.
상기 이트륨망간네이트(YMnO3)층을 형성할때의 산소유량(Oxygen flow rate)은 100 sccm∼500 sccm(standard cc/min)으로 하고 상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 형성할때의 산소유량은 50sccm∼200sccm으로 하는 것이 바람직하다.Oxygen flow rate when forming the yttrium manganate (YMnO 3 ) layer is 100 sccm to 500 sccm (standard cc / min) and the strontium bismustantalate (SrBi 2 Ta 2 O 9 ) layer When forming the oxygen flow rate is preferably set to 50sccm ~ 200sccm.
상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 형성할때의 레이져 에너지밀도(energy density of laser)는 1.0 J/cm2∼ 2.5 J/cm2으로 하는 것이 바람직하다.When forming the strontium bismustantalate (SrBi 2 Ta 2 O 9 ) layer, the laser energy density of the laser is preferably 1.0 J / cm 2 to 2.5 J / cm 2 .
상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층을 형성할때의 레이져 반복속도(repetition rate)는 1 Hz ∼ 10 Hz으로 하는 것이 바람직하다.Strontium bismustantalate (SrBi2Ta2O9Laser repetition rate when forming a layer is 1 Hz It is preferable to set it as -10 Hz.
이하 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.Hereinafter, a preferred embodiment of the present invention will be described in detail.
도 3는 본 발명이 적용된 전계효과 트랜지스터 기억소자의 구성도이다. 도시한 바와 같이 P형 실리콘 기재(11)에는 채널(13)을 사이에 두고, n+형 소스층(15)과 n+형 드레인층(17)이 형성되어 있다. 상기 채널(13)의 상측에는 절연층으로서 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))과 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)이 각각 열분해에 의해 증착하여 이루어 지는 이트륨망간네이트(YMnO3)층(19)이 형성되어 있고, 상기 이트륨망간네이트(YMnO3)층(19)의 상측에는 스트론튬비스므스탄탈레이트산화물 (SrBi2Ta2O9)로 적층된 스트론튬비스므스탄탈레이트 (SrBi2Ta2O9)층(21)이 형성되어 있다. 상기 스트론튬비스므스탄탈레이트 (SrBi2Ta2O9)층(21)위에는 백금층(23)이 게이트 전극으로써 적층되어 있다.3 is a block diagram of a field effect transistor memory device to which the present invention is applied. As illustrated, the n + type source layer 15 and the n + type drain layer 17 are formed in the P-type silicon substrate 11 with the channel 13 interposed therebetween. Above the channel 13, tritetramethylheptanedionato yttrium (Tris (2,2,6,6-tetramethyl-3,5-heptanedionato) Yttrium (III)) and methylcyclopentadienyl as an insulating layer A yttrium manganate (YMnO 3 ) layer 19 formed by depositing manganese tricarbonyl ((CH 3 C 5 H 4 ) Mn (CO) 3 ) by thermal decomposition is formed, and the yttrium manganate (YMnO) is formed. 3 ) On the upper side of the layer 19, a strontium bismuthstantalate (SrBi 2 Ta 2 O 9 ) layer 21 laminated with strontium bismuthstantalate oxide (SrBi 2 Ta 2 O 9 ) is formed. On the strontium bismuthstantalate (SrBi 2 Ta 2 O 9 ) layer 21, a platinum layer 23 is stacked as a gate electrode.
상기 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층(21)위에는 상기 백금층을 대신하여 메탈층이 게이트 전극으로서 적층되어 있을 수도 있다.On the strontium bismustantalate (SrBi 2 Ta 2 O 9 ) layer 21, a metal layer may be stacked as a gate electrode instead of the platinum layer.
본 구조에서 적용된 이트륨망간네이트(YMnO3)층(19)은 절연층으로서 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)층(21)과 실리콘 기재(11)의 상호 확산을 방지하여 주며 각층의 원소들의 반응을 막아줌으로서 안정된 계면특성을 유지하게 된다.The yttrium manganate (YMnO 3 ) layer 19 applied in this structure prevents the interdiffusion of the strontium bismustantalate (SrBi 2 Ta 2 O 9 ) layer 21 and the silicon substrate 11 as an insulating layer. By preventing the reaction of the elements of the to maintain a stable interfacial properties.
이와 같이 구성된 본 발명의 실시예에 의한 반도체 기억소자구조는 다음과 같은 방법으로 제조된다.The semiconductor memory device structure according to the embodiment of the present invention configured as described above is manufactured by the following method.
먼저 실리콘 기재(11)의 채널(13)상측에 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))과 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)을 각각 열분해한후 화학반응기안에서 산소와 함께 반응시켜 증착하여 이트륨망간네이트(YMnO3)층(19)을 형성한다. 이때 증착온도는 450℃로 하고 증착속도는 15Å/min.으로 하며 증착압력은 2 Torr으로 하고, 산소 가스의 유량은 200sccm으로 하여 증착한다.First, tritetramethyl heptanedionate yttrium (Tris (2,2,6,6-tetramethyl-3,5-heptanedionato) Yttrium (III)) and methylcyclopenta on the channel 13 of the silicon substrate 11 The dienyl manganese tricarbonyl ((CH 3 C 5 H 4 ) Mn (CO) 3 ) is pyrolyzed, respectively, and reacted with oxygen in a chemical reactor to deposit it to form a yttrium manganate (YMnO 3 ) layer 19. . At this time, the deposition temperature is 450 ℃, the deposition rate is 15 Å / min., The deposition pressure is 2 Torr, the flow rate of oxygen gas is deposited at 200 sccm.
상기 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))은 165℃로 유지된 버블링(bubbling)용기에서 버블링되어 반응기내로 운반된다. 이때 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))의 운반기체인 아르곤(Ar)가스의 유량은 100sccm으로 한다. 그리고, 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)은 20℃로 유지된 버블링(bubbling)용기에서 버블링되어 반응기내로 운반된다. 이때 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)의 운반기체인 아르곤(Ar)가스의 유량은 20sccm으로 한다. 운반된 상기 트리 테트라메틸 헵타네디오나토 이트륨(Tris(2,2,6,6-tetramethyl-3, 5-heptanedionato)Yttrium(Ⅲ))과 메틸사이크로 펜타디에닐 망간 트리카보닐((CH3C5H4)Mn(CO)3)은 반응기내에서 산소 가스와 반응하여 기재의 상측에 이트륨망간네이트(YMnO3)층을 형성한다.The tri tetramethyl heptanedionato yttrium (Tris (2,2,6,6-tetramethyl-3,5-heptanedionato) Yttrium (III)) was bubbled in a bubbling vessel maintained at 165 ° C to react. It is carried on board. At this time, the flow rate of argon (Ar) gas, which is a carrier gas of tritetramethyl heptaneionato yttrium (Tris (2,2,6,6-tetramethyl-3,5-heptanedionato) Yttrium (III)), is 100 sccm. Methylcyclopentadienyl manganese tricarbonyl ((CH 3 C 5 H 4 ) Mn (CO) 3 ) is bubbled in a bubbling vessel maintained at 20 ° C. and conveyed into the reactor. At this time, the flow rate of argon (Ar) gas, which is a carrier gas of methylcyclopentadienyl manganese tricarbonyl ((CH 3 C 5 H 4 ) Mn (CO) 3 ), is set to 20 sccm. The tritetramethylheptanedionato yttrium (Tris (2,2,6,6-tetramethyl-3,5-heptanedionato) Yttrium (III)) and methylcyclopentadienyl manganese tricarbonyl ((CH 3) C 5 H 4 ) Mn (CO) 3 ) reacts with oxygen gas in the reactor to form a yttrium manganate (YMnO 3 ) layer on top of the substrate.
다음에, 상기 이트륨망간네이트(YMnO3)층(19)의 상측에는 공지의 레이저 에블레이션 증착법(Laser ablatiom deposition)에 의해 스트론튬비스므스탄탈레이트산화물(SrBi2Ta2O9) 타켓을 이용하여 산소분위기에서 스트론튬비스므스탄탈레이트 (SrBi2Ta2O9)층(21)을 형성한다. 이때, 증착온도는 600℃으로 하고, 증착속도(단위 시간당 증착두께)는 150Å/min으로 하며, 증착압력은 0.3 Torr으로 하며, 산소유량은 70sccm으로 하고, 레이져 에너지밀도(energy density of laser)는 2 J/cm2으로 하며, 레이져 반복속도(repetition rate)는 5 Hz으로 한다.Next, on the upper side of the yttrium manganate (YMnO 3 ) layer 19, oxygen is produced using a strontium bismuthstantalate oxide (SrBi 2 Ta 2 O 9 ) target by a known laser ablation method. The strontium bismustantalate (SrBi 2 Ta 2 O 9 ) layer 21 is formed in an atmosphere. At this time, the deposition temperature is 600 ℃, the deposition rate (deposition thickness per unit time) is 150 kW / min, the deposition pressure is 0.3 Torr, the oxygen flow rate is 70 sccm, the laser energy density of laser 2 J / cm 2 and the laser repetition rate is 5 Hz.
한편, 상기 설명에서 기재의 채널(13)상측에 형성하는 이트륨망간네이트(YMnO3)층(19)은 도4에 도시한 바와 같은 유기 금속 화학증착(MOCVD)장치에 의해 행해진다.On the other hand, the yttrium manganate (YMnO 3 ) layer 19 formed on the channel 13 of the substrate in the above description is performed by an organometallic chemical vapor deposition (MOCVD) apparatus as shown in FIG.
도 4에 도시한 바와 같이, 유기 금속 화학증착(MOCVD)장치는 기재가 안치되어 있는 증착기(31)와, 기재를 가열하는 저항식 히타(33)와, 상기 증착기(31)의 내부에 유입된 가스를 배출시키는 펌프(35)와, 증착재(트리 테트라메틸 헵타네디오나토 이트륨, 메틸사이크로 펜타디에닐 망간 트리카보닐)을 분사시키는 노즐(37)과, 상기 증착재를 각각 버블링 시키는 버블러(bubbler)(39)(41)와, 상기 버블러에서 증착기로 이동하는 증착재를 가열하는 가열수단과, 상기 버블링된 증착재를 혼합하는 혼합용기(45)와, 상기 산소와 아르곤 가스를 유입시키는 라인과, 상기 가스의 유량을 조절하는 유량조절기 및 다수의 밸브로 구성되어 있다.As shown in FIG. 4, the organic metal chemical vapor deposition (MOCVD) apparatus includes a vapor deposition apparatus 31 on which a substrate is placed, a resistive heater 33 for heating the substrate, and an inside of the vapor deposition apparatus 31. A pump (35) for discharging the gas, a nozzle (37) for injecting a vapor deposition material (tritetramethylheptanedionato yttrium, methylcyclopentadienyl manganese tricarbonyl), and a vaporization of the vapor deposition material, respectively Bubbler (39) (41), the heating means for heating the deposition material moving from the bubbler to the evaporator, the mixing vessel (45) for mixing the bubbled deposition material, the oxygen and argon It consists of a line which introduces gas, a flow regulator which regulates the flow volume of the gas, and a plurality of valves.
이와 같이 구성된 장치에서 상기 버블링된 증착재(트리 테트라메틸 헵타네디오나토 이트륨, 메틸사이크로 펜타디에닐 망간 트리카보닐)와 도시하지 않은 용기에 저장된 산소와 아르곤 가스를 라인을 통하여 이동시켜 노즐(37)을 통하여 분사시켜 기재에 적층하게 된다.In this configuration, the bubbled deposition material (tri tetramethyl heptanedionate yttrium, methylcyclopentadienyl manganese tricarbonyl) and oxygen and argon gas stored in a vessel (not shown) are moved through a line to form a nozzle. It is sprayed through 37 to laminate | stack on a base material.
이때, 상기 기재는 증착기(31)내의 히터(33)위에 안치되는데, 증착전에 상기 기재표면의 산화층은 여러 가지 에칭공정을 통해 제거한다. 즉, 기재를 2.5% HF 용액에 담가 10초 동안 에칭한 다음, 탈이온화 수(deionized water)에 담구어 초음파 세척기로 5분동안 세정한 후, 기재를 2.5% HF 용액과 에탄올을 1:6으로 혼합한 용액에 담가 약 5초 동안 에칭한 다음, 순도 99.9999%의 질소로 불어 세정한다.At this time, the substrate is placed on the heater 33 in the evaporator 31. Before the deposition, the oxide layer on the surface of the substrate is removed through various etching processes. That is, the substrate was immersed in a 2.5% HF solution for 10 seconds, then immersed in deionized water and rinsed with an ultrasonic cleaner for 5 minutes, and then the substrate was treated with 1: 6 in 2.5% HF solution and ethanol. Immerse in the mixed solution for about 5 seconds and then rinse with nitrogen of 99.9999% purity.
상기 유기금속 화학증착(MOCVD)장치는 일반적으로 많이 사용되는 장치로서, 여러 가지 종류가 있다. 본 발명의 제조방법은 다양한 종류의 증착장치를 사용하여 실시될수 있다.The organometallic chemical vapor deposition (MOCVD) apparatus is generally used, and there are many kinds. The manufacturing method of the present invention can be carried out using various kinds of deposition apparatus.
이하 본 발명에 의한 제조방법에 의해 제조된 반도체 기억소자구조의 시험결과를 설명한다.Hereinafter, the test results of the semiconductor memory device structure manufactured by the manufacturing method according to the present invention will be described.
도 5는 450℃에서 증착된 상태의 시편을 산소분위기(760Torr)에서 열처리한 이트륨망간네이트(YMnO3)층의 열처리 온도에 따른 X-ray회절패턴을 나타내는 그래프이다. 열처리온도 700℃에서는 기재 피크(peak)이외에는 다른 회절상이 보이지 않으므로 결정화되지 않았음을 알 수 있고, 750℃의 열처리온도에서는 이트륨망간네이트(YMnO3)회절상 이외의 다른 회절상들이 관찰되고 있다. 이러한 회절상들은 이트륨망간네이트(YMn2O5)상으로서 열처리온도가 850℃이상으로 증가되면서 다른 회절상들은 사라지고 이트륨망간네이트(YMnO3)의 회절상들만이 관찰되므로 이트륨망간네이트(YMnO3)박막의 단일상은 850℃이상의 온도에서 형성되는 것을 알 수 있다.FIG. 5 is a graph showing an X-ray diffraction pattern according to annealing temperature of a yttrium manganate (YMnO 3 ) layer obtained by heat-treating a specimen deposited at 450 ° C. in an oxygen atmosphere (760 Torr). At 700 ° C., no diffraction image other than the substrate peak was observed, so it was not crystallized. At 750 ° C., the diffraction phases other than the yttrium manganate (YMnO 3 ) diffraction phase were observed. This diffraction image are yttrium manganese carbonate (YMn 2 O 5) as a phase the heat treatment temperature is increased to above 850 ℃ other diffraction image are lost because only the diffraction image of the yttrium manganese carbonate (YMnO 3) observed yttrium manganese carbonate (YMnO 3) end of a thin film It can be seen that everyday is formed at a temperature of 850 ℃ or more.
도 6는 증착된 이트륨망간네이트(YMnO3)시편과, 그 상측에 스트론튬비스무스탄탈레이트(SrBi2Ta2O9)를 증착시킨 시편의 고온 열처리(850℃) 후 투과전자현미경(TEM) 단면사진을 나타낸다. 실리콘(Si)기재위에 증착된 이트륨망간네이트(YMnO3)층과 그위에 적층된 스트론튬비스무스탄탈레이트(SrBi2Ta2O9)층의 두께는 각각 260Å, 2000Å정도를 보여주며, 실리콘(Si)기재와 이트륨망간네이트(YMnO3)층사이에 25Å정도 두께의 산화막이 형성되어 있다. 적층되어있는 각층의 계면은 매우 안정된 상태를 보여주고 있다.FIG. 6 is a cross-sectional photograph of a deposited yttrium manganate (YMnO 3 ) specimen and a specimen on which strontium bismuthstantalate (SrBi 2 Ta 2 O 9 ) is deposited after high temperature heat treatment (850 ° C.). Indicates. The thickness of the yttrium manganate (YMnO 3 ) layer deposited on the silicon (Si) substrate and the strontium bismuthstantalate (SrBi 2 Ta 2 O 9 ) layer deposited thereon is about 260Å and 2000Å, respectively. An oxide film having a thickness of about 25 GPa is formed between the substrate and the yttrium manganate (YMnO 3 ) layer. The interface of each layer stacked is very stable.
도 7은 증착된 이트륨망간네이트(YMnO3)시편의 열처리 온도에 따른 주사 탐침현미경 표면사진이다. 급속열처리 온도가 증가하여도 주사 탐침현미경에 의해 관찰된 표면거칠기는 크게 변화하지 않았으며 열처리하기 전의 거칠기는 3.6Å을 보이고 850℃에서 열처리한 경우 8.1Å의 값을 보인다. 따라서, 이러한 결과로 보면 이트륨망간네이트(YMnO3)박막을 층간 물질로 사용하고 그 위에 스트론튬비스므스탄탈레이트(SrBi2Ta2O9)를 증착시킨 후 열처리 하여도 우수한 계면상태를 가지는 것을 알 수 있다.FIG. 7 is a scanning probe micrograph of the deposited yttrium manganate (YMnO 3 ) specimen according to the heat treatment temperature. The surface roughness observed by the scanning probe microscope did not change significantly even though the rapid heat treatment temperature was increased. The roughness before heat treatment showed 3.6 Å and the value of 8.1 Å when annealed at 850 ° C. Therefore, it can be seen from these results that the yttrium manganate (YMnO 3 ) thin film is used as an interlayer material, and strontium bismuthstantalate (SrBi 2 Ta 2 O 9 ) is deposited thereon and has an excellent interfacial state even after heat treatment. have.
도 8은 백금(Pt) /스트론튬비스무스탄탈레이트(SrBi2Ta2O9) /이트륨망간네이트(YMnO3) /실리콘(Si) (MFIS)구조의 캐퍼시턴스-전압(C-V)특성을 나타내는 도표이다. 일반적으로 백금(Pt) /스트론튬비스무스탄탈레이트(SrBi2Ta2O9) /실리콘(Si) (MFIS)구조에서는 스트론튬비스무스탄탈레이트 (SrBi2Ta2O9)와 실리콘(Si)사이에서의 상호확산과 반응에 의하여 계면이 매우 불안정하고 이는 소자에 있어서 치명적인 문제점으로 나타난다. 하지만 백금(Pt) /스트론튬비스무스탄탈레이트 (SrBi2Ta2O9) /이트륨망간네이트(YMnO3) /실리콘(Si)(MFIS) 구조를 갖는 캐퍼시터의 1메가헤르쯔(MHz) 캐퍼시턴스-전압(C-V)특성은 열처리온도가 증가하여도 캐퍼시턴스-전압(C-V)곡선은 한쪽 방향으로 크게 이동되는 경향을 보이지 않고 있다. 또한 기억창폭(memory window width)의 값도 열처리온도의 증가에도 큰 변화를 보이지 않는다. 캐퍼시턴스값은 축적에서 반전상태까지 변하며, 히스테리시스의 방향은 전하주입에 의한 현상이 아니라 강유전성의 분극반전에 의한 현상과 일치한다. 열처리온도가 증가함에 따라 캐퍼시턴스값이 약간 감소하는 것이 관찰되는데, 이는 열처리 온도가 증가함에 따라 실리콘과 절연층사이에 저유전층의 형성이 쉽고 결국 백금(Pt)/스트론튬비스무스탄탈레이트(SrBi2Ta2O9)/이트륨망간네이트(YMnO3)/실리콘(Si) (MFIS) 구조에서 전체 캐퍼시턴스값의 감소를 가져오는 것임을 알 수 있다. 850℃에서 기억창폭(memory window width)값은 0.9 V정도의 값을 갖는다.8 is a chart showing capacitance-voltage (CV) characteristics of the platinum (Pt) / strontium bismustantalate (SrBi 2 Ta 2 O 9 ) / yttrium manganate (YMnO 3 ) / silicon (Si) (MFIS) structure to be. In general, in the structure of platinum (Pt) / strontium bismuthstantalate (SrBi 2 Ta 2 O 9 ) / silicon (Si) (MFIS), the interaction between strontium bismuthstantalate (SrBi 2 Ta 2 O 9 ) and silicon (Si) The interface is very unstable due to diffusion and reaction, which presents a fatal problem for the device. However, 1 megahertz (MHz) capacitance-voltage of a capacitor having a platinum (Pt) / strontium bismustantalate (SrBi 2 Ta 2 O 9 ) / yttrium manganate (YMnO 3 ) / silicon (Si) (MFIS) structure The (CV) characteristic does not show a tendency for the capacitance-voltage (CV) curve to move greatly in one direction even when the heat treatment temperature is increased. In addition, the value of the memory window width does not change significantly even with an increase in the heat treatment temperature. The capacitance value changes from accumulation to inversion, and the direction of hysteresis coincides with the phenomenon due to the ferroelectric polarization reversal, not the phenomenon due to charge injection. It is observed that the capacitance value decreases slightly as the annealing temperature increases, which makes it easier to form a low dielectric layer between the silicon and the insulating layer as the annealing temperature increases, and ultimately, platinum (Pt) / strontium bismustantalate (SrBi 2). It can be seen that the Ta 2 O 9 ) / yttrium manganate (YMnO 3 ) / silicon (Si) (MFIS) structure results in a reduction in the overall capacitance value. At 850 ° C, the memory window width is about 0.9V.
도 9은 백금(Pt) /스트론튬비스무스탄탈레이트 (SrBi2Ta2O9) /이트륨망간네이트(YMnO3) /실리콘(Si) (MFIS)구조의 누설전류밀도를 나타내는 도표이다. 누설전류밀도는 열처리 온도에 따라 크게 증가하지 않았으며, 10 V까지 약 10-7A/cm2정도의 값을 보이며 절연파괴(breakdown)을 보이지 않는다.9 is a graph showing the leakage current density of the platinum (Pt) / strontium bismuthstantalate (SrBi 2 Ta 2 O 9 ) / yttrium manganate (YMnO 3 ) / silicon (Si) (MFIS) structure. The leakage current density did not increase significantly with the heat treatment temperature, and showed a value of about 10 -7 A / cm 2 up to 10 V and showed no breakdown.
도 10은 스트론튬비스무스탄탈레이트(SrBi2Ta2O9)/이트륨망간네이트(YMnO3)/실리콘(Si)구조의 이차이온질량분석기(SIMS)에 의한 깊이조성분석 도표이다. 스트론튬비스무스탄탈레이트 (SrBi2Ta2O9) /이트륨망간네이트(YMnO3) /실리콘(Si)구조의 각각의 원소들의 계면에서의 확산과 박막내부의 원소분포는 이차이온질량분석기(SIMS) 분석으로 알아보았다. 스트론튬비스무스탄탈레이트 (SrBi2Ta2O9)박막은 깊이에 따라 균일한 조성을 보이며 이트륨망간네이트(YMnO3)박막내부로 스트론튬비스무스탄탈레이트(SrBi2Ta2O9)의 구성원소는 거의 확산되지 않은 것으로 관찰되었고 실리콘과 이트륨망간네이트(YMnO3)의 계면에서도 실리콘(Si)과 이트륨망간네이트(YMnO3)의 확산은 거의 관찰되지 않았다. 이러한 결과로 850℃의 높은 온도에서도 매우 안정된 계면상태를 유지하게 됨을 알 수 있다.10 is a depth composition analysis chart by a secondary ion mass spectrometer (SIMS) of strontium bismustantalate (SrBi 2 Ta 2 O 9 ) / yttrium manganate (YMnO 3 ) / silicon (Si). Diffusion at the interface of each element of strontium bismustantalate (SrBi 2 Ta 2 O 9 ) / yttrium manganate (YMnO 3 ) / silicon (Si) structure and element distribution in the thin film are analyzed by secondary ion mass spectrometry (SIMS) Learned by. The strontium bismustantalate (SrBi 2 Ta 2 O 9 ) thin film has a uniform composition according to the depth, and almost no element of strontium bismustantalate (SrBi 2 Ta 2 O 9 ) is diffused into the yttrium manganate (YMnO 3 ) thin film. were observed to non-diffusion of silicon (Si) and manganese carbonate yttrium (YMnO 3) at the interface between the silicon and yttrium manganese carbonate (YMnO 3) was not substantially observed. As a result, it can be seen that a very stable interface state is maintained even at a high temperature of 850 ° C.
본 발명에 의한 반도체 기억소자구조 및 그 제조방법에 의하면, 넓은 면적의 증착과 치밀한 미세구조를 갖는 박막을 얻을수 있으며, 실리콘과 강유전체물질 상호간의 확산을 막을수 있으며, 또한 상호반응를 억제함으로서 고온에서도 안정한 계면상태를 유지할수 있다. 이러한 이유에서 본 발명에서 제시된 구조는 탁월한 신뢰성을 가진 반도체 기억소자로서 활용될 수 있는데, 특히 비휘발성 강유전체 전계효과 기억소자로서 뛰어난 기능을 가지는 효과가 있다.According to the semiconductor memory device structure and manufacturing method thereof according to the present invention, it is possible to obtain a thin film having a large area of deposition and a fine microstructure, to prevent the diffusion between silicon and ferroelectric materials, and also to inhibit the interaction, stable interface at high temperature State can be maintained. For this reason, the structure proposed in the present invention can be utilized as a semiconductor memory device having excellent reliability. In particular, there is an effect having an excellent function as a nonvolatile ferroelectric field effect memory device.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990018264A KR100319462B1 (en) | 1999-05-20 | 1999-05-20 | semiconductor memory device and deposition method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990018264A KR100319462B1 (en) | 1999-05-20 | 1999-05-20 | semiconductor memory device and deposition method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000074364A true KR20000074364A (en) | 2000-12-15 |
| KR100319462B1 KR100319462B1 (en) | 2002-01-12 |
Family
ID=19586797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990018264A KR100319462B1 (en) | 1999-05-20 | 1999-05-20 | semiconductor memory device and deposition method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100319462B1 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3203135B2 (en) * | 1994-09-30 | 2001-08-27 | シャープ株式会社 | Ferroelectric memory element |
| JPH09213819A (en) * | 1996-01-29 | 1997-08-15 | Oki Electric Ind Co Ltd | Ferroelectric gate memory, formation of ferroelectric thin film used therefor, and precursor solution used for the formation |
| JPH10294432A (en) * | 1997-04-21 | 1998-11-04 | Sony Corp | Ferroelectric capacitor, ferroelectric nonvolatile storage device, and ferroelectric device |
| JPH10341003A (en) * | 1997-06-06 | 1998-12-22 | Sanyo Electric Co Ltd | Dielectric element and its manufacture |
| JPH10135418A (en) * | 1997-10-07 | 1998-05-22 | Nec Corp | Ferroelectric capacitor and storage cell structure |
-
1999
- 1999-05-20 KR KR1019990018264A patent/KR100319462B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100319462B1 (en) | 2002-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ezhilvalavan et al. | Preparation and properties of tantalum pentoxide (Ta 2 O 5) thin films for ultra large scale integrated circuits (ULSIs) application–a review | |
| US6316797B1 (en) | Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material | |
| EP1265276B1 (en) | Method for forming dielectric film | |
| US5527567A (en) | Metalorganic chemical vapor deposition of layered structure oxides | |
| US5686151A (en) | Method of forming a metal oxide film | |
| US20030185980A1 (en) | Thin film forming method and a semiconductor device manufacturing method | |
| US6133051A (en) | Amorphously deposited metal oxide ceramic films | |
| KR100629023B1 (en) | Titanium containing dielectric films and methods of forming same | |
| US6815223B2 (en) | Low thermal budget fabrication of ferroelectric memory using RTP | |
| KR20000027398A (en) | Method for forming perovskite nuclei of ferroelectric layer | |
| JP4031552B2 (en) | Method for forming film of semiconductor device | |
| US6380573B1 (en) | Semiconductor memory device and method for producing the same | |
| KR100319462B1 (en) | semiconductor memory device and deposition method thereof | |
| KR100395507B1 (en) | Semiconductor device and the method of fabricating same | |
| KR100382742B1 (en) | Method for forming capacitor of semiconductor device | |
| JP2004079695A (en) | Method of forming pzt ferroelectric thin film, pzt ferrodielectric thin film formed with the same method, and semiconductor device using the same thin film | |
| Choi et al. | Bottom electrode structures of Pt/RuO2/Ru for integration of (Ba, Sr) TiO3 thin films on polysilicon | |
| KR100365038B1 (en) | Multi-Phase Lead Germanate Film And Deposition Method | |
| KR100438769B1 (en) | Method for forming metal oxide thin film of semiconductor device by cvd method and capacitor forming method using the same to embody high capacitance | |
| Choi et al. | Characteristics of ferroelectric YMnO3 thin films for MFISFET by MOCVD | |
| KR100761406B1 (en) | Method for fabricating capacitor with tantalum oxide | |
| US6716717B2 (en) | Method for fabricating capacitor of semiconductor device | |
| Cho et al. | Low temperature MOCVD of BST thin film for high density DRAMs | |
| Lee et al. | Effects of NH3 carrier gas on the deposition and electrical characteristics of (SrTi) O3 films grown by ecr plasma assisted mocvd | |
| Cho et al. | LOWERING OF LEAKAGE CURRENT DENSITY OF (Ba, Sr) TiO3 THIN FILMS BY TWO-STEP DEPOSITION METHOD |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121129 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130730 Year of fee payment: 18 |
|
| EXPY | Expiration of term |