KR20000066856A - Structure for Plasma Display Panel - Google Patents

Structure for Plasma Display Panel Download PDF

Info

Publication number
KR20000066856A
KR20000066856A KR1019990014238A KR19990014238A KR20000066856A KR 20000066856 A KR20000066856 A KR 20000066856A KR 1019990014238 A KR1019990014238 A KR 1019990014238A KR 19990014238 A KR19990014238 A KR 19990014238A KR 20000066856 A KR20000066856 A KR 20000066856A
Authority
KR
South Korea
Prior art keywords
sustain
display panel
plasma display
electrode
sustain electrodes
Prior art date
Application number
KR1019990014238A
Other languages
Korean (ko)
Other versions
KR100327359B1 (en
Inventor
백호진
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990014238A priority Critical patent/KR100327359B1/en
Publication of KR20000066856A publication Critical patent/KR20000066856A/en
Application granted granted Critical
Publication of KR100327359B1 publication Critical patent/KR100327359B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/46Connecting or feeding means, e.g. leading-in conductors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/14AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided only on one side of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A PDP structure is provided to reduce alignment error between pads of sustain electrodes and FPC or loss of panel from FPC breaking by constructing a contact connected with one ends of the sustain electrodes CONSTITUTION: A PDP is formed on a substrate(100) constituting the PDP. A number of sustain electrodes(110) are applied with sustain voltage for driving the PDP. A contact(120) is connected with the sustain electrodes(110) to transmit the sustain voltage to each of the sustain electrodes(110). A drive circuit(130) applies the sustain voltage to the contact(100). Even if some of the wiring is broken, the sustain electrodes(110) are connected with the contact(100) via other wiring that are not broken. The breaking of wiring does not give any effect to the sustain electrodes(110), and the PDP is normally operated even if the breaking takes place. Also, alignment with the FPC wiring is easier and error is reduced.

Description

플라즈마 디스플레이 패널의 구조{Structure for Plasma Display Panel}Structure of Plasma Display Panel {Structure for Plasma Display Panel}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 서스테인 전극과 구동회로가 접합된 플라즈마 디스플레이 패널의 구조에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a structure of a plasma display panel in which a sustain electrode and a driving circuit are bonded.

플라즈마 디스플레이 패널과 액정표시장치(LCD)는 평판형 표시장치 중에서 가장 실용성이 높은 차세대 표시장치로 각광받고 있다. 특히 플라즈마 디스플레이 패널은 액정표시장치보다 휘도가 높고 시야각이 넓어 옥외 광고탑 또는, 벽걸이 티브이, 극장용 디스플레이와 같이 박형의 대형 디스플레이로서 응용성이 넓다.Plasma display panels and liquid crystal displays (LCDs) are spotlighted as next generation display devices with the highest practicality among flat panel display devices. In particular, the plasma display panel has a higher luminance and wider viewing angle than a liquid crystal display device, and thus has wide applicability as a large, thin display such as an outdoor advertising tower, a wall display TV, or a theater display.

플라즈마 디스플레이 패널은 방전셀 내에 봉입된 불활성 가스의 방전에 의해 발생된 자외선을 형광체에 조사하여 형광체를 발광시킨다.The plasma display panel emits the phosphor by irradiating the phosphor with ultraviolet rays generated by the discharge of the inert gas enclosed in the discharge cell.

일반적인 3전극 면방전 방식의 플라즈마 디스플레이 패널은 도 1a에 도시된 것과 같이 서로 대향하여 설치된 상부기판(10)과 하부기판(20)이 서로 합착되어 구성된다. 도 1b는 도 1a에 도시된 플라즈마 디스플레이 패널의 단면구조를 도시한 것으로서, 설명의 편의를 위하여 하부기판(20)이 90°회전되어 있다.In the typical three-electrode surface discharge plasma display panel, as shown in FIG. 1A, the upper substrate 10 and the lower substrate 20 installed to face each other are bonded to each other. FIG. 1B illustrates a cross-sectional structure of the plasma display panel illustrated in FIG. 1A, and the lower substrate 20 is rotated 90 ° for convenience of description.

상부기판(10)은 한 쌍의 유지전극과, 유지전극을 도포하는 유전층(11), 및 보호막(12)으로 구성되어 있으며, 하부기판(20)은 어드레스전극(22)과, 어드레스전극(22)을 포함한 기판 전면에 형성된 유전체막(21), 어드레스전극(22) 사이의 유전체막(21) 위에 형성된 격벽(23), 그리고 각 방전셀 내의 격벽(23) 및 유전체막(21) 표면에 형성된 형광체(24)로 구성되어 있으며, 상부기판(10)과 하부기판(20) 사이의 공간은 불활성 가스가 봉입되어 방전영역을 이루고 있다.The upper substrate 10 is composed of a pair of sustain electrodes, a dielectric layer 11 for applying the sustain electrodes, and a protective film 12. The lower substrate 20 has an address electrode 22 and an address electrode 22. The dielectric film 21 formed on the entire surface of the substrate including the dielectric film 21, the partition 23 formed on the dielectric film 21 between the address electrodes 22, and the surfaces of the partition 23 and the dielectric film 21 in each discharge cell. It is composed of a phosphor 24, the space between the upper substrate 10 and the lower substrate 20 is filled with an inert gas to form a discharge region.

한 쌍의 유지전극, 즉 스캔전극과 서스테인 전극은 각 방전셀의 광투과율을 높이기 위하여 도 2a와 도 2b에 도시된 것과 같이 투명전극(16, 16') 및, 금속으로 된 버스전극으로 구성되어 있다. 도 2a는 서스테인 전극과 스캔전극의 평면도이며, 도 2b는 서스테인 전극과 스캔전극의 단면도이다. 버스전극은 외부에 설치된 구동 IC로부터 방전전압을 인가받고, 투명전극(16, 16')은 버스전극에 인가된 방전전압을 전달받아 인접한 투명전극 사이에 방전을 일으키는 것이다. 유지전극의 전체 폭은 대략 300 마이크로 미터(㎛) 정도이며, 투명전극(16, 16')은 산화인듐 또는, 산화주석으로 이루어지고, 버스전극은 크롬(Cr)-구리(Cu)-크롬(Cr)으로 구성된 3층의 박막으로 이루어진다. 이 때, 버스전극 라인의 폭은 대략 유지전극 라인의 1/3 정도의 폭으로 설정된다.The pair of sustain electrodes, that is, the scan electrode and the sustain electrode, are composed of transparent electrodes 16 and 16 'and a bus electrode made of metal as shown in FIGS. 2A and 2B to increase light transmittance of each discharge cell. have. 2A is a plan view of the sustain electrode and the scan electrode, and FIG. 2B is a cross-sectional view of the sustain electrode and the scan electrode. The bus electrode receives the discharge voltage from the driving IC installed outside, and the transparent electrodes 16 and 16 'receive the discharge voltage applied to the bus electrode to cause discharge between adjacent transparent electrodes. The total width of the sustain electrode is about 300 micrometers (µm), and the transparent electrodes 16 and 16 'are made of indium oxide or tin oxide, and the bus electrode is made of chromium (Cr) -copper (Cu) -chromium ( It consists of three layers of thin films consisting of Cr). At this time, the width of the bus electrode line is set to approximately 1/3 of the width of the sustain electrode line.

이러한 3전극 면방전 방식의 AC형 플라즈마 디스플레이 패널은 먼저, 어드레스 전극(21)과 스캔 전극(25) 사이에 구동전압이 인가되면, 어드레스 전극(21)과 스캔 전극(25) 사이에 대향방전이 일어나서 상부구조의 보호층(28) 표면에 벽전하가 발생한다. 그리고, 스캔 전극(25)과 서스테인 전극(26)에 서로 극성이 반대인 방전전압이 지속적으로 인가되고 어드레스 전극(21)에 인가되던 구동전압이 차단되면, 벽전하에 의해 스캔 전극(25)과 서스테인 전극(26) 상호간에 소정의 전위차가 유지되어 유전층(27)과 보호층(28) 표면의 방전영역에서 면방전이 일어난다. 그 결과, 방전영역의 불활성 가스로부터 자외선이 발생된다. 이 자외선에 의해 형광체(24)를 여기시키고, 발광된 형광체(24)에 의해 칼라(color) 표시가 이루어진다.In the three-electrode surface discharge type AC plasma display panel, first, when a driving voltage is applied between the address electrode 21 and the scan electrode 25, an opposite discharge is generated between the address electrode 21 and the scan electrode 25. This causes wall charges on the surface of the protective layer 28 of the superstructure. When the discharge voltages having opposite polarities are continuously applied to the scan electrode 25 and the sustain electrode 26 and the driving voltage applied to the address electrode 21 is cut off, the scan electrode 25 and the scan electrode 25 are blocked by wall charge. A predetermined potential difference is maintained between the sustain electrodes 26 to cause surface discharge in the discharge regions on the surfaces of the dielectric layer 27 and the protective layer 28. As a result, ultraviolet rays are generated from the inert gas in the discharge region. The phosphor 24 is excited by the ultraviolet rays, and color display is performed by the emitted phosphor 24.

즉, 방전셀(cell) 내부에 존재하는 전자들이 인가된 구동전압에 의해 음극(-)으로 가속하면서, 상기 방전셀 안에 400∼500 torr 정도의 압력으로 채워진 불활성 혼합가스 즉, 헬륨(He)을 주성분으로 하여 크세논(Xe), 네온(Ne) 가스 등을 첨가한 페닝(Penning) 혼합가스와 충돌하여 불활성 가스가 여기되면서 147nm의 파장을 갖는 자외선이 발생한다. 이러한 자외선이 어드레스 전극(21)과 격벽(23) 주위를 둘러싸고 있는 형광체(24)와 충돌하여 가시광선 영역에 발광이 된다.That is, while the electrons inside the discharge cell accelerate to the cathode (-) by the applied driving voltage, helium (He) is filled with the inert mixed gas filled with the pressure of about 400 to 500 torr in the discharge cell. As the main component, it collides with a Penning mixed gas to which xenon (Xe), neon (Ne) gas, etc. are added, and the inert gas is excited to generate ultraviolet rays having a wavelength of 147 nm. Such ultraviolet rays collide with the phosphor 24 surrounding the address electrode 21 and the partition 23 to emit light in the visible light region.

이러한 플라즈마 디스플레이 패널은 어드레스 전극과 스캔 전극 그리고, 서스테인 전극에 전압의 인가를 제어하여 화소(pixel)를 구성하는 셀(cell)을 방전시키며, 이 방전에 의해 발광된 빛의 양은 셀의 방전시간을 변화시켜 조절한다. 즉, 영상표시를 위해 필요한 계조(grey scale)는 전체영상을 표시하기 위해 필요한 시간(NTSC TV 신호의 경우, 1/30초) 내에서 개개의 셀이 방전되는 시간의 길이를 서로 다르게 하여 구현시킨다. 이 때, 화면의 휘도는 각각의 셀을 최대로 방전되었을 때의 밝기에 의해 결정된다. 또, 플라즈마 디스플레이 패널 화면의 휘도를 최대로 높이려면, 한 화면을 구성시키기 위해 필요한 시간 내에서 셀의 방전시간을 최대로 길게 유지되어야 한다.The plasma display panel discharges a cell constituting a pixel by controlling the application of voltage to the address electrode, the scan electrode, and the sustain electrode, and the amount of light emitted by the discharge determines the discharge time of the cell. Adjust by changing. In other words, the gray scale required for image display is realized by varying the length of time each cell is discharged within the time required to display the entire image (1/30 second in the case of NTSC TV signal). . At this time, the brightness of the screen is determined by the brightness when each cell is discharged to the maximum. In addition, in order to maximize the brightness of the plasma display panel screen, it is necessary to keep the discharge time of the cell as long as possible within the time necessary for constructing one screen.

도 3은 구동회로부가 포함된 플라즈마 디스플레이 패널의 개략적인 구조를 도시한 블록도로서, 패널과 어드레스 전극 드라이버(60)와 스캔 전극 드라이버(70) 그리고, 서스테인 전극 드라이버(80)를 도시한 것이다. 플라즈마 디스플레이 패널의 각 셀에 형성된 어드레스 전극(21)은 어드레스 전극 드라이버(60)에 연결되어 어드레스전압(address voltage)을 인가받고, 스캔 전극(16)은 스캔 전극 드라이버(70)에 연결되어 스캔전압(scan voltage)을 인가받으며, 서스테인 전극(16')은 서스테인 전극 드라이버(80)에 연결되어 서스테인전압(sustain voltage)을 인가받는다.FIG. 3 is a block diagram illustrating a schematic structure of a plasma display panel including a driving circuit, and shows a panel, an address electrode driver 60, a scan electrode driver 70, and a sustain electrode driver 80. The address electrode 21 formed in each cell of the plasma display panel is connected to the address electrode driver 60 to receive an address voltage, and the scan electrode 16 is connected to the scan electrode driver 70 to scan voltage. (scan voltage) is applied, and the sustain electrode 16 'is connected to the sustain electrode driver 80 to receive a sustain voltage.

플라즈마 디스플레이 패널 구동회로부의 콘트롤러(90)는 외부로부터 클럭신호와, RGB 데이터, 수직동기신호 및, 수평동기신호 등, 각종 제어신호들을 입력받아 스캔데이터를 생성하여 스캔 전극 드라이버에 인가하고, 어드레스데이터를 생성하여 어드레스 전극 드라이버에 인가한다. 따라서, 각각의 드라이버에 인가된 신호에 따라 어드레스 전극과 스캔 전극 및 서스테인 전극이 구동되어 플라즈마 디스플레이 패널에 화상이 표시된다.The controller 90 of the plasma display panel driving circuit unit receives various control signals such as clock signals, RGB data, vertical synchronization signals, and horizontal synchronization signals from the outside, generates scan data, and applies the scan data to the scan electrode driver. Is generated and applied to the address electrode driver. Accordingly, the address electrode, the scan electrode, and the sustain electrode are driven in accordance with the signals applied to the respective drivers to display an image on the plasma display panel.

플라즈마 디스플레이 패널을 구동하여 영상을 표시하는 방식은 여러 가지가 있으나, 일반적으로 많이 사용되는 방식은 서브필드방식이다.There are various ways of displaying an image by driving the plasma display panel, but a method commonly used is a subfield method.

서브필드방식은 셀의 방전에 의해 표시되는 화면을 하나의 부화면으로 설정하고, 스캔 전극 드라이버와 서스테인 전극 드라이버를 제어하여 여러 장의 부화면을 겹침으로써, 하나의 화면을 구현하는 방식이다. 이와 같은 서브필드방식은 여러 장의 부화면이 순차적으로 모여야 하나의 영상이 이루어지는데, 이 때 부화면의 개수는 영상의 계조비트의 수와 같다. 즉, 화면에 구현되는 영상의 계조가 8비트라면, 서브필드방식으로 구현되는 부화면의 개수도 8 장이다. 도 4a는 플라즈마 디스플레이 패널의 각 전극에 인가되는 파형을 도시한 것이고, 도 4b는 도 4a의 파형에 따른 플라즈마 디스플레이 패널 각 셀의 스캔순서를 도시한 서브필드방식 플라즈마 디스플레이 패널 구동방법을 도시한 것이다.In the subfield method, one screen is implemented by setting a screen displayed by discharge of a cell to one sub-screen, and controlling the scan electrode driver and the sustain electrode driver to overlap several sub-screens. In such a subfield method, a plurality of subpictures are sequentially gathered to form a single image. In this case, the number of subpictures is equal to the number of gradation bits of the image. That is, if the gray level of the image implemented on the screen is 8 bits, the number of subscreens implemented by the subfield method is 8 sheets. FIG. 4A illustrates a waveform applied to each electrode of the plasma display panel, and FIG. 4B illustrates a subfield type plasma display panel driving method showing a scanning order of each cell of the plasma display panel according to the waveform of FIG. 4A. .

먼저, 서브필드방식은 8비트의 디지털 영상신호를 MSB(Most Signal Bit) 부터 LSB(Least Signal Bit) 까지 동일한 가중치의 비트끼리 모은 후에 MSB 데이터는 소정의 T 시간동안 플라즈마 디스플레이 패널에 주사시키고, 나머지 하위 비트들은 MSB에 가까운 비트 순으로 각각 T/2 시간, T/4 시간, T/8 시간동안 주사시키며, LSB 데이터는 T/128 시간동안 주사시켜 부화면을 구성하는 것이다. 그리고, 서브필드방식은 각각의 부화면에서 방출되는 빛에 대한 눈의 잔상효과를 이용하여 256 계조를 구현한다.First, the subfield method collects 8-bit digital video signals with bits of the same weight from MSB (Most Signal Bit) to LSB (Least Signal Bit), and then scans the MSB data on the plasma display panel for a predetermined T time. The lower bits are scanned for T / 2 time, T / 4 time, and T / 8 time in bit order close to the MSB, and LSB data is scanned for T / 128 time to form a sub picture. The subfield method implements 256 gray levels by using the afterimage effect of snow on the light emitted from each sub-screen.

이 때, 고해상도의 AC형 플라즈마 디스플레이 패널을 효율적으로 구동하기 위하여 서브필드방식은 도 5에 도시된 것과 같이 플라즈마 디스플레이 패널 화면을 8구역으로 나눈 후에 임의의 시간동안, 어드레스 펄스의 인가동작이 두 번 이하가 되도록 각 구역에 부화면들을 배치한다. 각 부화면은 어드레스 펄스의 인가구간과 서스테인 펄스의 인가구간을 구분하여 인가하는 에이디에스(ADS : Address and Display period Separate)방식을 따르며, 각 구역의 부화면 배치는 어드레스 펄스와 서스테인 펄스가 동시에 인가되는 것을 허용하는 씨에이에스(CAS : Concurrent Address-Sustain)방식을 따른다. 일반적으로 하나의 필드는 45개의 기본블록으로 나뉘어진다.At this time, in order to efficiently drive the high-resolution AC plasma display panel, the subfield method divides the plasma display panel screen into 8 zones as shown in FIG. Sub-screens are arranged in each zone to be as follows. Each sub-screen follows the ADS (Address and Display period Separate) method, which applies the application period of the address pulse and the application period of the sustain pulse separately.In the sub-picture layout of each zone, the address pulse and the sustain pulse are simultaneously applied. It follows the CAS (Concurrent Address-Sustain) method which allows it to be In general, one field is divided into 45 basic blocks.

그런데, 종래의 플라즈마 디스플레이 패널의 구조는 모든 서스테인 전극에 동일한 전압펄스를 인가하여 구동함에도 불구하고 도 6에 도시된 것과 같이 FPC의 배선(51)이 각 서스테인 전극라인(16')마다 연결되어 있다. 그로 인하여 서스테인 전극(16')의 패드와 FPC(50) 사이에 허용되는 정렬오차가 매우 작아 패널(10)과 FPC(50)의 부착공정이 어려워지는 문제점이 발생한다. 또한, FPC(50)에 설치된 배선(51)의 일부가 단선되면, 서스테인 전극(16')에 서스테인 전압이 전달되지 않아 패널의 손실이 많아지는 문제점이 있었다.However, in the structure of the conventional plasma display panel, although the same voltage pulse is applied to all of the sustain electrodes, the wiring 51 of the FPC is connected to each of the sustain electrode lines 16 'as shown in FIG. . This causes a problem that the alignment error between the pad of the sustain electrode 16 'and the FPC 50 is so small that the process of attaching the panel 10 and the FPC 50 becomes difficult. In addition, when a part of the wiring 51 provided in the FPC 50 is disconnected, the sustain voltage is not transmitted to the sustain electrode 16 ', which causes a problem in that the loss of the panel increases.

본 발명은 이러한 문제점을 해결하기 위한 것으로, 서스테인 전극의 패드와 FPC 사이의 정렬오차 혹은, FPC 배선의 단선에 따른 패널의 손실량을 줄일 수 있는 플라즈마 디스플레이 패널의 구조를 제공하는 데에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object thereof is to provide a structure of a plasma display panel which can reduce the amount of loss of the panel due to misalignment between the pad of the sustain electrode and the FPC or disconnection of the FPC wiring. .

도 1a은 일반적인 면방전 방식의 플라즈마 디스플레이 패널의 구조를 개략적으로 도시한 도면FIG. 1A schematically illustrates a structure of a general surface discharge plasma display panel. FIG.

도 1b는 방전셀의 구조를 개략적으로 도시한 도면1B is a view schematically showing the structure of a discharge cell

도 2a와 도 2b는 유지전극의 구조를 개략적으로 도시한 도면2A and 2B schematically illustrate the structure of a sustain electrode.

도 3은 구동회로부가 포함된 플라즈마 디스플레이 패널을 도시한 블록도.3 is a block diagram illustrating a plasma display panel including a driving circuit unit.

도 4a는 플라즈마 디스플레이 패널의 각 전극에 인가되는 파형을 도시한 도면.4A is a diagram showing waveforms applied to each electrode of a plasma display panel.

도 4b는 각 방전셀의 스캔순서를 도시한 서브필드방식의 플라즈마 디스플레이 패널 구동방법을 도시한 도면.Fig. 4B is a diagram showing a subfield plasma display panel driving method showing the scanning order of each discharge cell.

도 5는 서브필드방식으로 구동되는 플라즈마 디스플레이 패널의 동작을 도시한 도면.5 is a diagram illustrating an operation of a plasma display panel driven in a subfield method.

도 6은 FPC를 사용한 종래의 플라즈마 디스플레이 패널의 구조를 도시한 도면.6 shows the structure of a conventional plasma display panel using an FPC.

도 7은 본 발명에 의한 플라즈마 디스플레이 패널의 일례를 도시한 도면.7 shows an example of a plasma display panel according to the present invention;

도 8은 본 발명에 의한 플라즈마 디스플레이 패널의 또다른 예를 도시한 도면.8 is a view showing another example of a plasma display panel according to the present invention;

도 9는 배선이 단선된 플라즈마 디스플레이 패널을 도시한 도면.9 illustrates a plasma display panel in which wiring is disconnected.

도면의 주요부분에 대한 기호설명.Explanation of symbols for the main parts of the drawing.

100 : 기판 100' : 표시영역100: substrate 100 ': display area

110 : 서스테인 전극 120 : 접점110: sustain electrode 120: contact

121 : 패드 130 : 구동회로121: pad 130: drive circuit

140 : 에프피씨(FPC : Flexible Printed Circuit)140: FPC (Flexible Printed Circuit)

A : 단선된 부분A: disconnected part

본 발명에 의한 플라즈마 디스플레이 패널의 구조는 서스테인 전극들의 일측을 공통적으로 접속하는 접점을 구성하여 구동회로에 연결되도록 하는 것이 특징이다.The structure of the plasma display panel according to the present invention is characterized by forming a contact point for commonly connecting one side of the sustain electrodes to be connected to the driving circuit.

본 발명에 의한 플라즈마 디스플레이 패널의 구조는 도 7에 도시된 것과 같이 기판(100) 위의 표시영역(100')에 형성되어 서스테인 전압을 인가받는 다수개의 서스테인 전극(110)들과, 서스테인 전극(110)에 공통적으로 접속되어 서스테인 전압을 공통적으로 접속된 서스테인 전극(110)에 전달하는 접점(120), 그리고 서스테인 전압을 인가하는 구동회로(도면에는 도시되지 않음)를 포함하여 구성되어 있다.The structure of the plasma display panel according to the present invention includes a plurality of sustain electrodes 110 and sustain electrodes formed in the display area 100 ′ on the substrate 100 to receive a sustain voltage as shown in FIG. 7. And a contact circuit 120 (not shown) for applying a sustain voltage to the contact 120 which is commonly connected to the 110 to transfer the sustain voltage to the commonly connected sustain electrode 110.

본 발명의 모든 서스테인 전극(110)들은 동일한 전압을 인가받도록 각 서스테인 전극(110)이 접점에 공통적으로 연결되어 있다. 이 때, 접점은 외부의 구동회로에서 출력된 서스테인 전압을 각 서스테인 전극(110)으로 전달하도록 모든 서스테인 전극(110)들에 공통적으로 연결되어 있다. 이러한 접점은 도 8에 도시된 것과 같이 기판(100) 위의 모든 서스테인 전극(110)을 몇 개의 군(group)으로 집단화하여 각 군에 하나씩 대응된 다수개의 접점(121, 122, 123, 124)으로 구성되는 것이 바람직하다.All the sustain electrodes 110 of the present invention are commonly connected to the contacts so that the sustain electrodes 110 are applied with the same voltage. In this case, the contact point is commonly connected to all the sustain electrodes 110 so as to transfer the sustain voltage output from the external driving circuit to each of the sustain electrodes 110. As shown in FIG. 8, a plurality of contacts 121, 122, 123, and 124 corresponding to each group are grouped by grouping all of the sustain electrodes 110 on the substrate 100 into several groups. It is preferable that it consists of.

또한, 본 발명에 의한 플라즈마 디스플레이 패널은 구동회로에 형성된 공통접점 외에 도 7에 도시된 것과 같이 모든 서스테인 전극의 배선을 공통적으로 접속하는 별도의 접점(120)이 부가적으로 포함되어 구성된다. 물론, 이러한 접점(120)은 기판(100)의 표시영역(100') 외곽에 형성되는 것이 적당하다.In addition, the plasma display panel according to the present invention additionally includes an additional contact 120 for connecting all the sustain electrodes in common as shown in FIG. 7 in addition to the common contact formed in the driving circuit. Of course, the contact point 120 may be formed outside the display area 100 ′ of the substrate 100.

별도의 접점(120)이 부가된 플라즈마 디스플레이 패널은 접점(120) 또는, 패드(121, 122, 123, 124)와 같이 전극들을 그룹화한 부분에 연결된 서스테인 전극(110)의 일부가 도 9에 도시된 것과 같이 단선(A)되어도, 전극들을 그룹화한 다른 부분으로 인하여 서스테인 전극(110)에 서스테인 전압을 공급할 수 있다.In the plasma display panel to which the additional contact 120 is added, a part of the sustain electrode 110 connected to the contact 120 or a grouping of electrodes such as pads 121, 122, 123, and 124 is illustrated in FIG. 9. Even if disconnected (A) as described above, it is possible to supply the sustain voltage to the sustain electrode 110 due to the other part grouping the electrodes.

그리고, 본 발명의 플라즈마 디스플레이 패널은 서스테인 전압의 원활한 공급을 위하여 구동회로(도면에는 도시되지 않음)와 접점(120) 사이에 에프피씨(FPC : Flexible Printed Circuit)를 부가적으로 설치하여 구성되는 것이 좋다. 이러한 에프피씨는 구동회로에서 출력된 서스테인 전압을 접점(130)에 전달하는 역할을 수행한다.In addition, the plasma display panel of the present invention is configured by additionally installing a flexible printed circuit (FPC) between the driving circuit (not shown) and the contact point 120 to smoothly supply the sustain voltage. good. The FPC serves to transfer the sustain voltage output from the driving circuit to the contact point 130.

이하, 본 발명에 의한 플라즈마 디스플레이 패널의 동작원리에 대하여 설명하도록 한다.Hereinafter, the operation principle of the plasma display panel according to the present invention will be described.

구동회로가 서스테인 전압을 생성하면, FPC를 통하여 그 서스테인 전압이 접점(120)에 전달된다. 그러면, 접점(120)에 의하여 각 서스테인 전극(110)으로 서스테인 전압이 인가되어 플라즈마 디스플레이 패널의 동작이 실시된다.When the driving circuit generates a sustain voltage, the sustain voltage is transmitted to the contact point 120 through the FPC. Then, a sustain voltage is applied to each of the sustain electrodes 110 by the contact point 120 to operate the plasma display panel.

이 때, FPC 배선의 일부, 또는 공통접점과 FPC 사이의 서스테인 전극의 배선이 단선(A)되면, 단선된 배선에는 서스테인 전압에 의한 전류가 흐르지 않지만, 단선되지 않은 배선이 접점(120)에 연결되어 서스테인 전압이 계속 전달된다. 그 결과, 각 서스테인 전극(110)에 서스테인 전압이 인가되는 동작은 아무런 영향을 받지 않으므로, 플라즈마 디스플레이 패널은 정상적으로 동작한다.At this time, when a part of the FPC wiring or the wiring of the sustain electrode between the common contact and the FPC is disconnected (A), the current by the sustain voltage does not flow in the disconnected wiring, but the wiring which is not disconnected is connected to the contact 120. The sustain voltage continues to be transmitted. As a result, the operation of applying the sustain voltage to each sustain electrode 110 is not influenced at all, so that the plasma display panel operates normally.

또한, 본 발명의 플라즈마 디스플레이 패널에 형성된 접점(120)은 종래의 서스테인 전극(110)에 비하여 그의 개수가 적으므로, 제조공정 시, 서스테인 전극(110)의 패드보다 더 크게 형성될 수 있는 여지가 있다. 따라서, FPC 배선과의 정렬이 종래의 패드와의 정렬보다 용이하여 오차가 발생될 우려가 적다.In addition, since the number of the contacts 120 formed on the plasma display panel of the present invention is smaller than that of the conventional sustain electrode 110, there is room for forming the contact 120 larger than the pad of the sustain electrode 110 during the manufacturing process. have. Therefore, alignment with the FPC wiring is easier than alignment with a conventional pad, and there is little possibility that an error will occur.

본 발명에 의한 플라즈마 디스플레이 패널의 구조는 다수의 서스테인 전극에 연결된 접점에 서스테인 전압을 인가하여 서스테인 전극에 서스테인 전압을 전달하므로, 종래의 구조에 비하여 서스테인 전압을 전달하는 수단, 예를 들어 FPC의 개수를 줄일 수 있는 효과가 있다. 그리고, 배선의 일부가 단선되더라도 단선되지 않은 배선이 접점에 연결되어 있으므로, 배선 일부의 단선여부에 상관없이 각 서스테인 전극에 서스테인 전압이 전달된다. 따라서, 배선의 불량에 의한 패널의 손실량이 줄어드는 효과가 있다.The structure of the plasma display panel according to the present invention applies a sustain voltage to a contact point connected to a plurality of sustain electrodes to transfer the sustain voltage to the sustain electrodes. There is an effect to reduce. And even if a part of wiring is disconnected, since the wiring which is not disconnected is connected to a contact, the sustain voltage is transmitted to each sustain electrode irrespective of whether the wiring is disconnected. Therefore, there is an effect that the amount of loss of the panel due to poor wiring is reduced.

Claims (5)

플라즈마 디스플레이 패널에서,In the plasma display panel, 상기 플라즈마 디스플레이 패널을 이루는 기판 위의 표시영역에 형성된 다수개의 서스테인 전극들,A plurality of sustain electrodes formed in the display area on the substrate constituting the plasma display panel; 상기 다수개의 서스테인 전극들의 일측을 공통적으로 접속하는 접점, 그리고A contact point for commonly connecting one side of the plurality of sustain electrodes, and 상기 접점에 전기적으로 연결된 구동회로를 포함하여 구성됨을 특징으로 하는 플라즈마 디스플레이 패널의 구조.And a driving circuit electrically connected to the contact point. 제 1 항에 있어서, 상기 접점은The method of claim 1, wherein the contact point 상기 서스테인 전극들은 복수개의 그룹으로 묶어 각 그룹에 공통적으로 접속된 패드군으로 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구조.And the sustain electrodes are composed of pad groups grouped into a plurality of groups and commonly connected to each group. 제 2 항에 있어서, 상기 패드군 모두를 공통적으로 접속하는 별도의 공통접점이 부가적으로 포함된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구조.The structure of a plasma display panel according to claim 2, further comprising a separate common contact for connecting all of the pad groups in common. 제 1 항에 있어서, 상기 공통접점은 상기 기판의 표시영역 외곽에 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구조.The structure of claim 1, wherein the common contact is formed outside the display area of the substrate. 제 1 항에 있어서, 상기 구동회로에서 출력된 서스테인 전압을 상기 공통접점에 전달하는 에프피씨(FPC :Flexible Printed Circuit)가 부가적으로 포함된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구조.The structure of a plasma display panel according to claim 1, further comprising a flexible printed circuit (FPC) for transmitting a sustain voltage output from the driving circuit to the common contact.
KR1019990014238A 1999-04-21 1999-04-21 Structure for Plasma Display Panel KR100327359B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990014238A KR100327359B1 (en) 1999-04-21 1999-04-21 Structure for Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014238A KR100327359B1 (en) 1999-04-21 1999-04-21 Structure for Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20000066856A true KR20000066856A (en) 2000-11-15
KR100327359B1 KR100327359B1 (en) 2002-03-06

Family

ID=19581384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014238A KR100327359B1 (en) 1999-04-21 1999-04-21 Structure for Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100327359B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947151B1 (en) * 2003-01-30 2010-03-15 오리온피디피주식회사 AC-PDP having common pad and a method for fabricating the same

Also Published As

Publication number Publication date
KR100327359B1 (en) 2002-03-06

Similar Documents

Publication Publication Date Title
JP3470629B2 (en) Surface discharge type plasma display panel
KR100825344B1 (en) Display device and plasma display device
JP3331918B2 (en) Driving method of discharge display panel
KR20000067805A (en) Plasma display panel and driving method thereof
US7321345B2 (en) Plasma display panel module
US20030151566A1 (en) Driving method for a plasma display panel and plasma display apparatus
US6169527B1 (en) Interlace plasma display apparatus partly shading display lines
JPH10187090A (en) Color plasma display panel
KR100327359B1 (en) Structure for Plasma Display Panel
JP4111359B2 (en) Gradation display method for plasma display panel
KR100327352B1 (en) Plasma Display Panel
JP3907528B2 (en) Plasma display device
KR100267216B1 (en) apparatus for driving plasma display panel
JPH11296136A (en) Driving method of plasma display panel
KR100544125B1 (en) Display panel improved on electrode structure
JP2007156472A (en) Plasma display apparatus
KR100516640B1 (en) Method For Driving Of Plasma Display Panel
KR20000051585A (en) LGSE mode plasma display panel and driving method thereof
KR100701947B1 (en) Plasma Display Panel
KR20000051586A (en) LGSE mode plasma display panel and driving method thereof
JP4580162B2 (en) Driving method of plasma display panel
KR20000060520A (en) Method for driving plasma display panel
JP3093726B2 (en) Matrix driven display device and display method
KR100323690B1 (en) Driving metho of Plasma Display Panel
KR0156491B1 (en) Flat display device of matrix type

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee