KR20000061438A - Method for measuring critical dimension and overlay in semiconductor fabricate process - Google Patents

Method for measuring critical dimension and overlay in semiconductor fabricate process Download PDF

Info

Publication number
KR20000061438A
KR20000061438A KR1019990010478A KR19990010478A KR20000061438A KR 20000061438 A KR20000061438 A KR 20000061438A KR 1019990010478 A KR1019990010478 A KR 1019990010478A KR 19990010478 A KR19990010478 A KR 19990010478A KR 20000061438 A KR20000061438 A KR 20000061438A
Authority
KR
South Korea
Prior art keywords
information
critical dimension
wafer
measuring
degree
Prior art date
Application number
KR1019990010478A
Other languages
Korean (ko)
Other versions
KR100292063B1 (en
Inventor
이병철
Original Assignee
황인길
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체 주식회사 filed Critical 황인길
Priority to KR1019990010478A priority Critical patent/KR100292063B1/en
Publication of KR20000061438A publication Critical patent/KR20000061438A/en
Application granted granted Critical
Publication of KR100292063B1 publication Critical patent/KR100292063B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)

Abstract

PURPOSE: A method for measuring the critical dimension and overlapping degree is provided to increase the productivity of articles by reducing the time for measuring the overlapping degree. CONSTITUTION: A wafer is positioned on a critical dimension measuring position. The critical dimension of patterns formed on the wafer is measured. At the same time, an overlapping measuring position of the wafer is calculated based on the predetermined reticle information. The information regarding to the critical dimension is stored. Then, the wafer is moved to the overlapping measuring position. After measuring the overlapping degree of the patterns formed on the wafer, the information regarding to the overlapping is stored. The stored information of the critical dimension and the overlapping of patterns are displayed.

Description

임계치수 및 중첩도 측정방법{METHOD FOR MEASURING CRITICAL DIMENSION AND OVERLAY IN SEMICONDUCTOR FABRICATE PROCESS}{Method for MEASURING CRITICAL DIMENSION AND OVERLAY IN SEMICONDUCTOR FABRICATE PROCESS}

본 발명은 반도체 제조 공정의 테스트 및 평가 방법에 관한 것으로서, 더욱 상세하게는 반도체 웨이퍼 상에 형성된 패턴의 임계치수(CD : critical dimension)와 중첩도(overlay)를 연속적으로 측정하는 데 적합한 중첩도 및 임계치수 측정 방법에 관한 것이다.The present invention relates to a method for testing and evaluating a semiconductor manufacturing process, and more particularly, to an overlapping degree suitable for continuously measuring critical dimension (CD) and overlay of a pattern formed on a semiconductor wafer. The critical dimension measurement method.

주지하다시피, 반도체 제조 공정 중 어느 한 단계에서만 결함이 발생되더라도 제조된 반도체 장치는 사용할 수 없게 되므로, 반도체 제조 공정의 매 공정 단계마다 공정 결과에 대한 테스트 또는 평가가 수반된다.As is well known, even if a defect occurs only in one step of the semiconductor manufacturing process, the manufactured semiconductor device cannot be used, and therefore, every process step of the semiconductor manufacturing process involves a test or evaluation of the process result.

그 중에서 포토리쏘그래피(photolithography) 공정이 종료된 후에는 임계치수 및 중첩도의 측정이 필수적으로 이루어진다. 즉, 포토리쏘그래피 공정은 레티클에 형성된 패턴을 감광막 또는 웨이퍼의 최상층에 정확히 전사하는 공정이므로, 그 패턴의 크기가 정확히 형성되었는지를 측정하기 위한 임계치수 측정과, 이전 패턴의 상부에 정확히 정렬되어 있는지를 측정하기 위한 중첩도 측정이 이루어져야 한다.Among them, after the photolithography process is completed, the measurement of the critical dimension and the degree of overlap is essential. That is, the photolithography process is a process of accurately transferring the pattern formed on the reticle to the top layer of the photoresist film or wafer, so that the critical dimension measurement to measure whether the size of the pattern is formed correctly and whether the pattern is accurately aligned on the top of the previous pattern Overlap measurements should be made to measure.

그와 같은 임계치수 측정은 통상적으로 전자 주사 현미경(SEM : scanning electron microscope)에 의해서 이루어지고, 중첩도 측정은 중첩도 측정 장치에 의해서 이루어지는 바, 도 1 및 도2를 참조하여 개략적으로 설명하면 다음과 같다.Such a critical dimension measurement is usually made by a scanning electron microscope (SEM), and the degree of overlap measurement is made by an overlapping degree measuring device, which will be briefly described with reference to FIGS. 1 and 2. Same as

먼저, 일반적으로 전자 주사 현미경으로 임계치수를 측정하는 과정에 대해서 도시한 도 1을 중심으로 도 5를 참조하면, 정렬 수단(110)에 의해서 웨이퍼(100)에 형성된 임계치수 측정용 정렬 부호(alignment mark for CD ; 이하, '임계 부호'라 칭함)(510)를 이용한 정렬이 이루어지면, 전자 공급원(electron source)(120)에서는 웨이퍼(100)의 표면에 전자 빔(eclctron beam)을 주사하고, 2차 전자 검출 수단(130)에서는 웨이퍼(100)의 표면에 도포된 시료에 의해서 반사되는 2차 전자 빔을 검출한 후, 그 검출된 2차 전자 빔을 전기적 신호로 변환하여 표시 수단(140)에 제공하며, 표시 수단(140)에서는 제공받은 전기적 신호를 모니터(도시 생략한) 등의 주사 주기와 동기(同期)하여 화면으로 표시함으로써 임계 치수의 측정이 이루어진다.First, referring to FIG. 5 with reference to FIG. 1, which generally illustrates a process of measuring a critical dimension with an electron scanning microscope, an alignment code for measuring a critical dimension formed on the wafer 100 by the alignment means 110. mark for CD (hereinafter, referred to as a “critical code”) 510, the electron source 120 scans an electron beam on the surface of the wafer 100. The secondary electron detection means 130 detects the secondary electron beam reflected by the sample coated on the surface of the wafer 100, and then converts the detected secondary electron beam into an electrical signal to display means 140 In the display means 140, the received electrical signal is displayed on the screen in synchronization with a scanning period of a monitor (not shown) or the like to measure the critical dimension.

그 다음, 일반적으로 중첩도 측정 장비로 중첩도를 측정하는 과정에 대해서 도시한 도 2를 중심으로 도 5를 참조하면, 정렬 수단(210)에 의해서 웨이퍼(200)에 형성된 중첩도 측정용 정렬 부호(alignment mark for overlay ; 이하, '중첩 부호'라 칭함)(520)를 이용한 정렬이 이루어지면, 광원(230)에서는 가시광(visual beam)을 방출하여 정렬된 반도체 웨이퍼(220)의 전면에 조사하고, 그 조사된 광이 웨이퍼(200)의 표면으로부터 반사되는 반사 광을 반사광 검출 수단(230)으로 검출하여 전기적 신호로 변환한 후, 표시 수단(240)에 의해서 표시함으로써, 이전 단계에서 형성된 패턴과 현재 단계에서 수행된 패턴의 중첩도를 측정한다.Next, referring to FIG. 5 with reference to FIG. 2, which generally illustrates a process of measuring the degree of overlap with a degree of overlap measurement apparatus, an alignment code for measuring the degree of overlap formed on the wafer 200 by the alignment means 210. When the alignment is performed using the alignment mark for overlay 520, the light source 230 emits a visual beam to irradiate the entire surface of the aligned semiconductor wafer 220. And the pattern formed in the previous step by detecting the reflected light reflected from the surface of the wafer 200 by the reflected light detecting means 230 and converting it into an electrical signal, and then displaying the reflected light by the display means 240. Measure the degree of overlap of the pattern performed in the current step.

상술한 임계치수 측정 과정과 중첩도 측정 과정은 통상적으로 개별 수행되고 있는바, 예를 들어, 전자 주사 현미경에 의한 임계치수 측정이 완료된 후, 반도체 웨이퍼를 중첩도 측정 장비로 이동하여 중첩도를 측정하고 있다.The above-described critical dimension measurement process and overlapping degree measurement process are typically performed separately. For example, after the critical dimension measurement by an electron scanning microscope is completed, the semiconductor wafer is moved to the overlapping measuring device to measure the overlapping degree. Doing.

이와 같이, 종래에는 임계 치수와 중첩도 각각에 대한 측정이 개별 측정 장비에 의해서 별도로 수행되므로, 전체 공정 시간을 증가시켜 생산성을 저하시키는 원인이 된다.As such, in the related art, the measurement of each of the critical dimension and the degree of overlap is performed separately by individual measuring equipment, which increases the overall process time and causes a decrease in productivity.

본 발명은 상술한 문제점을 해소하기 위해서 안출한 것으로서, 임계치수 측정과 중첩도 측정에서 중복되는 과정을 일원화하여 임계치수의 측정 및 중첩도의 측정을 연속적으로 수행할 수 있는 임계치수 및 중첩도 측정 방법을 제공하는 데 있다.The present invention has been made in order to solve the above-described problems, the critical dimension and the degree of overlap measurement that can continuously perform the measurement of the critical dimension and the degree of overlap by unifying the overlapping process in the measurement of the critical dimension and overlapping degree To provide a way.

상술한 목적을 달성하기 위해서, 본 발명에서는, 웨이퍼 상에 형성된 패턴의 임계 치수 및 중첩도를 일체화된 장비로 측정하는 방법에 있어서, 상기 임계 치수를 측정하기 위한 임계 부호에 의거해서 상기 웨이퍼를 임계 치수 측정 위치에 정렬하는 제 1 단계; 상기 웨이퍼 상에 형성된 패턴의 임계 치수를 측정함과 동시에 기설정된 레티클 정보에 의거하여 상기 웨이퍼의 중첩도 측정 위치를 산출하는 제 2 단계; 상기 제 2 단계에서 측정된 임계 치수에 대한 정보를 저장하는 제 3 단계; 상기 제 2 단계에서 산출된 중첩도 측정 위치로 상기 웨이퍼를 이동하는 제 4 단계; 상기 웨이퍼에 형성된 패턴의 중첩도를 측정하고, 상기 측정된 중첩도에 대한 정보를 저장하는 제 5 단계; 상기 저장된 임계 치수에 대한 정보 및 중첩도에 대한 정보를 표시하는 제 6 단계를 포함하는 임계 치수 및 중첩도 측정 방법을 제공한다.In order to achieve the above object, in the present invention, in the method for measuring the critical dimension and the overlapping degree of the pattern formed on the wafer with the integrated equipment, the wafer is thresholded based on the threshold code for measuring the critical dimension. A first step of aligning to a dimensional measurement position; A second step of measuring a critical dimension of a pattern formed on the wafer and calculating an overlapping degree measurement position of the wafer based on preset reticle information; A third step of storing information on the critical dimension measured in the second step; A fourth step of moving the wafer to the overlap measurement position calculated in the second step; Measuring a degree of overlap of the patterns formed on the wafer and storing information about the measured degree of overlap; And a sixth step of displaying the information on the stored critical dimension and the information on the overlapping degree.

도 1은 일반적으로 전자 주사 현미경으로 임계치수를 측정하는 과정에 대해서 도시한 도면,1 is a diagram generally illustrating a process of measuring a critical dimension with an electron scanning microscope;

도 2는 일반적으로 중첩도 측정 장비로 중첩도를 측정하는 과정에 대해서 도시한 도면,Figure 2 is a view showing a process for measuring the overlap in general with the degree of overlap measurement equipment,

도 3은 본 발명에 따른 임계치수 및 중첩도 측정 방법을 구현하기 위한 장치를 도시한 도면,3 is a diagram illustrating an apparatus for implementing a method of measuring a critical dimension and a degree of overlap according to the present invention;

도 4는 본 발명에 따른 임계치수 및 중첩도 측정 방법을 도시한 상세 흐름도,4 is a detailed flowchart illustrating a method of measuring a critical dimension and a degree of overlap according to the present invention;

도 5는 통상적으로 레티클에 형성되는 임계 치수용 정렬 부호와 중첩도 측정용 정렬 부호 및 본 발명에 따라 그 양 부호 사이의 상대적 위치 관계를 도시한 도면.5 shows a relative positional relationship between a critical dimension alignment code and a superimposition measurement alignment code formed on a reticle and both of them according to the invention;

<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

10 : 광원 20 : 반사경10: light source 20: reflector

30, 60 : 렌즈 40 : 플라이 아이30, 60: Lens 40: Fly Eye

50 : 애퍼처 70 : 레티클50: Aperture 70: Reticle

75 : 패턴 80 : 투영 렌즈75 pattern 80 projection lens

90 : 웨이퍼 스테이지 110 : 조도 감지 센서(종래)90: wafer stage 110: roughness detection sensor (conventional)

120 : 마이컴(종래) 210 : 전원 공급 블록120: micom (conventional) 210: power supply block

220 : 전압 가변 블록 230 : 조도 감지 블록220: voltage variable block 230: illuminance detection block

240 : 마이컴(본 발명)240: microcomputer (invention)

이하, 첨부된 도 3 내지 도 5를 참조하여 본 발명의 바람직한 실시예에 따른 임계치수 및 중첩도 측정 방법에 대해서 설명하면 다음과 같다.Hereinafter, a method of measuring a critical dimension and a degree of overlap according to a preferred embodiment of the present invention will be described with reference to FIGS. 3 to 5 as follows.

도 3은 본 발명에 따른 임계치수 및 중첩도 측정 방법을 구현하기 위한 장치를 도시한 도면이고, 도 4는 본 발명에 다른 임계치수 및 중첩도 측정 방법을 도시한 상세 흐름도이다.3 is a diagram illustrating an apparatus for implementing a method for measuring a critical dimension and a degree of overlap according to the present invention, and FIG. 4 is a detailed flowchart illustrating a method for measuring a critical dimension and a degree of overlap according to the present invention.

먼저, 본 발명의 핵심 기술 사상은, 종래에 '임계 부호 정렬→임계치수 측정→측정 결과 표시→이동→중첩 부호 정렬→중첩도 측정→측정 결과 표시' 단계와 같이 임계 치수 측정 과정과 중첩도 측정 과정이 별도의 측정 장비에 의해서 개별적으로 이루어지던 방법에서 중복되는 단계를, '임계 부호 정렬→임계치수 측정 및 이동 위치 연산→중첩도 측정→측정 결과 표시'와 같이 일원화하여, 공정 시간의 단축을 통한 생산성 증대를 얻는 데 있는 바, 이하에서는 그와 같은 본 발명의 핵심 기술 사상에 중점을 두어 설명하기로 한다.First, the core technical idea of the present invention is to measure the critical dimension measurement process and the overlapping degree as in the step of 'critical code alignment → critical dimension measurement → measurement result display → move → overlap code alignment → overlapping measurement → measurement result display'. The overlapping steps in the process were performed separately by separate measuring equipment, such as 'critical code alignment → critical dimension measurement and moving position calculation → overlapping measurement → measurement result display' to reduce the process time. In order to obtain an increase in productivity through the following, the following description focuses on the core technical idea of the present invention.

먼저, 도 3을 참조하면, 본 발명에 따른 임계치수 및 중첩도 측정 방법을 구현하기 위한 장치는, 중첩도 측정용의 광원(350), 중첩도 측정 수단(360) 및 임계치수 측정용의 전자 공급원(320), 임계치수 측정 수단(330), 임계치수용 정렬 수단(340)을 개별구비하고, 웨이퍼 스테이지(370), 저장 수단(380) 및 표시 수단(390)을 공통 구비하며, 그와 같은 구성 부재 전반을 제어하는 장치 제어 수단(310)을 구비한다.First, referring to FIG. 3, an apparatus for implementing a method for measuring a critical dimension and an overlapping degree according to the present invention includes a light source 350 for overlapping degree measurement, an overlapping degree measuring means 360 and an electron for threshold dimension measurement. The source 320, the critical dimension measuring means 330, the critical dimension alignment means 340 are individually equipped, and the wafer stage 370, the storage means 380 and the display means 390 are commonly provided, and such And apparatus control means (310) for controlling the entire constituent member.

그중에서 중첩도 측정용의 광원(350), 중첩도 측정 수단(360)은 통상적인 중첩도 측정 장비에서의 기능과 동일한 역할을 수행하고, 임계치수 측정용의 전자 공급원(320), 임계치수 측정 수단(330), 임계치수용 정렬 수단(340)은 통상적인 전자 주사 현미경에서의 임계 치수 측정 동작과 동일하므로, 이에 대한 설명은 생략한다.Among them, the light source 350 for overlapping degree measurement and the overlapping degree measuring means 360 play the same role as the functions in the conventional overlapping degree measurement equipment, and the electron source 320 for threshold dimension measurement and the critical dimension measurement The means 330 and the critical dimension aligning means 340 are the same as the critical dimension measuring operation in the conventional electron scanning microscope, and thus description thereof is omitted.

웨이퍼 스테이지(370)는 광원(350)으로부터의 광조사 영역과 전자 공급원(320)으로부터의 전자 빔 주사 영역을 경유하는 이동 경로 상에서, 장치 제어 수단(310)의 제어에 의거하여, 웨이퍼를 안착한 상태에서 이동한다. 이때, 본 실시예에서는 웨이퍼 스테이지(370)에 도시 생략한 이동 수단을 포함한다.The wafer stage 370 is placed on the wafer under the control of the apparatus control means 310 on the movement path via the light irradiation region from the light source 350 and the electron beam scanning region from the electron source 320. Move on. At this time, in the present embodiment, the wafer stage 370 includes moving means not shown.

저장 수단(380)은 통상적인 메모리(memory)로 구성되며, 임계 부호와 중첩 부호의 상대적 위치 정보가 기저장되어 있으며, 임계 치수 측정 수단에서 측정된 임계 치수 정보와 중첩도 측정 수단에서 측정한 중첩도 정보가 저장된다. 이때, 임계 부호와 중첩 부호의 상대적 위치 정보는 레티클 제조 업체로부터 제공받은 레티클 정보로부터 얻을 수 있을 것이다.The storage means 380 is composed of a conventional memory, and pre-stored the relative position information of the critical code and the superimposed code, the superimposition measured by the critical dimension information measured by the critical dimension measuring means and the superimposition measure means. The degree information is stored. In this case, the relative position information of the threshold code and the overlap code may be obtained from the reticle information provided from the reticle manufacturer.

표시 수단(390)은 음극선관 표시 장치(CRT(cathode-ray tube) display unit) 및 그 신호 처리 수단을 포함하여 이루어지며, 장치 제어 수단(310)의 제어에 의해서 제공되는 임계치수 정보 및 중첩도 정보를 화상 및 문자로 표시한다.The display means 390 includes a cathode-ray tube display unit (CRT) and a signal processing means thereof, and the critical dimension information and the degree of overlap provided by the control of the apparatus control means 310. Information is displayed in images and text.

장치 제어 수단(370)은 기설정된 임계 부호 및 중첩 부호의 상대적 위치 및 레티클과 패턴간의 축소 배율로부터 스테이지 웨이퍼(370)의 이동 위치를 산출하고, 그 산출된 이동 위치에 의거하여 스테이지 웨이퍼(370)를 구동 제어함으로써, 중첩 부호에 의한 중첩도 측정용 정렬을 대신한다. 이때, 장치 제어 수단(370)으로부터 산출된 위치로 직접 이동하므로, 정렬에 소요되는 공정 시간이 단축될 것이다.The apparatus control means 370 calculates the movement position of the stage wafer 370 from the relative position of the predetermined threshold code and the overlapping code and the reduced magnification between the reticle and the pattern, and the stage wafer 370 based on the calculated movement position. By driving control, superimposition by superimposition code replaces measurement alignment. At this time, since it moves directly to the position calculated from the device control means 370, the process time required for alignment will be shortened.

이하, 상술한 기능을 수행하는 구성 부재로 이루어진 장치에서 본 발명에 따른 임계 치수 및 중첩도 측정이 이루어지는 과정에 대해서 도 4를 중심으로 도 3 및 도 5를 참조하여 설명하면 다음과 같다.Hereinafter, a process of measuring the critical dimension and the overlapping degree according to the present invention in a device composed of a member that performs the above-described function will be described with reference to FIGS. 3 and 5 with reference to FIG. 4.

먼저, 웨이퍼 스테이지(370)에 웨이퍼(도시 생략함)가 탑재된 상태에서(S 10), 측정 장비의 스위치가 턴온(turn on)되면(S 20), 장치 제어 수단(310)은 전자 빔을 주사하도록 전자 공급원(320)을 제어하는 한편, 전자 공급원(320)의 전자 빔 주사 영역 내로 웨이퍼를 이동시키도록 웨이퍼 스테이지(370)를 구동 제어한다. 그러한 장치 제어 수단(320)의 제어에 의해서, 전자 공급원(320)에서는 전자 빔을 주사하고(S 30), 웨이퍼 스테이지(370)은 전자 빔 주사 영역 내로 웨이퍼를 이동시킨다(S 40).First, in a state where a wafer (not shown) is mounted on the wafer stage 370 (S 10), when the switch of the measuring equipment is turned on (S 20), the device control means 310 generates an electron beam. The electron source 320 is controlled to scan while the wafer stage 370 is drive controlled to move the wafer into the electron beam scanning region of the electron source 320. By the control of such device control means 320, the electron source 320 scans the electron beam (S 30), and the wafer stage 370 moves the wafer into the electron beam scanning region (S 40).

이후, 장치 제어 수단(310)의 제어에 의해서, 임계치수용 정렬 수단(340)에서는 전자 공급원(320)으로부터의 전자 빔 주사 영역 내에 돌입한 웨이퍼에 대해서 임계 부호(510)를 이용한 정렬을 수행한다. 즉, 도 5에 도시된 바와 같이 레티클(500)상에는 임계 부호(510)가 형성되어 있는 바, 그와 같은 임계 부호(510)를 이용하여 웨이퍼를 임계 치수 측정 위치에 정렬한다(S 50).Subsequently, by the control of the device control means 310, the critical dimension alignment means 340 performs alignment using the threshold code 510 on the wafer that has entered the electron beam scanning region from the electron source 320. That is, as shown in FIG. 5, the critical code 510 is formed on the reticle 500, and the wafer is aligned at the critical dimension measurement position using the critical code 510 (S 50).

그와 같은 정렬에 의해서, 전자 공급원(320)으로부터 주사되는 전자빔은 웨이퍼의 전면에 주사되고, 그와 같이 주사된 전자 빔은 웨이퍼의 표면에 도포된 시료에 의해서 반사되어 2차 전자 빔으로 방출된다. 임계치수 측정 수단(330)에서는 그와 같이 방출되는 2차 전자 빔을 검출한 후, 그 검출된 2차 전자 빔을 장치 제어 수단(310)에서 인식할 수 있는 전기적 신호, 즉, 측정된 임계 치수 정보(이하, '임계 정보'라 칭함)로 변환하여 장치 제어 수단(310)에 제공한다(S 60).By such alignment, the electron beam scanned from the electron source 320 is scanned on the front surface of the wafer, and the electron beam thus scanned is reflected by the sample applied on the surface of the wafer and emitted into the secondary electron beam. . The critical dimension measuring means 330 detects the secondary electron beam emitted as such, and then detects the detected secondary electron beam by the apparatus control means 310, that is, the measured critical dimension. Information is converted into information (hereinafter referred to as "critical information") and provided to the device control means 310 (S60).

장치 제어 수단(310)에서는 임계치수 측정 수단(330)에서 제공답은 임계 정보를 저장 수단(380)의 소정 영역에 저장한다(S 70).In the device control unit 310, the answer provided by the threshold measurement unit 330 stores the threshold information in a predetermined area of the storage unit 380 (S 70).

한편, S 60 및 S 70 단계가 진행되는 동안, 장치 제어 수단(310)에서는 기설정된 임계 부호(510)와 중첩 부호(520)의 상대적 위치 및 레티클과 웨이퍼 상의 패턴과의 축소 배율에 의거하여 중첩 부호를 측정하기 위한 이동 위치를 산출한다. 즉, 본 발명에서는 저장부(380)에 레티클 제조 회사등으로부터 제공받은 레티클 정보, 즉, 중첩 부호의 위치 정보, 임계 부호의 위치 정보 및 레티클의 축소 배율 정보 등이 기저장되어 있으므로, 장치 제어 수단(310)에서는 다음과 같은 과정에 의해서 중첩도를 측정하기 위한 웨이퍼의 이동 위치를 산출한다.On the other hand, during the steps S60 and S70, the device control means 310 overlaps based on the preset position of the threshold code 510 and the overlap code 520 and the reduction ratio between the reticle and the pattern on the wafer. The moving position for measuring the sign is calculated. That is, in the present invention, since the reticle information provided from the reticle manufacturing company or the like, that is, the position information of the superimposed code, the position information of the critical code, the reduced magnification information of the reticle, and the like are stored in the storage unit 380, the device control means. In 310, the moving position of the wafer for measuring the degree of overlap is calculated by the following process.

먼저, 도 5에 도시된 바와 같이, 임계 부호(510)의 위치 정보(예를 들어, 좌표(x1,y1))와 중첩 부호(520)의 위치 정보(예를 들어, 좌표(x2, y2))로부터, 임계 부호(510)에 대한 중첩 부호(520)의 상대적 위치를 산출한다. 예를 들어, 임계 부호(510)에 대한 x방향으로의 이동량 Δx와 y방향으로의 이동량Δy를 산출한다. 다른 실시예에서는, 임계 부호(510)의 위치(x1,y1)에 대한 중첩 부호(520)의 위치(x2, y2)가 갖는 방향(예를 들어, θ) 및 직선 거리(L)로 이루어진 벡터로 산출할 수도 있을 것이다. 그 다음, 장치 제어 수단(310)은 그와 같이 산출된 값을, 레티클에 대한 웨이퍼(500) 상의 패턴이 갖는 축소 배율(예를 들어, 1/5)로 축소해서 최종 이동 위치를 산출한다. 즉, x,y방향에 대한 이동 거리(Δx/5, Δy/5) 또는 임계 부호(510)에 대해서 중첩 부호(520)가 이루는 방향(θ)으로의 직선 거리 L/5을 산출한다.(S 80)First, as shown in FIG. 5, the position information (eg, coordinates (x1, y1)) of the threshold code 510 and the position information (eg, coordinates (x2, y2)) of the superimposition code 520. ), The relative position of the overlap code 520 with respect to the threshold code 510 is calculated. For example, the movement amount Δx in the x direction and the movement amount Δy in the y direction with respect to the threshold code 510 are calculated. In another embodiment, a vector consisting of a direction (eg, θ) and a straight line distance L of the position (x2, y2) of the superposition code 520 with respect to the position (x1, y1) of the threshold code 510. It may be calculated as The device control means 310 then reduces the calculated value to a reduction factor (e.g., 1/5) of the pattern on the wafer 500 for the reticle to calculate the final moving position. In other words, the linear distance L / 5 in the direction [theta] formed by the superimposition code 520 with respect to the moving distances [Delta] x / 5 and [Delta] y / 5) or the threshold code 510 in the x and y directions is calculated. S 80)

이후, 장치 제어 수단(310)은 임계 정보에 대한 저장이 완료되고(S 90), 중첩도 측정을 위한 이동 위치에 대한 정보의 산출이 완료되면(S 100), 그 산출된 이동 위치 위치 정보에 의거하여 웨이퍼 스테이지(370)를 구동 제어한다. 웨이퍼 스테이지(370)는 장치 제어 수단(310)의 구동 제어에 의해서, 중첩도를 측정하기 위한 위치에 정확히 이송된다. 이때, 임계 치수에 대한 정렬이 완료된 상태에서 웨이퍼의 이동이 이루어지므로 중첩 부호에 의한 정렬 위치에 웨이퍼가 정확히 배치될 것이다.(S 110)Subsequently, the device control unit 310 completes storing of the critical information (S90), and when the calculation of the information on the movement position for the overlapping degree measurement is completed (S100), the calculated movement position position information is added to the calculated movement position position information. Drive control of the wafer stage 370 is performed based on this. The wafer stage 370 is precisely transferred to the position for measuring the degree of overlap by the drive control of the apparatus control means 310. At this time, since the wafer is moved in the state where the alignment with respect to the critical dimension is completed, the wafer will be correctly positioned at the alignment position by the superimposition code.

한편, S 110 단계가 진행되는 전 또는 후에 장치 제어 수단(310)은 전자 빔의 주사를 중단하도록 전자 공급원(320)을 제어하는 한편, 중첩도 측정을 위한 광을 조사하도록 광원(350)을 구동 제어한다. 그와 같은 장치 제어 수단(310)의 제어에 의거하여 전자 공급원(320)은 전자 빔의 주사를 중단하고, 광원(350)에서는 중첩도 측정용 광을 조사하며, 그와 같이 조사된 광은 웨이퍼의 표면으로부터 반사된다.(S 120)Meanwhile, before or after step S 110, the device control unit 310 controls the electron source 320 to stop scanning of the electron beam, and drives the light source 350 to irradiate light for measuring the overlapping degree. To control. Under the control of such device control means 310, the electron source 320 stops scanning of the electron beam, the light source 350 irradiates the light for measuring the overlapping degree, and the light so irradiated is a wafer. Reflected from the surface of (S 120)

장치 제어 수단(310)의 제어에 의해서, 중첩도 측정 수단(360)은 그와 같이 웨이퍼 표면으로부터 반사되는 반사광을 검출하고, 그 검출된 반사광을 장치 제어 수단(310)에서 인식할 수 있는 전기적 신호, 즉 측정된 중첩도에 대한 정보(이하, '중첩 정보'라 칭함)로 변환하며, 그 변환된 중첩 정보를 장치 제어 수단(310)에 제공한다.(S 130)By the control of the device control means 310, the overlapping degree measuring means 360 detects the reflected light reflected from the wafer surface as such, and the detected reflected light is an electrical signal that can be recognized by the device control means 310. In other words, the information is converted into information on the measured degree of overlap (hereinafter, referred to as 'nested information'), and the converted overlap information is provided to the device control means 310 (S 130).

중첩도 측정 수단(360)으로부터 중첩 정보를 제공받은 장치 제어 수단(310)은, 그 중첩 정보를 저장 수단(380)에 저장(S 140)하는 한편, 이전 단계(즉, S 70 단계)에서 저장한 임계 정보와 S 130 단계에서 제공받은 중첩 정보를 표시 수단(390)에 제공한다. 표시 수단(390)에서는 장치 제어 수단(310)으로부터 제공받은 임계 정보 및 중첩 정보를 모니터(도시 생략한) 등의 주사 주기와 동기(同期)하여 화면상에 화상 또는 문자등으로 표시한다(S 150).The device control means 310, which has received the overlapping information from the overlapping degree measuring means 360, stores the overlapping information in the storage means 380 (S 140), while storing it in a previous step (i.e., step S 70). The critical information and the overlapping information provided in step S 130 are provided to the display means 390. In the display means 390, the critical information and the superimposition information provided from the device control means 310 are displayed on the screen as an image or a text in synchronization with a scanning period such as a monitor (not shown) (S 150). ).

상술한 본 발명에 따르면, 임계 치수 측정과 중첩도 측정을 일원화하는 과정에서, 중첩되는 단계를 공통으로 수행함으로써, 공정에 소요되는 시간을 단축시킬 수 있어, 생산효율이 증대되는 효과를 얻을 수 있다.According to the present invention described above, in the process of unifying the critical dimension measurement and the degree of overlap measurement, by performing the overlapping steps in common, the time required for the process can be shortened, and the production efficiency can be increased. .

Claims (3)

웨이퍼 상에 형성된 패턴의 임계 치수 및 중첩도를 일체화된 장비로 측정하는 방법에 있어서,In the method for measuring the critical dimension and the degree of overlap of the pattern formed on the wafer with the integrated equipment, 상기 임계 치수를 측정하기 위한 임계 부호에 의거해서 상기 웨이퍼를 임계 치수 측정 위치에 정렬하는 제 1 단계;A first step of aligning the wafer to a critical dimension measurement position based on a critical sign for measuring the critical dimension; 상기 웨이퍼 상에 형성된 패턴의 임계 치수를 측정함과 동시에 기설정된 레티클 정보에 의거하여 상기 웨이퍼의 중첩도 측정 위치를 산출하는 제 2 단계;A second step of measuring a critical dimension of a pattern formed on the wafer and calculating an overlapping degree measurement position of the wafer based on preset reticle information; 상기 제 2 단계에서 측정된 임계 치수에 대한 정보를 저장하는 제 3 단계;A third step of storing information on the critical dimension measured in the second step; 상기 제 2 단계에서 산출된 중첩도 측정 위치로 상기 웨이퍼를 이동하는 제 4 단계;A fourth step of moving the wafer to the overlap measurement position calculated in the second step; 상기 웨이퍼에 형성된 패턴의 중첩도를 측정하고, 상기 측정된 중첩도에 대한 정보를 저장하는 제 5 단계;Measuring a degree of overlap of the patterns formed on the wafer and storing information about the measured degree of overlap; 상기 저장된 임계 치수에 대한 정보 및 중첩도에 대한 정보를 표시하는 제 6 단계를 포함하는 임계 치수 및 중첩도 측정 방법.And a sixth step of displaying the information on the stored critical dimension and the information on the overlapping degree. 제 1 항에 있어서,The method of claim 1, 상기 레티클 정보는, 임계 부호의 위치 정보(x1,y1), 중첩 부호의 위치 정보(x2,y2) 및 축소 배율 정보(×1/z)로 이루어지고,The reticle information is composed of position information (x1, y1) of critical code, position information (x2, y2) of superimposed code, and reduced magnification information (× 1 / z), 상기 제 2 단계의 중첩도 측정 위치를 산출하는 단계는, x축 이동 거리 Δx와 y축 이동 거리 Δy에 상기 축소 배율(×1/z)을 각각 곱하여 산출하는 것을 특징으로 하는 임계 치수 및 중첩도 측정 방법.The calculating of the overlapping degree measuring position in the second step includes calculating the multiplying reduction factor (x1 / z) by the x-axis movement distance Δx and the y-axis movement distance Δy, respectively. How to measure. 제 1 항에 있어서,The method of claim 1, 상기 레티클 정보는, 임계 부호의 위치 정보(x1,y1), 중첩 부호의 위치 정보(x2,y2) 및 축소 배율 정보(×1/z)로 이루어지고,The reticle information is composed of position information (x1, y1) of critical code, position information (x2, y2) of superimposed code, and reduced magnification information (× 1 / z), 상기 제 2 단계의 중첩도 측정 위치를 산출하는 단계는,The step of calculating the overlap measurement position of the second step, 상기 임계 부호에 대한 상기 중첩 부호의 방향(θ)과, 상기 임계 부호와 상기 중첩 부호의 직선 거리(L)에 상기 축소 배율(×1/z)을 곱한 이동 거리(L/z)로 산출하는 것을 특징으로 하는 중첩도 측정 방법.The direction (θ) of the superimposed code with respect to the threshold code and the linear distance L of the superimposed code and the superimposed code are calculated as a moving distance (L / z) multiplied by the reduction factor (× 1 / z). Superposition degree measurement method, characterized in that.
KR1019990010478A 1999-03-26 1999-03-26 Method for measuring critical dimension and overlay in semiconductor fabricate process KR100292063B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990010478A KR100292063B1 (en) 1999-03-26 1999-03-26 Method for measuring critical dimension and overlay in semiconductor fabricate process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990010478A KR100292063B1 (en) 1999-03-26 1999-03-26 Method for measuring critical dimension and overlay in semiconductor fabricate process

Publications (2)

Publication Number Publication Date
KR20000061438A true KR20000061438A (en) 2000-10-16
KR100292063B1 KR100292063B1 (en) 2001-06-01

Family

ID=19577850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990010478A KR100292063B1 (en) 1999-03-26 1999-03-26 Method for measuring critical dimension and overlay in semiconductor fabricate process

Country Status (1)

Country Link
KR (1) KR100292063B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663367B1 (en) * 2005-12-06 2007-01-02 삼성전자주식회사 Method for measuring critical dimension of semiconductor device and related apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107301961A (en) * 2017-06-15 2017-10-27 武汉华星光电技术有限公司 The method that via size is measured with figure registration accuracy with point position

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960014963B1 (en) * 1993-10-15 1996-10-23 현대전자산업 주식회사 Manufacturing method of semiconductor device
US5633714A (en) * 1994-12-19 1997-05-27 International Business Machines Corporation Preprocessing of image amplitude and phase data for CD and OL measurement
US5701013A (en) * 1996-06-07 1997-12-23 Mosel Viltelic, Inc. Wafer metrology pattern integrating both overlay and critical dimension features for SEM or AFM measurements
US5736863A (en) * 1996-06-19 1998-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Abatement of electron beam charging distortion during dimensional measurements of integrated circuit patterns with scanning electron microscopy by the utilization of specially designed test structures
JPH10209012A (en) * 1997-01-23 1998-08-07 Mitsubishi Electric Corp Mask detection device
JPH1145851A (en) * 1997-07-24 1999-02-16 Nikon Corp Exposure method and manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663367B1 (en) * 2005-12-06 2007-01-02 삼성전자주식회사 Method for measuring critical dimension of semiconductor device and related apparatus

Also Published As

Publication number Publication date
KR100292063B1 (en) 2001-06-01

Similar Documents

Publication Publication Date Title
US7518717B2 (en) Exposure apparatus and a device manufacturing method using the same
US9797846B2 (en) Inspection method and template
JPH0950951A (en) Lithography method and lithography apparatus
JPH1154407A (en) Method of registration
JP2006237052A (en) Information display method, information display program, information display apparatus, device manufacturing system and substrate processing apparatus
KR20030063199A (en) Pattern test device
US6529263B2 (en) Position detection apparatus having a plurality of detection sections, and exposure apparatus
US6600561B2 (en) Apparatus and method for measuring pattern alignment error
US5635722A (en) Projection exposure method and apparatus capable of performing focus detection with high accuracy
KR100292063B1 (en) Method for measuring critical dimension and overlay in semiconductor fabricate process
KR100396146B1 (en) Position fitting apparatus and methods
US5608226A (en) Electron-beam exposure method and system
JP3836735B2 (en) Circuit pattern inspection device
JPWO2003104746A1 (en) Position measuring method, exposure method, exposure apparatus, and device manufacturing method
US6868354B2 (en) Method of detecting a pattern and an apparatus thereof
JPS6258621A (en) Fine pattern forming method
JPS6018738A (en) Characteristic measuring device for optical projection system
JPWO2002049083A1 (en) Position measuring method, exposure method and apparatus, device manufacturing method
KR102623923B1 (en) Inspection tool and method of determining a distortion of an inspection tool
JP2002367883A (en) Mark detection method, method and apparatus for charged particle beam exposure, and method for manufacturing device
JPS60160613A (en) Projected exposure
JP3564730B2 (en) Projection exposure apparatus and method
JPH0785794A (en) Device and method for inspecting phosphor screen of cathode-ray tube
JPH10289842A (en) Electron beam aligning method and device
JP2021173915A (en) Information processing device and information processing method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080103

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee