KR20000058421A

KR20000058421A - 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템

Info

Publication number: KR20000058421A
Application number: KR1020000026985A
Authority: KR
Inventors: 이은석
Original assignee: 이은석; 김홍기; 탑헤드닷컴 주식회사
Priority date: 2000-05-19
Filing date: 2000-05-19
Publication date: 2000-10-05
Also published as: KR100350019B1; US6630913B2; WO2001089193A3; US20020122141A1; WO2001089193A2; AU5888501A

Abstract

본 발명은 다수의 모니터를 구동시켜 주기 위하여 클럭 신호의 한 주기 동안에 다수의 화면을 구동할 수 있는 비디오 신호를 각각 출력해 주는 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템에 관한 것으로, 클럭 신호를 출력해 주는 클럭 공급부(10)와; 상기 클럭 신호의 주기에 맞추어 메모리 액세스 신호를 출력해 주는 모니터 제어부(20)와; 상기 모니터 제어부(20)에서 출력되는 메모리 액세스 신호를 입력받고, 비디오 카드(90)로부터 단일 케이블(95)를 통하여 비디오 신호 및 수평/수직 동기 신호를 입력받아 상기 모니터 제어부(20)에서 출력되는 메모리 액세스 신호에 맞추어 데이터 신호를 출력시켜 주는 메모리 버퍼(30)와; 상기 메모리 버퍼(30)에서 출력되는 데이터 신호를 한 주기 동안에 다수의 데이터로 분할하여 각각의 모니터(72, 74)로 래치된 데이터를 출력해 주는 다수의 래치 회로(40, 45)와; 상기 클럭 공급부(10)에서 출력되는 클럭 신호를 반전시켜서 출력하는 인버터(50)와; 상기 인버터(50)의 출력을 지연시켜서 출력해 주는 지연 회로(60)와; 상기 지연 회로(60)의 클럭 신호를 입력받아 플립플롭 출력시켜 상기 다수의 래치 회로로 입력시켜 주는 플립플롭 회로(65)로 구성된다.

Description

다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템{Video Signal Processing System for Driving Multiple Monitors}

본 발명은 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템에 관한 것으로, 다수의 화면으로 구성된 모니터를 한 개의 비디오 카드와 단일 케이블로 연결하여 구동시켜 주기 위하여 클럭 신호의 한 주기 동안에 다수의 화면을 구동할 수 있는 비디오 신호를 각각 출력해 주는 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템에 관한 것이다.

일반적으로, 비디오 카드 즉, 비디오 그래픽 어댑터는 컴퓨터의 영상(문자와 그림) 정보를 처리하여 모니터로 출력하는 장치로써 모니터의 각 발광 점(pixel 또는 dot)이 표시할 색과 밝기를 조정하는 장치로써, 디스플레이 어댑터, 그래픽 카드, 그래픽 어댑터, 비디오 어댑터 등의 다른 이름으로 부르기도 한다.

이러한 기능을 갖고 있는 디스플레이 어댑터 구조는 버스 유형을 제외한다면 외관상 비슷한 구조를 갖고 있다. 이 것은 VESA와 PCI, AGP 디스플레이 어댑터를 구분하는 유일한 기준이 입출력 버스의 차이밖에 없다는 것을 의미하며, 그 구성은 비디오칩(CRTC), 비디오램, VGA 바이오스램, 피처 커넥터(Feature Connector), VESA 피처 커넥터(VAFC : VESA Advanced Feature Connector), 한글 폰트 롬, 한글 신호 처리 칩, 비디오 신호 출력 커넥터 등으로 구성된다.

상기한 바와 같은 디스플레이 어댑터와 모니터를 연결해 주는 커넥터는 15핀 D형 커넥터와 BNC 커넥터, USB 커넥터가 있다.

그런데, 상기 BNC 커넥터는 RGB 외에 수평/수직 동기 신호까지 모두 5개의 커넥터를 사용하기 때문에 VESA 데이터 채널 신호를 주고받을 수 없어서, 윈도우 98의 PnP기능으로 모니터를 감지할 수 없으므로 BNC 케이블로 연결할 경우에는 윈도우 98에서 모니터 종류를 수동으로 지정해줘야 한다는 단점이 있다.

한편, 비디오의 영상이 수백 개의 주사선으로 구성되어 있는데, 이 주사선을 밝기에 따른 전기의 강약으로 변화시켜 전선이나 전파로 영상을 보내는데, 그 것을 수신한 측에서는 하나의 선의 길이나 어느 선이 화면의 시작인가를 알 수 없다.

그래서, 영상 신호(R/G/B)를 보낼 때에 하나의 선의 길이와 화면의 시작하는 부분에 표시를 붙인다.

하나의 선의 길이를 나타내는 표시를 비디오 신호에서는 수평 동기 신호라고 말하며, 화면의 시작을 나타내는 표시를 수직 동기 신호라 말한다. 이렇게 하면 원래의 화상을 재구성할 수 있다.

그리고, 비디오 카드에서 나온 신호는 CRT의 후면에 있는 세 개의 전자총으로 보내진다. 각 전자총은 3가지의 주요색(R, G, B)마다 전자 스트림을 쏘게 되며 스트림의 강도는 비디오 보드에서 나온 신호로 조절된다.

한 대의 컴퓨터로써 여러 개의 모니터를 구동시켜 주기 위해서는 모니터의 수에 대응하는 수의 비디오 카드를 컴퓨터에 연결하여 각각의 모니터를 구동시켜 주면 된다.

이러한 기능을 구현하기 위해서는 듀얼 모니터 기능을 갖는 한 개의 비디오 카드를 이용하여 두 개의 모니터를 구동 제어하면 된다.

그런데, 이렇게 하기 위해서는 별도의 듀얼 모니터용 비디오 카드를 이용하여야 하고, 이 듀얼 모니터용 비디오 카드는 출력 포트가 2개 형성되어 있어서, 각각의 모니터에 각각의 연결 케이블로써 연결해 주어야 한다.

그리고, 1개의 출력 포트를 갖는 비디오 카드를 이용하여 다수의 모니터를 구동하기 위해서는 모니터의 수에 대응하는 수의 비디오 카드를 이용하여, 각각을 연결해 주는 커넥터 케이블을 연결해 주어야만 한다.

상기와 같이 동작하는 기존의 비디오 카드의 구성은 도 1에 나타낸 바와 같이, 비디오 신호 전송을 위한 클럭 신호(CLK)를 출력해 주는 클럭 공급부(1)와; 상기 클럭 공급부에서 공급되는 클럭 신호의 주기에 맞추어 메모리 액세스 신호를 출력해 주는 모니터 제어부(2)와; 상기 모니터 제어부(2)에서 출력되는 메모리 액세스 신호(MA)를 입력받고, 비디오 신호 및 수평/수직 동기 신호(R/G/B, H/V-sync)를 입력받아 상기 모니터 제어부(2)에서 출력되는 메모리 액세스 신호(MA)에 맞추어 데이터 신호를 출력시켜 주는 메모리(3)와; 상기 메모리(3)에서 출력되는 데이터 신호(DATA)를 래치시켜서 모니터에 공급해 주는 래치 회로(4)와; 상기 클럭 공급부(1)에서 출력되는 클럭 신호(CLK)를 반전시켜서 상기 래치 회로(4)에 공급해 주는 인버터(5)로 구성되어 있다.

상기와 같은 기존의 모니터 구동 신호 제어 회로의 동작을 설명하기 위하여, 각 부의 파형 출력을 도 2에 나타내었으며, 상기 클럭 공급부(1)로부터 출력되는 클럭 신호(CLK, 도 1의 a점, 도 2의 a 파형)는 모니터 제어부(2)로 인가되고, 동시에 인버터(5)에 의하여 반전된 클럭(도 1의 b점, 도 2의 b 파형)은 래치 회로(4)에 인가된다.

한편, 클럭 신호(CLK)를 공급받은 모니터 제어부(2)는 메모리 액세스 신호(MA)를 메모리(3)에 공급하고, 메모리(3)는 별도로 입력되는 비디오 신호 및 동기 신호(R/G/B, H/V-sync)를 상기 모니터 제어부(3)에서 공급되는 메모리 액세스 신호(MA)를 이용하여 데이터 신호(DATA)를 출력하는데, 이 데이터 신호(DATA)는 상기 메모리 액세스 신호(MA)보다 약간의 시간(dT₁)이 지연되어 출력된다.

메모리(3)에서 출력된 데이터 신호(DATA)는 래치 회로(4)에 인가되어, 상기 인버터(5)를 통하여 반전되어 공급되는 클럭 신호의 한 주기 동안 래치 회로(4)에 래치된 데이터만 액세스되어 출력단으로 인가되어 모니터 화면상에 디스플레이된다.

이러한 과정은, 클럭 신호(CLK)의 한 주기동안에 하나의 모니터에 공급되는 비디오 신호가 출력된다는 것이다.

상기와 같이 동작하는 기존의 비디오 신호 처리 회로는 비디오 신호를 출력시켜 주는 클럭 신호의 한 주기 동안에 한 개의 비디오 신호만을 출력하기 때문에 한 개의 비디오 카드에 한 개의 모니터만 대응 연결되어 구동할 수 있다.

따라서, 기존의 비디오 신호 처리 회로를 이용하여 다수의 모니터를 구동하기 위해서는 반드시 그에 대응하는 수의 비디오 카드와, 연결 케이블을 이용해야만 하기 때문에 경제적인 부담이 가중되는 문제점이 있었다.

그리고, 한 개의 비디오 카드에 출력 포트가 2개 있는 듀얼 모니터용 비디오 카드를 이용한다 하더라도, 각각의 비디오 카드 출력 포트와 연결되는 모니터는 각각의 별도 연결 케이블을 이용하여 연결해 주어야만 하는 문제점이 있었다.

따라서 본 발명은 이러한 종래 기술의 문제점을 감안하여 안출된 것으로, 그 목적은 한 개의 출력 포트를 갖는 비디오 카드의 출력 신호를 제어하여 1개의 비디오 카드로써 2개 이상의 모니터를 구동할 수 있도록 함으로써, 1개의 연결 케이블만으로도 모니터를 제어할 수 있는 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템을 제공하는데 있다.

도 1은 종래의 비디오 신호 처리 시스템의 구성도.

도 2는 도 1에서 각부의 출력 신호 형태를 나타낸 파형도.

도 3은 본 발명에 따른 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템을 설명하기 위한 컴퓨터 구성도.

도 4는 본 발명에 따른 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템의 구성도.

도 5는 도 4에서 각부의 출력 신호 형태를 나타낸 파형도.

* 도면의 주요 부분에 대한 부호 설명 *

10 : 클럭 공급부 20 : 모니터 제어부

30 : 램 버퍼 40 : 래치 회로 1

45 : 래치 회로 2 50 : 인버터

60 : 지연 회로 65 : D형 플립플롭

70 : 모니터 72 : 주화면

74 : 보조화면 80 : CPU

90 : 비디오 카드 100 : 비디오 신호 처리 회로

CLK : 클럭 신호 MA : 메모리 어드레스 신호

DATA : 데이터

상기한 목적을 달성하기 위하여, 본 발명은 다수의 모니터를 구동할 수 있도록 컴퓨터의 비디오 카드에서 출력되는 비디오 신호를 다수의 비디오 신호로 분리하여 각각의 모니터에 공급해 주는 비디오 신호 처리 회로에 있어서, 비디오 신호 전송을 위한 클럭 신호를 출력해 주는 클럭 공급부와; 상기 클럭 공급부에서 공급되는 클럭 신호의 주기에 맞추어 메모리 액세스 신호를 출력해 주는 모니터 제어부와; 상기 모니터 제어부에서 출력되는 메모리 액세스 신호를 입력받고, 비디오 카드로부터 단일 케이블을 통하여 비디오 신호 및 수평/수직 동기 신호를 입력받아 상기 모니터 제어부에서 출력되는 메모리 액세스 신호(MA)에 맞추어 데이터 신호를 출력시켜 주는 메모리와; 상기 메모리에서 출력되는 데이터를 래치한 후에 상기 클럭 신호의 한 주기 동안에 다수로 분할하여 각각의 모니터로 래치된 데이터를 출력해 주는 다수의 래치 회로와; 상기 클럭 공급부에서 출력되는 클럭 신호를 반전시켜서 출력하는 인버터와; 상기 인버터에 의하여 반전된 클럭 신호를 지연시켜서 출력해 주는 지연 회로와; 상기 지연 회로의 클럭 신호를 입력받아 플립플롭 출력시켜 상기 다수의 래치 회로로 입력시켜 주는 플립플롭 회로로 구성되는 것을 특징으로 하는 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템을 제공한다.

상기한 바와 같이 본 발명에서는 클럭 신호의 한 주기 동안에 출력되는 비디오 신호를 다수의 비디오 신호로 분할하여 출력함으로써, 한 개의 비디오 카드로써 다수의 모니터를 구동할 수 있는 것이다.

(실시예)

이하에 상기한 본 발명을 바람직한 실시예가 도시된 첨부 도면을 참고하여 더욱 상세하게 설명한다.

첨부한 도면, 도 3은 본 발명에 따른 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템을 설명하기 위한 컴퓨터 구성도, 도 4는 본 발명에 따른 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템의 구성도, 도 5는 도 4에서 각부의 출력 신호 형태를 나타낸 파형도이다.

본 발명에 따른 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템은 도 3에 나타낸 바와 같이, 컴퓨터의 CPU(80)에서 출력되는 비디오 신호를 처리하여 출력해 주는 비디오 카드(90)로부터 한 개의 비디오 케이블(95)을 통하여 비디오 신호를 입력받아서 2개의 모니터(72, 74)를 구동하기 위하여 각각의 비디오 신호로 분할해 주는 비디오 신호 처리 회로(100)로 구성된다.

이와 같은 기능을 갖는 비디오 신호 처리 회로(100)는 도 4에 나타낸 바와 같이, 비디오 신호 전송을 위한 클럭 신호(CLK)를 출력해 주는 클럭 공급부(10)와; 상기 클럭 공급부(10)에서 공급되는 클럭 신호(CLK)의 주기에 맞추어 메모리 액세스 신호(MA)를 출력해 주는 모니터 제어부(20)와; 상기 모니터 제어부(20)에서 출력되는 메모리 액세스 신호(MA)를 입력받고, 비디오 카드(90)로부터 단일 케이블(95)을 통하여 비디오 신호(R/G/B) 및 수평/수직 동기 신호(H/V-sync)를 입력받아 상기 모니터 제어부(20)에서 출력되는 메모리 액세스 신호(MA)에 맞추어 데이터 신호를 출력시켜 주는 메모리 버퍼(30)와; 상기 메모리 버퍼(30)에서 출력되는 데이터 신호를 래치한 후에 상기 클럭 신호(CLK)의 한 주기 동안에 2개의 데이터로 분할하여 각각의 모니터(72, 74)로 래치된 데이터를 출력해 주는 2 개의 래치 회로(40, 45)와; 상기 클럭 공급부(10)에서 출력되는 클럭 신호(CLK)를 반전시켜서 출력하는 인버터(50)와; 상기 인버터(50)에 의하여 반전된 클럭 신호(CLK)를 지연시켜서 출력해 주는 지연 회로(60)와; 상기 지연 회로(60)의 클럭 신호를 입력받아 플립플롭 출력시켜 상기 2개의 래치 회로(40, 45)로 입력시켜 주는 플립플롭 회로(65)로 구성된다.

여기서, 상기 메모리 버퍼(30)는 램 버퍼(RAM Buffer)를 이용하여 구성하고, 메모리 버퍼(30)의 출력은 래치 회로 1, 2(40, 45)에 동시에 입력된다.

상기 지연 회로(60)는 상기 인버터(50)에 의하여 반전된 클럭 신호 중에서 로우 레벨의 반주기 신호를 dT₂의 시간만큼 지연시켜 주는 것으로, 이 지연된 신호는 플립플롭 회로(65)에 입력된다.

상기 플립플롭 회로(65)는 D형 플립플로 회로로써, 상기 지연 회로(60)에 의하여 로우레벨의 신호가 지연되어 입력되는 것을 입력받아서,와신호를 출력한다.

상기 래치 회로 1, 2(40, 45)는 상기 클럭 공급부(10)에서 공급되는 클럭 신호(CLK)를 입력받아 동작하는 것으로, 상기 메모리 버퍼(30)에서 출력되는 데이터 신호(DATA)를 입력받아서, 상기 플립플롭 회로(65)에서 출력되는와에 래치되어, 데이터 신호를 래치시켜 주는 작용을 한다.

상기 클럭 공급부(10)는 컴퓨터의 중앙 처리 장치(CPU)에서 출력되는 클럭 신호로써, 이 클럭 신호(CLK)는 비디오 신호를 송출하는데 이용된다.

단, 본 발명에서는 클럭 신호가 CPU에서 출력되지만, CPU가 클럭의 공급원으로 구성되기 때문에 클럭 공급부(10)라고 표현하였다.

상기 구성으로 이루어진 본 발명에 따른 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템은 다음과 같이 작용한다.

먼저, 본 발명이 적용되는 모니터(70)는 상대적으로 많은 데이터를 표현할 수 있는 큰 화면으로 이루어진 주화면(72)과 상대적으로 작은 화면으로 이루어진 보조화면(72)으로 구성되는데, 주화면(72)은 보통 17인치 크기의 모니터를 의미하고, 보조화면(74)은 5∼8인치 정도의 모니터를 의미한다.

따라서, 주화면(72)에 공급되는 비디오 신호는 보다 많은 양의 데이터 신호를 포함하고 있어서 그 주기가 시간적으로 길고, 보조화면(74)에 공급되는 비디오 신호는 상대적으로 적은 양의 데이터 신호를 포함하고 있어서 짧은 주기를 갖는다.

본 발명은 상기와 같은 특성을 갖는 모니터를 구동하기 위한 비디오 신호를 공급하기 위한 것으로, 다음과 같이 동작한다.

중앙 처리 장치(CPU)인 클럭 공급부(10)로부터 도 5의 A 파형으로 도시한 클럭 신호(CLK)가 모니터 제어부(20)와 래치 회로 1, 2(40, 45)의 클럭 입력 단자로 인가되고, 더불어 인버터(50)를 통해 도 5의 B 파형과 같이 반전되어 출력된다.

반전된 클럭 신호(B 파형)는 지연 회로(60)에 입력되어, 로우 레벨 주기 동안 dT2 시간만큼 로우레벨 신호가 지연되어 출력된다.

한편, 클럭 공급부(10)로부터 클럭 신호(CLK)를 입력받은 모니터 제어부(20)는 도 5의 F 파형과 같은 메모리 액세스 신호(MA)를 상기 메모리 버퍼(30)로 출력한다.

상기 메모리 버퍼(30)는 비디오 카드(90)로부터 비디어 케이블(95)를 통하여 비디오 신호(R/G/B)와 수평/수직 동기 신호(H/V-sync)를 입력받아서 상기 메모리 액세스 신호(MA)에 의해서 약간의 시간(dT₁)이 지연되어 데이터 신호(DATA, 도 5의 G 파형)로 출력된다.

이렇게 출력된 데이터 신호(DATA)는 상기 래치 회로 1, 2(40, 45)에 동일하게 입력된다.

그리고, 상기 플립플롭 회로(65)에서 출력되는와는 각각 래치 회로 1(40)과 래치 회로 2(45)에 입력된다.

그런데, 여기서, 상기와신호 중에서신호의 하이 레벨 신호의 길이가 로우레벨 신호에 비하여 짧은 신호이고,신호는 로우레벨 신호의 길이가 하이 레벨 신호에 비하여 짧은 신호이다.

상기 래치 회로 1, 2(40, 45)는 로우레벨 액티브 회로이기 때문에, 플립플롭 회로(65)에서 출력되는와신호는 상기 래치 회로 1, 2(40, 45)에 입력될 때에 반전되어 입력되어, 상기 메모리 버퍼(30)에서 출력되는 데이터 신호(DATA) 중에서 래치 회로 2(45)는 후단부의 긴 신호를 래치시켜서 출력하고, 래치 회로 1(40)은 전단부의 짧은 신호를 래치시켜서 출력한다.

다시 말하면, 클럭 공급부(10)로부터 출력되는 클럭 신호(CLK, 도 5의 A 파형)가 래치 회로 1, 2(40, 45)의 클럭 단자로 인가되고, 클럭 신호(CLK)가 인버터(50)에 의해 반전되어, 지연 회로(60)에 의하여 반전된 클럭 신호(도 5의 B 파형)의 로우 레벨 신호가 dT₂시간만큼 지연되어 출력되어(도 5의 C 파형) 플립플롭 회로(65)에 입력된다.

플립플롭 회로(60)의출력 단자에서 출력되는신호(도 5의 D 파형)는 래치 회로 1(40)에 인가되어신호가 로우 레벨일 때에 데이터 신호(DATA, 도 5의 G 파형) 중에서 후단부의 데이터 신호(도 5의 I 파형)가 래치되어 출력된다.

반면에, 플립플롭 회로(65)에서 출력되는와신호 중에서신호(도 5의 E 파형)는 래치 회로 2(45)에 인가되어신호가 로우 레벨일 때에 데이터 신호(DATA, 도 5의 G 파형) 중에서 후단부의 데이터 신호(도 5의 H 파형)가 래치되어 출력된다.

이러한 식으로, 상기 메모리 액세스 신호(MA-1, MA, MA+1, MA+2, ‥‥‥)에 대응하여, 메모리 버퍼(30)의 출력인 데이터 신호(D-1, D, D+1, D+2, ‥‥‥)를 분할하여, 래치 회로 1(40)에서는 상기 데이터 신호의 전단부 부분을 래치하여 도 5의 I 파형(D"-1, D", D"+1, D"+2, ‥‥‥)으로 출력하고, 래치 회로 2(45)에서는 상기 데이터 신호의 후단부 부분을 래치하여 도 5의 H 파형(D'-1, D', D'+1, D'+2, ‥‥‥)으로 출력한다.

이와 같이, 클럭 신호(CLK)의 한 주기 동안 래치 회로 1, 2(40, 45)에 래치되었던 하나의 데이터 신호(DATA)가 각각 별도의 데이터 신호(D', D")로 분할되어 2개의 모니터를 구동할 수 있는 비디오 신호 및 동기 신호를 공급하는 것이다.

즉, 클럭 신호 한 주기 동안에 두 개의 데이터를 분리하여 공급함으로써, 기존의 사용 주파수 환경에서 한 주기 동안에 두 개의 데이터를 분리 추출하여 액세스하므로 종전에 비하여 거의 두 개의 화면 구현이 가능한 것이다.

한편, 본 발명의 실시예 설명에서 두 개의 모니터를 구동하기 위한 두 종류의 비디오 제어 신호를 합성하는 것을 설명하지 않았으나, 2개의 비디오 신호를 합성하는 것은 중앙 처리 장치에서 각각의 모니터에 공급하는 디스플레이 신호를 순차적으로 출력함으로써, 비디오 신호의 전단부에는 보조화면(74)에 표시되는 데이터를, 그 후단부에는 주화면(72)에 표시되는 데이터를 합성하여 출력하면 된다.

이러한 데이터 신호의 합성은 기존의 비디오 카드를 이용하여 소프트웨어적으로 구현할 수 있으며, 본 발명에 따른 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템은 모니터에 장착되어 구현된다.

이렇게 합성하여 출력하면, 2개의 모니터를 구동하기 위한 신호가 도 5의 G 파형과 같은 데이터 신호로 출력되는 것이다.

그리고, 상기 실시예에서는 2개의 모니터를 구동하기 위한 경우를 예로 들어 설명하였기 때문에 2개의 래치 회로만을 사용하였고, 이에 따라서 한 개의 플립플롭 회로만을 이용하였지만, 2개 이상의 모니터를 구동시켜야 하는 경우가 있으며, 상기 플립플롭 회로의와출력단에 다시 플립플롭 회로를 연결하여 래치 시간을 분할하고, 지연 회로를 비디오 신호의 길이와 동일하게 지연 시간을 설정함으로써 다수의 모니터를 구동할 수 있는 것이다.

상기와 같이 이루어진 본 발명에 따른 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템은 클럭 신호의 한 주기 동안에 모니터에 공급되는 데이터 신호에 2개의 모니터를 구동할 수 있는 2개의 비디오 신호를 합성하여 공급하고, 이를 다시 분할하여 공급함으로써, 컴퓨터에 한 개의 디스플레이 어댑터를 설치하고 한 개의 연결 케이블을 이용하여 두 개의 모니터를 구동할 수 있으므로, 경제적 비용을 절감하고, 케이블 연결에 따른 번거로움을 해소해 주는 효과를 제공한다.

이상에서는 본 발명을 특정의 바람직한 실시예를 예로 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.

Claims

다수의 모니터를 구동할 수 있도록 컴퓨터의 비디오 카드에서 출력되는 비디오 신호를 다수의 비디오 신호로 분리하여 각각의 모니터에 공급해 주는 비디오 신호 처리 회로에 있어서,

비디오 신호 전송을 위한 클럭 신호를 출력해 주는 클럭 공급부와;

상기 클럭 공급부에서 공급되는 클럭 신호의 주기에 맞추어 메모리 액세스 신호를 출력해 주는 모니터 제어부와;

상기 모니터 제어부에서 출력되는 메모리 액세스 신호를 입력받고, 비디오 카드로부터 단일 케이블을 통하여 비디오 신호 및 수평/수직 동기 신호를 입력받아 상기 모니터 제어부에서 출력되는 메모리 액세스 신호(MA)에 맞추어 데이터 신호를 출력시켜 주는 메모리와;

상기 메모리에서 출력되는 데이터를 래치한 후에 상기 클럭 신호의 한 주기 동안에 다수로 분할하여 각각의 모니터로 래치된 데이터를 출력해 주는 다수의 래치 회로와;

상기 클럭 공급부에서 출력되는 클럭 신호를 반전시켜서 출력하는 인버터와;

상기 인버터에 의하여 반전된 클럭 신호를 지연시켜서 출력해 주는 지연 회로와;

상기 지연 회로의 클럭 신호를 입력받아 플립플롭 출력시켜 상기 다수의 래치 회로로 입력시켜 주는 플립플롭 회로로 구성되는 것을 특징으로 하는 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템.
제 1항에 있어서, 상기 클럭 공급부는 비디오 동작 클럭을 공급해 주는 중앙 처리 장치인 것을 특징으로 하는 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템.
제 1항에 있어서, 상기 지연 회로는 상기 인버터에 의하여 반전된 클럭 신호의 로우 레벨 주기 동안의 신호를 지연시켜 주는 것을 특징으로 하는 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템.
제 1항에 있어서, 상기 플립플롭 회로는와출력을 하는 D형 플립플롭 회로인 것을 특징으로 하는 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템.
제 1항에 있어서, 상기 래치 회로는 구동시키고자 하는 모니터의 수만큼 구성되는 것을 특징으로 하는 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템.
제 1항에 있어서, 상기 메모리는 RAM 버퍼인 것을 특징으로 하는 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템.
제 1항에 있어서, 상기 래치 회로에 의하여 분할되는 데이터 신호 중에서 상대적으로 짧은 주기의 데이터 신호는 상대적으로 작은 크기의 모니터를 구동하는데 이용되고, 상대적으로 긴 주기의 데이터 신호는 상대적으로 큰 크기의 모니터를 구동하는데 이용되는 것을 특징으로 하는 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템.
제 1항에 있어서, 상기 지연 회로는 한 주기의 클럭 신호에서 반주기의 신호를 지연시켜서 출력함으로써, 상기 래치 회로에서 출력되는 데이터 신호의 신호 길이를 각각 길고/짧게 분할하여 출력시켜 주는 작용을 하는 것을 특징으로 하는 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템.
제 3항 또는 7항 또는 8항에 있어서, 상기 지연회로에 의하여 지연된 로우 레벨 주기 동안의 지연 시간은 상기 데이터 신호 중에서 긴 주기를 갖는 데이터 신호의 주기와 일치하는 것을 특징으로 하는 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템.
제 1항에 있어서, 상기 플립플롭 회로와 래치 회로는 1개의 플립플롭 회로에 2개의 래치 회로가 연결되는 것을 특징으로 하는 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템.