KR20000053494A - 비디오 출력시 단위화된 폐쇄 자막 데이터를 갖는 비디오디코더 - Google Patents

Abstract

압축된 비디오 스트림을 수신하여 그로부터 압축해제된 비디오 신호 및 폐쇄 자막 데이터를 발생하는 장치 및 방법은, 압축된 비디오 스트림을 압축해제하여 압축해제된 비디오 신호를 발생하는 비디오 합축해제기를 포함하는 비디오 디코더를 사용한다. 비디오 디코더는, 비디오 디코더의 비디오 출력 신호로 삽입하기 위해, 압축된 비디오 스트림에 포함된 폐쇄 자막 데이터를 발생하는 폐쇄 자막 데이터 삽입기를 구비한다. 단일 비디오 신호 출력 포트는 비디오 압축해제기 및 폐쇄 자막 데이터 삽입기에 결합되어 압축해제된 비디오 신호 및 삽입된 폐쇄 자막 데이터를 포함하는 비디오 출력 신호를 발생한다.

Description

비디오 출력시 단위화된 폐쇄 자막 데이터를 갖는 비디오 디코더{Video decoder with metered closed caption data on video output}

본 발명은 비디오 데이터 처리 분야에 관한 것으로, 보다 상세하게는 폐쇄 자막 데이터를 갖는 디지털 비디오 데이터의 비디오 디코딩을 수행하기 위한 장치 및 방법에 관한 것이다.

연방 법규는 특정 크기의 텔리비전들이 폐쇄 자막 기능을 가질 것을 요구하고 있다. 방송업자들은 방송되는 비디오의 일부분에 폐쇄 자막 데이터를 부호화한다. 텔리비젼들은 그 폐쇄 자막 데이터를 해독하여 그것을 비디오 정보와 함께 스크린상에 디스플레이한다. 폐쇄 자막 데이터는 청각 장애인들 및, 영어를 모국어로서 가지지 않은 사람들이 텔리비젼을 즐길 수 있도록 돕는다. 폐쇄 자막 부호화는 텔리비전 방송 역시 아날로그 영역에 있기 때문에 아날로그 영역에서 수행되고 있다.

상대적으로 근래의 기술상의 진보는 이미지 압축을 이용하여 비디오 및 오디오 데이터를 전송하는 디지털 수단을 제공해왔다. 예로서, 엠펙(Motion Pictures Experts Group;MPEG) 표준은 이미지 압축과 복잡한 형태의 디퍼런싱(differencing)의 결합을 이용하여 디지털 비디오가 압축될 수 있게 하는 멀티미디어 비디오 플레이백 표준이다. 비디오 시퀀스는 각 프레임의 전 이미지들이 아닌 프레임들 사이의 차들을 기록함으로써 부호화된다. 엠펙-2 표준은 고품질 디지털 비디오를 지원한다.

엠펙 표준은 텔리비전과 상관없이 개발되었으므로 초기에 폐쇄 자막을 고려하지 않았다. 디지털 형식의 정보를 텔리비전에 전송한다는 희망이 증가함에 따라 , 텔리비전의 필요요건과 호환할 수 있도록 여러 특징들이 엠펙 표준에 추가되고 있다. 이들은 엠펙 데이터 스트림에 제공된 데이터의 디스플레이시 폐쇄 자막을 제공한다는 특징을 포함한다. 엠펙 비디오 스트림에 폐쇄 자막을 부호화 하기 위해 추천되는 절차는 엠펙 데이터 스트림내 "사용자 데이터" 안에 폐쇄 자막 데이터를 공급하는 것이다. 입력 엠펙 스트림을 텔리비전에 의해 사용가능한 아날로그 신호로 변환하기 위한 종래 시스템의 블록 다이어그램이 도 1의 블록 다이어그램에 도시된다.

엠펙 전송 스트림은 엠펙 전송 디멀티플렉서(demux)(10)로 공급된다. 엠펙 전송 스트림은 오디오 신호, 압축 비디오 신호 및 사용자 데이터 신호로 분리된다. 오디오 신호는 엠펙 오디오 디코더(12)에 의해 복호화되어 디지털/아날로그 변환기(14)에 의해 스테레오 아날로그 신호로 변환된다. 압축 비디오 신호는 CCIR-601 또는 CCIR-656과 같은 특정 표준에 의해 비디오 신호를 압축해제하는 비디오 디코더(16)에 의해 수신된다. 압축해제된 비디오 신호는 아날로그 비디오 인코더(18)에 의해 아날로그 신호로 변환되며, 이것은 비디오 디코더(16)에 동기(sync) 신호와 필드(field) 신호를 제공한다. 아날로그 비디오 인코더(18)에 의해 발생된 아날로그 신호들은 CVBS 신호, Y 신호 및 C 신호이다. 오디오 및 비디오 신호들은 RF 변조기(20)를 통해 텔리비전 수상기(미도시)로 공급된다.

사용자 데이터는 압축된 비디오 데이터로부터 분리되어 도 1에 도시된 바와 같이 별개의 인터페이스를 거쳐 아날로그 비디오 인코더로 제공된다. 사용자 데이터는 최초의 아날로그 비디오 인코더(18)가 그때 폐쇄 자막 데이터를 받아들일 수 있는지의 여부를 판단하기 위해 아날로그 비디오 인코더(18)를 우선 체크하는 마이크로프로세서(22)에 의해 읽혀진다.

도 2는 도 1의 종래 기술 장치의 일부분에 대한 보다 상세한 묘사이다. 전송 디멀티플렉서(10)는 디멀티플렉서들(24 및 26)로 도시된다. 전송 디멀티플렉서(10)는 그것이 사용자 데이터를 수신할 때 인터럽트를 발생한다. 마이크로프로세서는 그 인터럽트를 수신하여, 버퍼(28)로부터 그 사용자 데이터를 검색하고 그것을 임시로 저장한다. 마이크로프로세서(22)는 상태 레지스터(30)를 통해 아날로그 비디오 인코더(18)의 상태를 감시한다. 상태 레지스터(30)의 내용은 마이크로프로세서(22)로, 아날로그 비디오 인코더(18)가 폐쇄 자막 데이터를 수신할 수 있는지의 여부에 관한 지시를 제공한다. 상태 레지스터(30)가 아날로그 비디오 인코더(18)가 폐쇄 자막 데이터를 수신할 준비가 되어 있다는 것을 가리키면, 마이크로프로세서(22)는 원래 버퍼(28)에 저장된 사용자 데이터를 폐쇄 자막 데이터 레지스터(32) 및 아날로그 비디오 인코더(18)로 전송한다. 수직 리트레이스(retrace) 신호가 아날로그 비디오 인코더(18)에 의해 보내질 때 폐쇄 자막 데이터가 정상적으로 전송된다.

도 1 및 도 2에 도시된 바와 같이, 종래 기술에서의 마이크로프로세서의 사용은 추가의 하드웨어(마이크로프로세서) 및, 비디오 스트림에 폐쇄 자막 데이터를 삽입하는 기능을 수행하기 위해 그 마이크로프로세서를 동작시킬 소프트웨어의 추가 계층을 필요로 한다는 단점을 가진다. 아날로그 비디오 스트림내에 폐쇄 자막 데이터를 삽입할 하드웨어 및 소프트웨어의 이러한 추가 계층은 데이터의 흐름을 복잡하게 하고 장치에 비용을 추가시킨다.

본 발명이 이루고자하는 기술적 과제는, 비트스트림의 사용자 데이터 영역에 삽입된 폐쇄 자막 데이터를 가진 압축 비디오 비트스트림을 수신하고, 그 비트스트림을 압축해제하고, 압축해제된 비디오 비트스트림과 동일한 데이터 인터페이스에서 폐쇄 자막 데이터를 제공하는 비디오 디코더 및 그 방법을 제공하는 데 있다.

도 1은 종래기술에 따른, 텔리비전에 의한 용도로 엠펙 전송 스트림을 아날로그 신호로 변환하기 위한 장치의 블록 다이어그램이다.

도 2는 도 1의 종래기술 장치의 구성소자들을 보다 상세히 묘사한 블록 다이어그램이다.

도 3은 본 발명의 실시예에 따라 구성된 아날로그 신호로 전송 스트림을 변환하는 장치의 블록 다이어그램이다.

도 4는 본 발명의 실시예에 따라 구성된 아날로그 비디오 인코더이다.

도 5는 본 발명의 다른 실시에에 따라 구성된 아날로그 비디오 인코더의 블록 다이어그램이다.

도 6은 도 4의 아날로그 비디오 인코더에 사용하기 위해 본 발명의 실시예에 따라 구성된 데이터 디코더의 블록 다이어그램이다.

도 7은 도 5의 아날로그 비디오 인코더에 사용하기 위해 본 발명의 실시예에 따라 구성된 데이터 디코더의 블록 다이어그램이다.

도 8은 도 4 및 도 6에 도시된 바와 같은 아날로그 비디오 인코더와 함께 구성될 때, 본 발명의 실시에에 따라 구성되어 도 3의 구성에 사용되는 폐쇄 자막 삽입기를 가진 비디오 디코더의 블록 다이어그램이다.

도 9는 본 발명의 실시에에 따라 구성되어 도 8의 비디오 디코더에 사용되는 폐쇄 자막 데이터 삽입기의 블록 다이어그램이다.

도 10은 도 5 및 도 7에 도시된 바와 같은 아날로그 비디오 인코더와 함께 구성될 때, 본 발명의 실시예에 따라 구성되어 도 3의 구성에 사용되는 폐쇄 자막 삽입기를 가진 비디오 디코더의 블록 다이어그램이다.

도 11은 본 발명의 실시예에 따라 구성되어 도 10의 비디오 디코더에 사용되는 폐쇄 자막 데이터 삽입기의 블록 다이어그램이다.

이러한, 그리고 다른 목적들은, 압축 비디오 스트림을 수신하고 그로부터 압축해제된 비디오 신호 및 폐쇄 자막 데이터를 생성하는 비디오 디코더를 제공하는 본 발명에 의해 만족될 수 있다. 비디오 디코더는 압축된 비디오 스트림을 압축해제하여 압축해제된 비디오 신호를 생성하는 비디오 압축해제기 및, 비디오 디코더의 비디오 출력 신호안에 삽입하기 위해 압축 비디오 스트림에 포함된 폐쇄 자막 데이터를 발생하는 폐쇄 자막 데이터 삽입기를 구비한다. 단일 비디오 신호 출력 포트는 비디오 압축해제기 및 폐쇄 자막 데이터 삽입기와 결합되어 압축해제된 비디오 신호 및 삽입된 폐쇄 자막 데이터를 구비한 비디오 출력 신호를 발생한다.

본 발명의 비디오 디코더는 압축해제된 비디오 스트림과 삽입된 폐쇄 자막 데이터를 단일 포트에서 모두 제공하므로, 아날로그 비디오 인코더는 단일 입력 포트에서 이 정보를 수신할 것이다. 이러한 것은 폐쇄 자막 데이터의 검색, 저장 및 측량시의 마이크로프로세서 및 소프트웨어 중재에 대한 필요성을 없애기 때문에 시스템의 복잡도 및 비용을 줄일 수 있게 된다.

본 발명의 상술하거나 그외의 다른 특징들, 양상들 및 장점들은, 첨부된 도면들과 연관지어 취해질 때 본 발명에 대한 다음의 상세한 설명으로부터 보다 명확해질 것이다.

도 3은 엠펙 전송 스트림과 같은 전송 스트림을 보통의 텔리비전 수상기에 사용하기 적합한 아날로그 신호들로 변환하기 위한 변환 장치의 블록 다이어그램이다.

그 구성은 엠펙 전송 스트림과 같은 전송 스트림을 아날로그 스트림과 비디오 스트림으로 디멀티플렉싱하는 디멀티플렉서(40)를 포함한다. 엠펙 전송 스트림은 또한 PSI 스트림을 포함한다.

디멀티플렉싱된 오디오 스트림은 엠펙 오디오 디코더(42)로 제공되고, 여기서 디지털 오디오 스트림은 아날로그 오디오 신호로 변환된다. 압축된 비디오 및 사용자 데이터를 포함하는 비디오 스트림은 엠펙 비디오 디코더(44)로 보내진다. 비디오 스트림은 엠펙 비디오 디코더(44)에 의해 폐쇄 자막 데이터를 가진 압축해제된 디지털 비디오 스트림으로 복호화된다. 도 3의 구성에 사용가능한 비디오 디코더의 전형적인 실시예들이 이후에 보다 상세히 설명되고 도 8 내지 도 11에서 도시된다. 압축해제된 비디오 및 폐쇄 자막 데이터는 폐쇄 자막 인코더를 포함하는 아날로그 비디오 인코더(46)에 있는 단일 입력 포트 인터페이스에서 수신된다. 아날로그 비디오 인코더(46)는 디지털 비디오 신호를 변환시키고, 디지털 비디오 신호와 함께 보내지고 아날로그 비디오 인코더(46)의 단일 인터페이스에서 수신된 폐쇄 자막 데이터를 보통의 텔리비전 수신기에 의해 사용가능한 아날로그 신호들로 삽입한다.

도 3의 구성은 도 1 및 도 2에 도시된 바와 같이 아날로그 비디오 인코더(18)의 상태 레지스터를 폴링하고 아날로그 비디오 인코더(18)의 별개의 인터페이스로 엠펙 전송 디멀티플렉서(10)로부터의 폐쇄 자막 데이터를 제공하는 마이크로프로세(22)서의 사용을 피하고 있다. 마이크로프로세서와, 아날로그 비디오 인코더에서 폐쇄 자막 데이터를 위한 다른 인터페이스의 생략은 (하드웨어의 감소로 인해) 장치의 비용을 줄이게 한다. 폐쇄 자막 데이터를 아날로그 비디오 인코더로 전송하는 것을 정확하게 타이밍하도록 아날로그 비디오 인코더를 폴링하게 마이크로프로세서를 동작시킬 소프트웨어가 생략되었기 때문에 장치의 복잡성 역시 줄어든다.

도 3에 도시된 아날로그 비디오 인코더(46)의 실시예는 도 4의 블록 다이어그램에 제공된다. 도 4의 아날로그 비디오 인코더는 CCIR-601 표준에 따르는 압축해제된 비디오 신호를 변환시키는데 적합하다. 현재 CCIR-601 모드는 엠펙 시스템들에서 가장 널리 보급되어 있으며, 이는 아날로그 비디오 인코더가 디스플레이 동기화 마스터(synchronization master)로서 사용되기 때문이다. 이것은 아날로그 비디오 인코더가 도 3의 엠펙 비디오 디코더(44)를 위한 수평 및 필드 신호를 생성한다는 것을 의미한다.

아날로그 비디오 인코더(46)의 단일 비디오 입력 인터페이스(50)에서 수신된 비디오 데이터 스트림은, 예를 들면 8비트 비디오 스트림이다. 그 비디오 데이터 스트림은 추가된 폐쇄 자막 데이터와 함께 CCIR-601 모드에 있다. CCIR-601 비디오 데이터는 다중화된 루마(luma)(Y) 및 크로마(Chroma)(Cr, Cb)이다. 그것은 4:2:2로서 언급되는 샘플링 포맷으로 되어 있고, 이것은 비디오의 각 라인의 동작 비디오 신호가 Cb, Y, Cr, Y, Cb, Y, Cr, Y,...의 순서로 나타남을 의미한다. 비디오 동작 시간 동안, 아날로그 비디오 인코더(46)의 디디멀티플렉서(52)는 루마 프로세서(54)를 통해 다중화된 루마 샘플들을 보낸다. 또 이 비디오 동작 시간중에, 디디멀티플렉서(52)는 크로마 인코더(56)로 크로마(Cr, Cb)를 공급한다. 디디멀티플렉서(52)는 비디오가 동작하지 않는 시간동안에는 데이터 디코더(58)로 비디오 데이터 스트림을 보낸다.

루마 프로세서(54)는 13.5MHz 레이트로 도착하는 루마 신호를 수신하여 그 신호를 27MHz로 보간한다. 이것은 디지털/아날로그 변환기 출력에 대한 아날로그 반-이미징(anti-imaging) 필터들의 설계 필요요건들을 경감시킨다. 또, 대역폭 감소나 크로마 노치(notch) 필터링과 같은 어떤 루마 필터링이라도 루마 프로세서(54)에서 수행된다.

크로마 인코더(56)는 Cr과 Cb 데이터를 수신하고 이 데이터를 크로마 인코딩에 적합하게 크기조정한다. 크로마 인코더(56)는 또한 컬러 버스트들을 발생시키고 출력 신호에 삽입시킨다. 크로마 대역폭 역시 크로마 인코더(56)를 사용하여 감소될 수 있다.

데이터 디코더(58)는 폐쇄 자막 데이터의 존재를 가리키는 일련의 바이트들을 위해 디디멀티플렉서(52)에 의해 자신에게 보내진 비디오 데이터 스트림을 검사한다. 엠펙 비디오 디코더(44) 및 아날로그 비디오 인코더(46)사이에 설정된 프로토콜에 따라, 상기 일련의 바이트들은 비디오가 동작하지 않는 시간 중의 어떤 시간에서 발생한다.

예로서, 그 시퀀스가 0, 255, LN, CC_1, CC_2, Chk_sum1 및 Chk_sum2라고 가정하자. 이 시퀀스에서, 0, 255는 시작 시퀀스이다. LN은 폐쇄 자막 데이터가 부호화될 라인 번호이다. CC_1은 폐쇄 자막 데이터의 첫 번째 바이트이다. CC_2는 폐쇄 자막 데이터의 두 번째 데이터이다. Chk_sum1은 첵섬(check sum)중 7개의 최대 중요 비트들이고, Chk_sum2는 첵섬 중 7개의 최소 중요 비트들이다. Chk_sum1 및 Chk_sum2는 틀린 시작 시퀀스 에뮬레이션을 막기위해 0으로 셋팅된다. EIA608 권고안에 따라 모든 폐쇄 자막 데이터 유형들이 아스키(ASCII)이기 때문에 시작 시퀀스는 고유하다. 상술한 비트들(또는 바이트들)은 모두 16 내지 127의 범위안에 있는 것으로 제한된다.

도 6은 도 4의 아날로그 비디오 인코더의 실시예에 사용될 수 있게 본 발명의 실시예에 따라 구성된 데이터 디코더의 블록 다이어그램이다. 제어기(80)는 데이터 스트림(CCIR-601 데이터), 수평 타이밍 참조 신호 및 수직(필드 신호) 타이밍 참조 신호를 수신한다. 제어기(80)가 필드 신호의 변이를 인식할 때, 그것은 LN 레지스터(82), CC_1 레지스터(84), CC_2 레지스터(86), 어큐뮬레이터(88) 및 데이터 비교기(90)를, 클리어(clear) 신호를 한 클록 사이클에 대해 로우(low)로 세팅함으로써 모두 클리어시킨다. 제어기(80)는 또한 다음의 출력 신호들인 Valid_CC_present, COMP, LD_CK_HI, LD_CK_LO, ACC, LD_CC_1 및 LD_CC_2를 세팅한다.

필드 신호의 변이 이후 수평 신호의 다음 하강 에지(falling edge)에서, 제어기(80)는 시작 시퀀스를 기대하기 시작한다. 제어기(80)가 0, 255의 시작 시퀀스를 수신한 이후, 그것은 LOAD_LN을 하이(high)로 세팅함으로써 LN 레지스터(82)를 인에이블(enable)시킨다.

다음 클록에서, 제어기(80)는 LD_CC_1을 하이로 세팅함으로써 CC_1 레지스터(84)의 로딩을 인에이블시킨다. 제어기(80)는 또한 ACC를 하이로 세팅함으로써 어큐뮬레이터를 인에이블시킨다. LN 레지스터(82)는 제어기(80)가 LOAD_LN을 로우로 셋팅함으로써 디세이블(disable)된다.

다음 클록에서, 제어기(80)는 LD_CC_2를 하이로 세팅하여 CC_2 레지스터(86)의 로딩을 인에이블시키고 LD_CC_1을 로우로 세팅하여 CC_1 레지스터를 디세이블시킨다. 다음 클록에서, 제어기(80)는 ACC를 로우로 세팅하여 어큐뮬레이터(88)를 디세이블시킨다. CC_2 레지스터 로딩은 제어기(80)가 LD_CC_2를 로우로 세팅함으로써 디세이블된다. 제어기(80)는 또한 LD_CK_LO를 하이로 세팅함으로써 데이터 비교기(90)에 명령하여 첵섬의 첫 번째 바이트(Chk_sum1)를 로드하게 한다. 다음 클록에서, 제어기(80)는 LD_CK_HI를 하이로 세팅하고 LD_CK_LO를 로우로 세팅함으로써 데이터 비교기(90)에 명령하여 첵섬의 두 번째 바이트(Chk_sum2)를 로드하게 한다.

다음 클록에서, 제어기(80)는 데이터 비교기(90)에 명령하여 (Chk_sum1과 Chk_sum2로 이뤄진) 첵섬을 어큐뮬레이터(88)로부터의 9-비트 값과 비교하게 한다. 이것은 제어기(80)가 LD_CK_HI 신호를 로우로 셋팅하고 COMP 신호를 하이로 셋팅함으로써 이뤄진다. 그 값들이 "잘(OK)" 비교되면, 데이터 비교기(90)는 GOOD_COMPARE 신호를 하이로 셋팅한다. 그 값들이 "잘" 비교되지 않으면 데이터 비교기(90)는 GOOD_COMPARE를 로우로 유지시킨다.

GOOD_COMPARE 신호가 하이로 된 것에 응답하여, 제어기(80)는 다음 클록에서 Valid_CC_present 신호를 하이로 셋팅한다. GOOD_COMPARE 신호가 로우이면, 제어기(80)는 Valid_CC_present 신호를 로우로 두고, 한 클록 사이클 동안 CLEAR 신호를 로우로 셋팅함으로써 LN 레지스터(82), CC_1 레지스터(84), CC_2 레지스터(86), 어큐뮬레이터(88) 및 데이터 비교기(90)를 클리어시킨다.

프로토콜은 세 단계 과정이 될 것이다. 예를 들어, 아날로그 비디오 인코더(46)는 필드 신호상에서 변이를 만든다. 아날로그 비디오 인코더(46)가 수평 신호의 다음 하강 에지를 생성할 때, 아날로그 비디오 인코더(46)는 자신의 디지털 비디오 입력 인터페이스(50)에서 상술한 일련의 바이트들을 수신할 것을 기대한다. 상술한 일련의 바이트들이 보여지지 않으면, 데이터 디코더(58)는 다음 라인(21)에서 데이터를 부호화하지 않는다.

도 4를 참조하면, 폐쇄 자막 인코더(60)는 데이터 디코더(58)의 출력과 결합된다. 인에이블될 때, 폐쇄 자막 인코더(60)는 시작 비트 삽입(001)과 라인당 두 개의 데이터 바이트들의 최종 삽입을 실행하는(32 x 라인 레이트) 7 사이클의 클록을 자동적으로 발생시킨다. 데이터 비트들은 비디오 출력들에서 로직 로우가 영의 IRE에 상응하고 로직 하이가 50 IRE에 상응하도록 부호화된다. 이것은 표준 EIA-608의 섹션 2.2인, 도 1에 따른 것이다. EIA-608은 라인 21 데이터 서비스를 위해 추천된 실행안이다.

아날로그 비디오 인코더(46)는 클록 발생기로부터 27MHz 클록 신호를 수신하여 모든 수평 수직 타이밍 참조신호들을 생성하는 동기 신호 발생기(62)를 포함한다. 수평 참조신호들에 포함된 것은 "비디오 동작 시작(start of active video)", "비디오 동작 종료(end of active video)" 및 "버스트 게이트 플랙(burst gate flag)"이다. 동기 신호 발생기(62)는 외부 수평 및 필드 신호들을 엠펙 비디오 디코더(44)에 제공한다. 디멀티플렉서(52)를 위한 선택(select) 신호들 또한 동기 신호 발생기(62)에 의해 제공된다.

클록 발생기(64)는 폐쇄 자막 인코더를 위한 라인 레이트 클록의 32배인 클록 신호를 발생한다. 이 클록 신호는 수평 타이밍 참조 신호와 동기된다.

크로마 인코더(56), 루마 프로세서(54) 및 폐쇄 자막 인코더(60)의 출력들은 디지털/아날로그 변환기들(DAC's)(66)로의 입력들로서 제공된다. 이들 디지털/아날로그 변환기들은 디지털 신호들을 통상적인 텔리비전 장치에 의한 용도에 적합한 아날로그 크로마, CVBS 및 루마 신호로 변환한다.

도 4의 아날로그 비디오 인코더(46)의 동작에 있어서, 동기 신호 발생기(62)는 동기 신호, 수평 또는 수직 필드 신호를 비디오 디코더(44)(도 3에 도시)로 송신할 것이다. 이에 따라, 비디오 디코더(44)는 동기 신호가 동기 신호 발생기(62)에 의해 보내진 후 소정 시간(즉, 소정 개수의 데이터 바이트)내에 두 바이트의 폐쇄 자막 데이터를 주문할 것이다. 동기 신호 발생기(62)는 자신의 동기 신호를 비디오 디코더(44)로 송신한 후 적합한 때에, 디멀티플렉서(52)를 제어하여 데이터 디코더(58)로 비디오 데이터를 제공하게 할 것이다. 동기 신호 발생기(62)는 이때 데이터 디코더(58)도 역시 제어한다. 데이터 디코더(58)는 폐쇄 자막 데이터가 존재한다고 가리키는 일련의 바이트들을 찾을 것이다. 데이터 디코더(58)는 폐쇄 자막 데이터가 존재한다고 판단하면, 이 데이터를 폐쇄 자막 인코더(60)로 제공하고, 여기서 시작 비트 삽입과 라인당 두 데이터 바이트의 삽입을 실행하는 적합한 사이클의 클록을 자동으로 발생시킨다. 폐쇄 자막 인코더(60)에 의해 출력된 신호는 루마 프로세서(54) 및 크로마 인코더(56)로부터의 신호와 결합된다.

본 발명의 어느 실시예들에 따르면, 폐쇄 자막 데이터는 블랭킹(blanking) 인터벌중에 특정한 데이터 바이트의 전문(preamble)을 따라 아날로그 비디오 인코더로 보내진다. 다른 실시예들에서, 폐쇄 자막 데이터는 수직 동기 기간중에 비디오 디코더(44)에 의해 아날로그 비디오 인코더로 보내진다.

도 5는 아날로그 비디오 인코더(46)의 다른 실시예에 대한 블록 다이어그램이고, 이 실시예는 CCIR-656 모드에 있는 데이터를 변환하는데 적합한 것이다. CCIR-656 데이터는 CCIR-601 데이터의 상위 집합이다. 그 데이터는 수평 타이밍 정보, 수직 타이밍 정보 및 보조 데이터를 포함한다. 비디오 신호 자체가 (보조 데이터와 마찬가지로) 수평 타이밍 정보 및 수직 타이밍 정보를 포함하기 때문에 아날로그 비디오 인코더(46)는 디스플레이 동기 마스터로서 동작하지 않는다. 대신, 도 5의 실시예에 있는 데이터 디코더 및 동기 신호 발생기(70)가 단일 비디오 인터페이스(50)에서 직접 비디오 스트림을 수신한다. 동기 신호 발생기(70)는 또한 비디오 스트림을 검사하여 보조 데이터가 폐쇄 자막 데이터를 포함하는지를 판단하는 데이터 디코더를 구비한다. 만일 포함하고 있다면, 데이터 디코더 및 동기 신호 발생기(70)는 디멀티플렉서(52)로 하여금 데이터 디코더(58)로 보조 데이터를 보내게 할 것이다.

크로마 인코더(56), 루마 프로세서(54) 및 폐쇄 자막 인코더(60)는 도 4의 실시예와 같은 방식으로 동작하므로 그들의 동작 설명은 반복되지 않을 것이다.

래치(72)는 단일 입력 인터페이스(50)에서, 그리고 디멀티플렉서(52) 전에 제공되어 아날로그 비디오 인코더(46)로 입력될 비디오 스트림을 래치시킨다. 이것은 데이터 디코더 및 동기 신호 발생기(70)에 디멀티플렉서의 선택을 결정하여 크로마 인코더(56), 루마 프로세서(54) 및 데이터 디코더(58) 사이의 데이터를 바르게 전송하도록 그 비디오 스트림을 검사할 시간을 제공한다.

동작시, 비디오 스트림은 그 안에 폐쇄 자막 데이터를 갖는 보조 데이터를 포함한다. 보조 데이터는 폐쇄 자막 데이터가 그 보조 데이터내에서 코드 데이터를 뒤따름을 나타내는 코드 데이터를 포함할 것이다. 이것은 비디오 스트림이 래치(72)에서 래치되고 있는 동안 데이터 디코더 및 동기 신호 발생기(70)에 의해 검출된다. 데이터 디코더 및 동기 신호 발생기(70)가 아날로그 비디오 인코더(46)로의 데이터 스트림에서 0, 255 및 타이밍 정보 바이트 시퀀스를 확인할 때, 발생기(70)는 보조 데이터를 수신하고 있음을 알게된다. 그러면 발생기(70)는 그 보조 데이터가 삽입된 폐쇄 자막 데이터를 포함한다고 나타내는 바이트 시퀀스를 기다린다. 발생기(70)가 그 바이트 시퀀스를 일단 확인하면, 그것은 CC_Embedded 신호를 하이로 셋팅함으로써 폐쇄 자막 데이터가 삽입되었음을 데이터 디코딩 모듈(58)로 알린다. 데이터 디코더 및 동기 신호 발생기(70)는 디멀티플렉서(52)가 그 비디오 스트림을 데이터 디코더(58)로 전송하게 만든다. 어느 실시예들에서, 폐쇄 자막 데이터는 소정 크기의 바이트들로 그 코드 데이터를 뒤따른다. 다른 실시예들에서, 폐쇄 자막 데이터는 그 코드 데이터내의 정보에 의해 지시된 크기의 바이트들(또는 라인들)로 그 코드 데이터를 뒤따른다. 이것은 폐쇄 자막 데이터의 수신 타이밍이 가변될 수 있게 한다.

디멀티플렉서(106)의 데이터 디코더는 도 6의 것과 유사하므로 그 구성요소들은 도 6에서 사용된 것과 같은 참조 부호들을 가진다. 그러나, 도 7의 데이터 디코더의 실시예에서 제어기(80)는, 필드 신호 변이 대신, 데이터 디코더 및 동기 신호 발생기(70)에 의해 만들어진 CC_Embedded 신호에 응답하게 된다. 그 이외의 도 7의 데이터 디코더의 상세 동작은 도 6의 것과 동일하다.

도 4의 아날로그 비디오 인코더와 함께 사용할 비디오 디코더(44)의 전형적인 실시예가 도 8에 도시된다. 이에따라, 비디오 디코더에 대한 이 실시예에서 발생되는 압축해제된 디지털 비디오는 CCIR-601 모드이다. 이 모드에서, 아날로그 비디오 인코더(46)는 디스플레이 동기 마스터로서 사용되고, CCIR-601 모드 비트스트림이 바로 디지털 비디오이다.

그 동작에 관한 개략으로서, 비디오 디코더(44)는 압축해제된 비디오 비트 스트림의 사용자 데이터 영역에 삽입된 폐쇄 자막 데이터(또는 아날로그 비디오의 수직 블랭킹 인터벌의 라인 21에 부호화하기 위한 다른 데이터)를 수신한다. 만일 비디오 디코더(44)가 사용자 데이터가 폐쇄 자막 데이터(또는 라인 21 부호화를 위한 다른 데이터)라고 판단하면, 비디오 디코더(44)는 그 데이터를 필드당 두 개의 바이트의 속도로, 압축해제된 디지털 비디오 출력을 위해 사용되는 동일한 데이터 인터페이스상으로 전송할 것이다. 출력 디지털 비디오가 CCIR-656 데이터인, 도 10의 실시예에 있어서라면, 폐쇄 자막 데이터는 보조 데이터로서 부호화될 것이다. 출력 디지털 비디오가 CCIR-601이라면, 폐쇄 자막 데이터는 (수직 동기 도중과 같은) 어느 시간에서, 또는 블랭킹 인터벌 중의 어떤 바이트들의 전문에 뒤이어 나타내어질 것이다.

CCIR-601 모드에서, 비디오 디코더(44)는 디스플레이 동기 마스터가 아니다. 이것은 디스플레이 수평 및 필드 동기 신호들이 비디오 디코더(44)에 대해 외부적으로 생성된다는 것을 의미한다. 이미 설명된 바와 같이, CCIR-601 모드에서 비디오 데이터는 다중화된 루마(Y)와 크로마(Cr, Cb)이다. 그것은 4:2:2로서 말해지는 샘플링 포맷이고, 이것은 비디오의 각 라인의 동작 비디오 신호가 Cb, Y, Cr, Y, Cb, Y, Cr, Y,...과 같은 순서로 나타남을 의미한다. 비디오가 동작하는 시간중에, 도 8의 비디오 디코더(44)의 제2멀티플렉서(100)는 비디오 압축해제기(102)로부터 비디오 디코더(44)의 출력으로 Cb, Y 및 Cr 데이터를 보낸다. 비디오가 동작하지 않는 시간중에, 제2멀티플렉서(100)는 비디오 디코더(44)의 비디오 출력으로 폐쇄 자막 데이터를 포함하는 바이트 시퀀스를 보낼 수 있다.

사용자 데이터 시작 코드 검출기(104)는 사용자 데이터 시작 코드에 대해 압축 비디오 비트 스트림을 검사한다. 사용자 데이터는 엠펙(Motion Picture Experts Group) 비디오, ISO/IEC 13818-2:1995, 정보 기술--동화상 및 관련 오디오 정보: 비디오의 일반 코딩에 기술되었다시피, 시퀀스 계층, 화상군(group of picture;GOP) 계층 또는 화상 계층일 수 있다. 사용자 데이터 시작 코드 검출기(104)가 사용자 데이터 시작 시퀀스들을 발견할 때, 검출기(104)는 제1디멀티플렉서(106)를 제어하여 비트 스트림을 사용자 데이터 유형 검출기(108) 및 제2딜레이(110)로 보내게 한다. 제1딜레이(112)는 사용자 데이터 시작 코드 검출기(104)의 처리 딜레이를 보상한다.

사용자 데이터 유형 검출기(108)는 사용자 데이터 비트 스트림의 사용자 데이터 유형 필드를 검사하여 그것이 폐쇄 자막 데이터(또는 라인 21 인코딩을 위한 데이터)인지를 판단한다. 그 사용자 데이터가 폐쇄 자막 데이터이면 사용자 데이터 유형 필드는 08(16진수 형식의)이 될 것이다. 그것이 라인 21 인코딩을 위한 데이터이면 그 필드는 09(16진수 형식의)가 될 것이다. 사용자 데이터가 폐쇄 자막 데이터 또는 라인 21 인코딩을 위한 데이터이면, 사용자 데이터 유형 검출기(108)는 CC_present 신호를 하이로 셋팅함으로써 폐쇄 자막 데이터 삽입기(114)에 자신이 수신한 데이터가 처리되어야 한다는 것을 알린다. 제2딜레이(110)는 사용자 데이터 유형 검출기(108)의 처리 딜레이에 대해 보상한다.

비디오 압축해제기(102)는 압축 비디오 비트 스트림을 수신하여 통상의 방법으로, 압축되지 않은 디지털 비디오를 발생한다. 비디오 압축해제기(102)의 디지털 비디오 출력은 CCIR-601 레벨을 포함하며, 이때 루마 값들은 16에서 235까지, Cr 및 Cb 값은 16에서 240까지의 범위내에 있다.

사용자 데이터 FIFO(first-in, first-out buffer)(116)는 수신된 압축된 비디오 비트스트림내의 모든 사용자 데이터를 보유한다. 사용자 데이터는 나머지 시스템이 필요로 할 폐쇄 자막 데이터가 아닌 다른 데이터를 포함할 수 있다.

폐쇄 자막 데이터 삽입기(114)는 폐쇄 자막 사용자 데이터를 수신하여 그것을 CC_data_out 포트상으로 출력한다. CCIR-601 모드에 사용되는 데이터 삽입기(114)의 일실시예(여기서 비디오 디코더(44)는 외부 비디오 동기 신호들에 종속된다)가 도 9에 도시되어 있다.

CC_present 신호가 하이일 때, 삽입기(114)는 Data_in 포트에서의 비트 스트림 데이터가 폐쇄 자막 데이터이거나 라인 21 인코딩을 위한 데이터임을 알게된다. 삽입기(114)는 비트 스트림 클록을 사용하여 Data_in 포트상의 데이터의 클록을 맞춘다.

LN 포트는 폐쇄 자막 데이터가 부호화 될 비디오의 수직 블랭킹 인터벌 중의 라인 번호이다. 대부분의 어플리케이션들에서, 그 라인 번호는 21이 될 것이다.

Add_parity 포트는 삽입기(114)에게 비디오 디코더(44) 밖으로 폐쇄 데이터를 보내기 앞서 그것에 기수(odd) 패리티 비트를 더하라고 통보한다. 폐쇄 자막 또는 라인 21을 위한 데이터는 한 개의 기수 패리티 비트를 가진 7비트의 데이터이다. 폐쇄 자막 데이터나 라인 21 데이터가 아닌 데이터가 디지털 비디오 출력들상으로 비디오 디코더(44)로부터 내보내진다면 그 패리티 비트를 더하는 것은 바람직하지 않을 것이다. 비디오 디코더(44)가 기수 패리티 비트를 더하는 것이 바람직하지 않은 다른 예는, 데이터를 부호화할 때 아날로그 비디오 인코더(46)가 기수 패리티 비트를 스스로 더할 때이다.

프로토콜 선택 포트는 삽입기(114)에게 디지털 비디오 출력 포트들로 폐쇄 자막 데이터를 놓기 위해 어떤 유형의 프로토콜이 사용될지를 알린다. 프로토콜의 매우 단순한 예는 필드 변이 후 첫 번째 수평 에지에서 단지 두 개의 폐쇄 자막 바이트를 비디오 출력 포트로 내놓는 것이다. 폐쇄 자막 데이터는 항상 현 필드의 라인 21 위에서 부호화된다. 이 프로토콜은 비디오 디코더(44)가 아날로그 비디오 인코더(46)에 직접 연결될 때의 경우에 적합할 것이다.

유연하고 보다 튼튼한 프로토콜의 예는 시작 시퀀스, 라인 번호, 폐쇄 자막 데이터 및 첵섬 값들을 가진 한 바이트 시퀀스 발생을 수반한다. 이 바이트 시퀀스는 그리고나서 수직 블랭킹 인터벌중의 어떤 시간(프로토콜에 의해 결정되는)에 출력으로서 제공될 수 있다. 이 전형적 프로토콜은 비디오 디코더(44)의 디지털 비디오 출력이 아날로그 비디오 인코더(46)에 앞서 다른 모듈(그래픽스 중첩(overlay) 모듈과 같은)을 통과하는 실시예에 대해 특히 유용할 것이다. 비디오 디코더(44) 및 아날로그 비디오 인코더(46) 사이의 추가 모듈은 때때로 블랭킹 인터벌중에 데이터를 훼손시킬 수 있다. 이것은 그래픽 모드가 바뀌는 동안에 발생한다.

매우 튼튼하고 복잡한 프로토콜에 있어서, 상기 바이트 시퀀스들은 한번 이상의 에러 보정과 함께 출력된다.

상술한 두 번째 프로토콜의 예가 이하에서 보다 상세히 설명될 것이다. 삽입기(114)는 폐쇄 자막 데이터를 포함하는 일련의 바이트들을 발생한다. 비디오 디코더(44) 및 아날로그 비디오 인코더(46) 사이에 설정된 프로토콜에 의존하여, 일련의 바이트들이 비디오가 동작하지 않는 시간중의 어느 시간에 발생한다. 예로서, 그 시퀀스가 0, 255, LN, CC_1, CC_2, Chk_sum1, Chk_sum2라고 가정하자. 시작 시퀀스는 0, 255로 나타내어진다. LN은 폐쇄 자막 데이터가 부호화될 라인 번호를 나타낸다. CC_1은 폐쇄 자막 데이터의 제1바이트이다. CC_2는 폐쇄 자막 데이터의 제2바이트이다. Chk_sum1 및 Chk_sum2는 LN, CC_1 및 CC_2의 첵섬을 형성한다. Chk_sum1은 첵섬 중 7개의 최대 중요 비트들을 나타내고, Chk_sum2는 첵섬 중 7개의 최소 중요 비트들을 나타낸다. Chk_sum1 및 Chk_sum2의 상위 비트는 CCIR-656 시작 시퀀스 에뮬레이션 오류를 방지하기 위해 각각 0으로 정해진다.

EIA608 권고안에 따라, 모든 폐쇄 자막 데이터 유형들이 아스키(ASCII)이기 때문에, 시작 시퀀스는 고유하다. 데이터 유형들은 또한 16 내지 127의 범위내로 제한된다.

그 프로토콜은 3단계의 과정이 될 수 있다. 아날로그 비디오 인코더(46)는 필드 신호상의 변이를 만든다. 아날로그 비디오 인코더(46)는 수평 신호의 다음 하강 에지를 발생할 때, 자신의 디지털 비디오 입력으로 위에서 보여진 일련의 바이트들을 수신할 것을 기대한다. 만일 유효한 첵섬을 갖는 상기 일련의 바이트들을 발견하지 않는다면, 아날로그 비디오 인코더(46)는 거기에는 부호화에 사용가능한 어떤 유효한 폐쇄 자막 데이터도 없다고 가정한다.

Clear CC_data 핀이 로우로 되게 되어 삽입기(114)의 내부 메모리를 클리어시킨다. 이것은 보통 사용자가 채널들 또는 프로그램 스트림들을 변화시킬 때마다 행해진다. 비디오 클록은 CC_data 출력 포트 밖으로 나오는 8 비트 데이터에 클록을 맞추는데 사용된다.

CC_data 출력 포트는 폐쇄 자막 데이터를 포함하는 8 비트 데이터 시퀀스가 삽입기(114)를 빠져나오는 곳이다. 폐쇄 자막 데이터는 적합한 속도 및 적합한 시간에 그 포트를 빠져나온다. 달리 말하면, 홀수 필드마다 단 두 개의 폐쇄 자막 바이트들( 및 필드당 라인 21 부호화를 위한 단 두 개의 바이트들)이 보내지고 있다. 그들은 필드 신호 변이 후 첫 번째 수평 에지 이후와 같은, 적절한 시간에서 발생한다.

삽입된 CC 선택 신호는 폐쇄 자막 데이터를 포함하는 바이트 시퀀스가 언제 삽입기(114)를 빠져나오고 있는지를 제2멀티플렉서(100)에게 알린다. 데이터 시퀀스가 삽입기(114)로부터 발생될 때, 제2멀티플렉서(100)는 비디오 디코더(44)의 디지털 비디오 출력 포트로 그 데이터 시퀀스를 내보낸다. 다른 모든 시간들에서, 삽입된 CC 선택 신호는 제2멀티플렉서(100)에게 비디오 디코더(44)의 디지털 비디오 출력 포트로 비디오 압축해제기로부터 그 디지털 비디오를 내보내도록 지시한다.

삽입기(114)의 수평 핀은 수평 동기 신호를 수신한다. 필드 핀은 필드 동기 신호를 수신한다.

제2멀티플렉서(100)는 비디오 압축해제기(102)로부터 디지털 비디오나 삽입기(114)로부터 바이트 시퀀스를 비디오 디코더(44)의 디지털 비디오 출력 포트로 전송한다. 그 선택은 선택 핀(삽입기(114)로부터의 삽입된 CC 선택 신호)을 통해 이뤄진다.

전형적인 제2프로토콜을 수행하기 위한 삽입기(114)의 실시예가 도 9에 도시된다. 이 실시예는 제어기(122), 피포(124), 어큐뮬레이터(128) 및 멀티플렉서(130)를 포함한다.

제어기(122)는 피포(124)를 사용하여, 들어오는 폐쇄 자막 데이터를 저장하고 이 데이터를 필드당 두 바이트로 단위화한다. 비트스트림은 Video_clock과 동일한 클록 속도로 동작하지 않을 것이며 삽입기(114)로의 폐쇄 자막 데이터는 버스트될 것이다. 그 비트스트림 클록은 피포(124)의 WR_CLK(write clock) 핀에 연결되고, CC_present는 WR_EN(피포(124)의 write enable pin)에 연결된다. 데이터는 CC_present 신호가 하이로 될 때마다 비트스트림의 매 상승 에지에서 피포(124)로 쓰여진다. 데이터는 RD_EN(read enable)이 하이일 때마다 Video_clock의 매 상승 에지에서 피포(124)로부터 읽혀진다.

어큐뮬레이터(128)은 LN과 두 개의 폐쇄 자막 바이트를 더함으로써 첵섬을 발생한다. 이 수는 8 비트 이상이므로 Chk_sum1과 Chk_sum2에 넣어진다.

add_parity 신호가 하이이면, 들어오는 폐쇄 자막 데이터는 피포(124)로 쓰여지기 전에 기수 패리티 비트가 거기에 더해지게 한다. 제어기(122)는 삽입된 폐쇄 자막 바이트 시퀀스를 내보낼 때 삽입 CC 선택 신호를 셋한다.

제어기(122)의 초기 상태는 활성되지 않은 로우 상태에 있는 RD_EN과 ACC 신호를 가진다. clear_ACC 신호는 활성되지 않은 로우 상태에 있다. clear_FIFO 신호는 활성되지 않은 하이 상태에 있다. 폐쇄 자막 바이트 시퀀스를 내보내기로 되어 있을 때, 제어기(122)는 다음과 같은 일련의 동작들을 수행할 것이다.

첫 번째 상승 클록 에지에서, 멀티플렉서(130)의 in0 포트를 선택함으로써 CC 데이터 출력 포트로 0이 보내진다. 어큐뮬레이터(128)의 비움(clearing)은 clear_ACC 신호를 하이로 세팅함으로써 중지된다.

다음 상승 클록 에지에서, 멀티플렉서(130)의 in1 포트를 선택함으로써 CC 데이터 출력 포트로 255가 보내진다. 어큐뮬레이터(128)가 다음 상승 클록 에지에서 어큐뮬레이팅을 시작하도록 ACC 신호가 하이로 세팅된다. RD_EN은 멀티플렉서(126)가 LN 바이트를 어큐뮬레이터(128)로 보내도록 이미 로우가 된다.

그 다음 상승 클록 에지에서, 제어기(122)는 멀티플렉서(130)가 in2 포트를 선택하게 함으로써 LN을 CC 데이터 출력 포트로 전송한다. RD_EN 신호는 하이로 셋된다. 이것은 Video_clock이 멀티플렉서들(126 및 130)을 위해 다음 폐쇄 자막 데이터 바이트를 읽어내게 만든다. RD_EN을 하이로 세팅하는 것 또한 멀티플렉서(126)가 피포(124)로부터 폐쇄 자막 데이터를 어큐뮬레이터(128)로 보내게 만든다.

다음 상승 클록 에지에서, 제어기(122)는 멀티플렉서(130)로 하여금 in3 포트를 선택하게 함으로써 피포(124)로부터 첫 번째 폐쇄 자막 바이트를 내보낸다. 폐쇄 자막 데이터를 피포(124)로부터 읽는 것은 RD_EN을 로우로 세팅함으로써 중지된다. 어큐뮬레이터(128)는 제어기(122)가 ACC 신호를 로우로 세팅함에 따라 어큐뮬레이팅을 중지한다.

다음 상승 클록 에지에서, 제어기(122)는 멀티플렉서(130)로 하여금 in4 포트를 선택하게 함으로써 첫 번째 첵섬 바이트(Chk_sum1)를 내보낸다.

다음 상승 클록 에지에서, 제어기는(122)는 멀티플렉서(130)로 하여금 in5 포트를 선택하게 함으로써 두 번째 첵섬 바이트(Chk_sum2)를 내보낸다. 이것은 폐쇄 자막 시퀀스의 마지막이며, 따라서 다음 상승 클록 에지에서, 제어기(122)는 clear_ACC를 로우로 세팅함으로써 어큐뮬레이터(128)를 클리어시킨다. 제어기(122)는 멀티플렉서(130)의 in0 포트를 선택하여 CC 데이터 출력 포트로 0을 내보낸다.

clear_CC 데이터가 로우가 될 때, 제어기(122)는 피포(124) 및 어큐뮬레이터(128)의 내용들을 클리어시킨다. 제어기(122)는 초기 상태로 돌아가서 새 폐쇄 자막 데이터 바이트 시퀀스가 시작되기 전에 (프로토콜 선택에 의해 정해진) 적합한 상태를 기다린다.

비디오 디코더의 다른 실시예가 도 10에 도시되며, 이 실시예는 비디오 디코더(44')가 디스플레이 동기를 위해 외부 수평 및 필드 신호들을 수신하지 않는 구성에 특히 적합하다. 대신, 비디오 디코더(44')는 모든 동기 신호들을 발생한다. 도 10의 비디오 디코더는, 예를 들어, 도 5의 아날로그 비디오 인코더(46)와 함께, 가령 CCIR-656 모드로 사용된다. 도 10의 비디오 디코더는 도 8의 것과 유사하므로, 이들 두 실시예에 공통되는 소자들의 설명은 반복되지 않을 것이다.

도 10의 실시예에서 비디오 디코더(44')는 SAV, EAV(start of active video-비디오 동작 시작, end of active video-비디오 동작 종료) 및 보조 데이터를 발생하는 데이터 부호화 섹션을 가지는 동기 모듈(140)을 포함한다. 동기 모듈(140)은 멀티플렉서(100)를 제어하여 그것이, 비디오 압축해제기(102)로부터 디지털 비디오, 폐쇄 자막 데이터 삽입기(114)로부터 폐쇄 자막 바이트 시퀀스들, 또는 CCIR-656 동기 코드들(SAV, EAV...)들 중 하나를 출력하도록 한다.

이 실시예에서 멀티플렉서(100)는 비디오 압축해제기(102)로부터 디지털 비디오; 동기 모듈로부터 CCIR-656 SAV, EAV 정보; 및 폐쇄 자막 데이터 삽입기(114)로부터 폐쇄 자막 데이터 바이트 시퀀스인 세가지 입력들을 가진다. 동기 모듈(140)은 멀티플렉서(100)에 언제 적합한 바이트들을 출력할지를 알린다.

도 10의 실시예에서, 폐쇄 자막 데이터 삽입기(114)는, 동기 모듈(140)로부터 삽입기(114)에게 언제 폐쇄 자막 바이트 시퀀스를 부여할지를 알리는 신호 'CC_select'를 수신한다. 멀티플렉서(100)를 제어하지 않기 때문에, 이 실시예의 폐쇄 자막 데이터 삽입기(114)는 도 8의 실시예와는 반대로, Embedded_CC_select 출력 신호를 발생하지 않는다. 덧붙여서, 도 10의 실시예에 있는 폐쇄 자막 데이터 삽입기(114)로부터의 바이트 시퀀스는 0, 255 대신, 0, 254이다. 이 값들 0, 254는 동기 모듈(140)로부터의 SAV, EAV를 위한 CCIR-656 시퀀스를 형성한다.

도 10의 비디오 디코더의 실시예에 사용된 폐쇄 자막 데이터 삽입기(114)의 실시예가 도 11에 도시된다. 그 동작은 도 10의 비디오 디코더(44')에 대한 설명시 상술한 바와 같은 예외들 외에, 도 9의 데이터 삽입기의 실시예와 유사하다.

본 발명이 상세히 설명되고 도시되었으나, 그것은 단지 도해 및 예를 위한 것으로 한정의 목적으로 취해진 것이 아니며, 본 발명은 첨부된 청구항에 의해서만 한정되어야 한다는 것이 명확히 이해될 것이다.

본 발명의 비디오 디코더는 압축해제된 비디오 스트림과 삽입된 폐쇄 자막 데이터를 단일 포트에서 모두 제공하므로, 아날로그 비디오 인코더는 단일 입력 포트에서 이 정보를 수신할 것이며, 이러한 것은 폐쇄 자막 데이터의 검색, 저장 및 측량시의 마이크로프로세서 및 소프트웨어 중재에 대한 필요성을 없애기 때문에 시스템의 복잡도 및 비용을 줄일 수 있게 된다.

Claims (15)

1. 압축된 디지털 비디오 스트림을 수신하고 그로부터 아날로그 비디오 인코더로 제공될 삽입된 폐쇄 자막 디지털 데이터를 갖는 단일 압축해제 디지털 비디오 신호를 발생하는 비디오 디코더에 있어서,

   상기 압축 디지털 비디오 스트림을 압축해제하여 압축해제된 디지털 비디오 신호를 발생하는 비디오 압축해제기;

   디지털 비디오 출력 신호안으로 삽입하기 위해, 압축 디지털 비디오 스트림에 포함된 폐쇄 자막 디지털 데이터를 발생하는 폐쇄 자막 데이터 삽입기; 및

   상기 비디오 압축해제기 및 폐쇄 자막 데이터 삽입기와 결합되어, 아날로그 비디오 인코더에 제공될 압축해제된 디지털 비디오 신호 및 삽입된 폐쇄 자막 디지털 데이터를 포함하는 단일 디지털 비디오 출력 신호를 발생하는 단일 비디오 신호 출력 포트를 구비함을 특징으로 하는 비디오 디코더.
2. 제1항에 있어서,

   상기 압축 디지털 비디오 스트림내의 폐쇄 자막 데이터를 검출하고 상기 폐쇄 자막 데이터 삽입기로 하여금 상기 압축 디지털 비디오 스트림의 폐쇄 자막 디지털 데이터를 처리하도록 하게 만드는 신호를 발생하는 사용자 데이터 유형 검출기를 더 구비함을 특징으로 하는 비디오 디코더.
3. 제2항에 있어서,

   상기 압축 디지털 비디오 스트림내 사용자 데이터의 존재를 검출하고 사용자 데이터의 검출에 응답하여 제어 신호를 발생하는 사용자 데이터 시작 코드 검출기를 더 구비하며, 여기서 어떤 폐쇄 자막 데이터도 상기 사용자 데이터내에 포함됨을 특징으로 하는 비디오 디코더.
4. 제3항에 있어서,

   압축 디지털 비디오 스트림을 수신하고 그 압축 디지털 비디오 스트림을 사용자 데이터 시작 코드 검출기에 의해 발생된 제어 신호의 함수로서 비디오 압축해제기 또는 사용자 데이터 유형 검출기 및 폐쇄 자막 삽입기로 선택적으로 전송하는 제1멀티플렉서를 더 구비함을 특징으로 하는 비디오 디코더.
5. 제4항에 있어서,

   비디오 압축해제기로부터 압축해제된 디지털 비디오 신호를 수신하는 제1입력,

   폐쇄 자막 데이터 삽입기로부터 폐쇄 자막 디지털 데이터를 수신하는 제2입력,

   단일 비디오 신호 출력 포트를 형성하는 단일 출력, 및

   상기 단일 비디오 신호 출력 포트에 비디오 출력 신호로서 제공될 제1 및 제2입력들 사이의 선택을 제어하기 위한 제어 신호를 수신하는 선택 입력을 구비한 제2멀티플렉서를 더 구비함을 특징으로 하는 비디오 디코더.
6. 제5항에 있어서, 상기 비디오 압축해제기는,

   외부 비디오 동기 신호들에 대해 비디오 디코더를 종속시키기(slave)위한 비디오 동기 신호 입력을 포함함을 특징으로 하는 비디오 디코더.
7. 제6항에 있어서, 상기 폐쇄 자막 데이터 삽입기는,

   제2멀티플렉서의 선택 입력에 의해 수신된 제어 신호가 발생되는 제어 신호 출력을 포함함을 특징으로 하는 비디오 디코더.
8. 제6항에 있어서, 상기 압축 디지털 비디오 스트림은 CCIR-601 포맷임을 특징으로 하는 비디오 디코더.
9. 제5항에 있어서,

   상기 제2멀티플렉서는 제3입력을 포함하고,

   비디오 압축해제기를 동기시키는 동기 신호들, 제2멀티플렉서의 제3입력에서 수신된 비디오 동작 시작 및 비디오 동작 종료 코드들 및, 제1, 제2 및 제3입력들 사이의 선택을 제어하기 위해 제2멀티플렉서의 제어 신호 입력에서 수신된 제어 신호를 발생하는 동기 발생기를 더 포함함을 특징으로 하는 비디오 디코더.
10. 제9항에 있어서, 상기 압축 디지털 비디오 스트림은 CCIR-656 포맷임을 특징으로 하는 비디오 디코더.
11. 압축된 디지털 비디오 비트스트림을, 삽입된 폐쇄 자막 데이터와 함께 압축해제 비디오 출력을 갖는 단일 디지털 출력 신호로 변환하기 위한 방법에 있어서,

    압축 디지털 비디오 비트스트림을 수신하는 단계;

    상기 디지털 비디오 비트스트림내의 폐쇄 자막 디지털 데이터를 검출하는 단계;

    상기 디지털 비디오 비트스트림을 압축해제 디지털 비디오 출력으로 압축해제시키는 단계;

    상기 압축해제 디지털 비디오 출력을 아날로그 비디오 인코더로 단일 디지털 출력 신호를 전송하기 위한 단일 출력 포트로 공급하는 단계; 및

    아날로그 비디오 인코더로 단일 디지털 출력 신호를 전송하기 위한 단일 출력 포트에서 단일 디지털 출력 신호를 형성하기 위해, 상기 검출된 폐쇄 자막 디지털 데이터를 상기 압축해제 디지털 비디오 출력에 삽입하는 단계를 포함함을 특징으로 하는 방법.
12. 제11항에 있어서, 상기 폐쇄 자막 디지털 데이터를 검출하는 단계는,

    압축 디지털 비디오 비트스트림내에서 사용자 시작 코드를 검출하는 단계 및 사용자 시작 코드의 검출시 압축된 디지털 비디오 비트스트림의 사용자 데이터 유형을 결정하는 단계를 포함함을 특징으로 하는 방법.
13. 제1항에 있어서,

    상기 비디오 압축해제기로부터 압축해제된 디지털 비디오 신호를 수신하는 제1입력,

    상기 폐쇄 자막 데이터 삽입기로부터 폐쇄 자막 디지털 데이터를 수신하는 제2입력, 및

    단일 비디오 신호 출력 포트에 디지털 비디오 출력 신호로서 제공될 제1 및 제2입력들 사이의 선택을 제어하기 위한 제어신호를 수신하는 선택 입력을 구비하는 멀티플렉서를 더 포함함을 특징으로 하는 비디오 디코더.
14. 압축 디지털 비디오 입력을 수신하여 텔리비전에 의해 사용가능하게 처리하기 위한 오디오 스트림 및 압축 디지털 비디오 스트림을 제공하는 전송 디멀티플렉서, 상기 압축 디지털 비디오 스트림을 수신하여 압축해제된 디지털 비디오 스트림을 발생하는 비디오 디코더 및, 상기 압축해제된 디지털 비디오 스트림을 수신하여 텔리비젼에 의해 표시하기 위한 아날로그 비디오 신호를 발생하는 아날로그 비디오 인코더를 포함하고, 압축 디지털 비디오 입력 스트림을 텔리비전에 의해 사용가능한 아날로그 신호로 변환하기 위한 시스템에 있어서,

    상기 비디오 디코더는, 그 안에 아날로그 비디오 인코더로 제공될 폐쇄 자막 디지털 데이터를 포함하는 상기 압축해제된 디지털 비디오 신호를 발생함을 특징으로 하고,

    상기 비디오 디코더는,

    압축 디지털 비디오 스트림을 압축해제하여 압축해제된 디지털 비디오 신호를 발생하는 비디오 압축해제기;

    상기 압축 디지털 비디오 스트림으로부터, 비디오 디코더의 디지털 비디오 출력 신호안에 삽입될 폐쇄 자막 디지털 데이터를 발생하는 폐쇄 자막 데이터 삽입기; 및

    상기 비디오 압축해제기 및 상기 폐쇄 자막 데이터 삽입기와 결합되고, 압축해제된 디지털 비디오 신호 및 삽입된 폐쇄 자막 디지털 데이터를 아날로그 비디오 인코더로 제공하는 단일 비디오 신호 출력 포트를 구비함을 특징으로 하는 시스템.
15. 제14항에 있어서,

    상기 비디오 압축해제기로부터 압축해제된 디지털 비디오 신호를 수신하는 제1입력,

    폐쇄 자막 데이터 삽입기로부터 폐쇄 자막 디지털 데이터를 수신하는 제2입력,

    단일 비디오 신호 출력 포트를 형성하는 단일 출력, 및

    상기 단일 비디오 신호 출력 포트에 디지털 비디오 출력 신호로서 제공될 제1 및 제2입력들 사이의 선택을 제어하기 위한 제어 신호를 수신하는 선택 입력을 포함하는 멀티플렉서를 더 구비함을 특징으로 하는 시스템.