KR20000048248A - Circuit Board, And Display Device Using The Same And Electronic Equipment - Google Patents

Circuit Board, And Display Device Using The Same And Electronic Equipment Download PDF

Info

Publication number
KR20000048248A
KR20000048248A KR1019990059177A KR19990059177A KR20000048248A KR 20000048248 A KR20000048248 A KR 20000048248A KR 1019990059177 A KR1019990059177 A KR 1019990059177A KR 19990059177 A KR19990059177 A KR 19990059177A KR 20000048248 A KR20000048248 A KR 20000048248A
Authority
KR
South Korea
Prior art keywords
circuit board
wiring layer
dummy wiring
substrate
chip
Prior art date
Application number
KR1019990059177A
Other languages
Korean (ko)
Other versions
KR100498848B1 (en
Inventor
사이토히데야
엔도코고
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20000048248A publication Critical patent/KR20000048248A/en
Application granted granted Critical
Publication of KR100498848B1 publication Critical patent/KR100498848B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE: A circuit board and a display device and an electronic device using thereof are provided to improve the adhesion of an adhesive resin as to a base substrate, to improve the electrical connection reliability of a semiconductor chip and an interconnection substrate, to prevent the lowering of the performance or the reliability of the semiconductor chip and to reduce the invasion of humidity to the adhesion region in the base substrate. CONSTITUTION: In a circuit board where a semiconductor chip is installed on a base substrate using an adhesive resin, the circuit board improves the adhesion of the adhesive resin and the electrical connection reliability of the semiconductor chip and the base substrate. An IC chip(450) is installed by inserting an anisotropic conductive film, by forming an input interconnection(420a) and an output interconnection(420b) and a dummy interconnection layer(422) without an adhesion layer, on an IC chip installation region of a base film(410). The dummy interconnection layer is insulated from the input interconnection, the output interconnection and electrodes(450a,450b) of the IC chip, and comprises a plurality of open apertures(422a).

Description

회로 기판 및 회로 기판을 사용한 표시 장치 및 전자 기기{Circuit Board, And Display Device Using The Same And Electronic Equipment}Circuit Board, And Display Device Using The Same And Electronic Equipment

본 발명은 반도체 칩을 베이스 기판 상에 플립 칩 장착하여 형성된 회로 기판 및 이 회로 기판을 사용한 표시 장치 및 전자 기기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board formed by flip chip mounting a semiconductor chip on a base substrate, a display device and an electronic device using the circuit board.

근년, 기판의 소형 박형 경량화나, 절곡 가능한 구조에의 적응, 로울·투·로울(roll-to-roll process)에 의한 고생산성의 실현등의 이유로, FPC(Flexible Printed Circuit) 기판에 IC 칩 등의 전자 부품을 직접 장착하는 기술이 사용되도록 이루어져 왔다. 더구나, 이 기술에서는 TAB(Tape Automated Bonding) 기술과 같이 내부 도선을 필요로 하지 않기 때문에, 구리박(copper foil)이 얇게 되어, 배선의 미세 피치화가 용이하다.In recent years, IC chips have been used for flexible printed circuit (FPC) substrates for reasons such as miniaturization and thinning of substrates, adaptation to bendable structures, and high productivity through a roll-to-roll process. Direct mounting of electronic components has been made to be used. Moreover, since this technique does not require internal conductors as in the Tape Automated Bonding (TAB) technique, the copper foil becomes thinner, so that the fine pitch of the wiring is easy.

도 16은 FPC 기판에 전자 부품이 장착된 경우인 종래 구조를 도시하는 단면도이다. 이 도면에 도시하는 바와 같이, IC 칩(450)의 입력 전극(450a)과 베이스 필름(410)에 미리 형성된 입력 배선(420a)은 접착용 수지(19) 중에 분산되는 도전성 입자(21)를 통하여 전기적으로 접합되며, 마찬가지로 IC 칩(450)의 출력 전극(450b)과 베이스 필름(410)에 미리 형성된 출력 배선(420b)은 접착용 수지(19) 중에 분산되는 도전성 입자(21)를 통해 전기적으로 접합되어 있다.Fig. 16 is a cross-sectional view showing a conventional structure when the electronic component is mounted on the FPC board. As shown in this figure, the input wire 450a of the IC chip 450 and the input wiring 420a previously formed in the base film 410 are connected through the conductive particles 21 dispersed in the adhesive resin 19. Similarly, the output electrode 450b of the IC chip 450 and the output wiring 420b previously formed on the base film 410 are electrically connected to each other through the conductive particles 21 dispersed in the adhesive resin 19. It is joined.

그러나, FPC 기판의 기초 부재인 베이스 필름(410)에는 일반적으로 수분이 침투하기 쉬운 PI(폴리이미드) 등의 유기계(organic) 필름이 사용되기 때문에, 장착면의 반대측(도면에 있어서 하측)으로부터 베이스 필름(410)을 침투한 습기가 IC 칩(450)의 배선 형성면에 도달하여, 이것에 의해 해당 IC 칩의 신뢰성이 저하되거나, 또는 베이스 필름(410)을 투과하여 전달된 광에 의한 광 누출(light leakage)에 의해, IC 칩의 성능이 저하한다는 결점이 있었다. 그리고, 이 결점은 베이스 필름(410)을 얇게 하면, 보다 현저해 진다.However, since an organic film such as PI (polyimide) is generally used for the base film 410, which is the base member of the FPC substrate, the base from the opposite side of the mounting surface (lower side in the drawing). Moisture that penetrates the film 410 reaches the wiring forming surface of the IC chip 450, thereby deteriorating the reliability of the IC chip or leaking light due to light transmitted through the base film 410. (light leakage) has the disadvantage that the performance of the IC chip is reduced. And this fault becomes more remarkable when the base film 410 is made thin.

또한, FPC 기판의 기초 부재인 베이스 필름(410)에는 표면 습성이 낮은 폴리이미드등이 사용되는 것이 일반적이기 때문에, 접착용 수지의 접합 강도가 매우 약하다.Moreover, since it is common to use polyimide etc. with low surface wettability for the base film 410 which is the base member of an FPC board | substrate, the bonding strength of adhesive resin is very weak.

더욱, 베이스 필름(410), IC 칩(450) 및 접착용 수지(19)의 각 재료의 열팽창 계수의 차이 등의 영향으로, 시간 경과적으로 접착 계면에 응력이 집중되어 더욱 접착력이 저하되어, IC 칩(450)의 전극과 FPC 기판의 배선 사이의 접속 불량이 발생하기 쉬운 문제가 있었다. 특히, 베이스 필름이 폴리이미드 등의 가요성을 갖는 얇은 재료인 경우에는, 베이스 필름측에서 습도의 침입이 있어, 보다 접착력의 저하가 발생되어, IC 칩(450)의 전극과 FPC 기판의 배선의 접속 불량이 발생하기 쉬운 문제가 한층 현저했다.Further, under the influence of the difference in the coefficient of thermal expansion of each material of the base film 410, the IC chip 450, and the adhesive resin 19, stress is concentrated on the adhesive interface over time, and thus the adhesive force is further lowered. There was a problem that a poor connection between the electrode of the IC chip 450 and the wiring of the FPC board is likely to occur. In particular, when the base film is a thin material having flexibility such as polyimide, there is a penetration of humidity on the base film side, and a decrease in adhesion force occurs, and the wiring of the electrode of the IC chip 450 and the FPC substrate is prevented. The problem which a connection connection tends to produce was more remarkable.

본 발명은 상기와 같은 점을 감안하여 이루어진 것으로, 그 목적은 접착용 수지를 사용하여 반도체 칩을 베이스 기판상에 장착한 구조의 회로 기판에 있어서, 하기의 어느 것인가의 과제를 해결할 수 있는 회로 기판 및 그것을 사용한 표시 장치 및 전자 기기를 제공하는 것에 있다.This invention is made | formed in view of the above, The objective is the circuit board of the structure which mounted the semiconductor chip on the base board using the adhesive resin, The circuit board which can solve any of the following problems. And a display device and an electronic device using the same.

1) 베이스 기판에 대한 접착용 수지의 접착력을 향상시킨다.1) Improve the adhesive strength of the adhesive resin to the base substrate.

2) 반도체 칩과 배선 기판의 전기적인 접속 신뢰성을 향상시킨다.2) The electrical connection reliability of a semiconductor chip and a wiring board is improved.

3) 반도체 칩의 성능이나 신뢰성의 저하를 방지한다.3) To prevent deterioration in the performance or reliability of semiconductor chips.

4) 베이스 기판측에서 접착 영역에의 습기의 침입을 저감한다.4) On the base substrate side, invasion of moisture into the bonding region is reduced.

(1) 본 발명에 따른 회로 기판은,(1) The circuit board according to the present invention,

절연성을 갖는 기초 부재 및 상기 기초 부재 상에 설치된 복수의 기판측 단자를 갖는 배선 기판과,A wiring board having an insulating base member and a plurality of substrate-side terminals provided on the base member;

복수의 반도체측 단자를 구비하여, 상기 반도체측 단자가 상기 기판측 단자에 전기적으로 접속되어, 상기 배선 기판에 장착된 반도체 칩을 가지며,A plurality of semiconductor side terminals, the semiconductor side terminals being electrically connected to the substrate side terminals, and having a semiconductor chip mounted on the wiring board,

상기 배선 기판은 상기 반도체 칩이 장착되는 영역내로서 상기 기판측 단자보다 내측의 영역에, 상기 기판측 단자 및 상기 반도체측 단자와 절연된 더미 배선층을 구비하고 있다.The wiring board includes a dummy wiring layer insulated from the substrate-side terminal and the semiconductor-side terminal in an area in which the semiconductor chip is mounted and inside the substrate-side terminal.

본 발명에 의하면, 반도체 칩의 장착면과는 반대측의 면에서, 기초 부재를 통해서 침투하는 습기의 일부가 더미 배선층에 의해서 저지된다. 따라서, 배선 기판에 반도체 칩이 장착된 영역의 기판측 단자나 반도체측 단자 등이 습기에 의해서 신뢰성의 저하를 일으킬 가능성이 저감된다. 반도체 칩을 배선 기판에 장착하는 경우, 그 장착 영역에서는 기판측 단자, 반도체측 단자 및 배선 패턴이 좁은 피치로 되어 있는 것이 대부분이며, 습기 등의 영향을 받아 단락이나 유사 단락의 발생이 발생하는 경향이 있다. 본 발명의 회로 기판에 있어서는, 그와 같은 문제의 발생을 저감할 수 있다.According to the present invention, a part of the moisture that penetrates through the base member is blocked by the dummy wiring layer on the surface opposite to the mounting surface of the semiconductor chip. Therefore, the possibility that the board | substrate side terminal, the semiconductor side terminal, etc. of the area | region in which the semiconductor chip was mounted in the wiring board will cause the fall of reliability by moisture is reduced. In the case where the semiconductor chip is mounted on the wiring board, the board-side terminal, the semiconductor-side terminal, and the wiring pattern are usually in a narrow pitch in the mounting area, and short circuits or pseudo short circuits are generated due to moisture or the like. There is this. In the circuit board of this invention, occurrence of such a problem can be reduced.

또한, 반도체 칩에 있어서는, 광의 침입에 의해서 전류 누출이 발생할 수 있다. 그러나, 더미 배선층에 의해서, 기초 부재를 통해서 침입되는 광량이 삭감되기 때문에 그와 같은 전류 누출에 따른 반도체 칩의 성능 저하를 억제할 수 있다.In a semiconductor chip, current leakage may occur due to light intrusion. However, since the amount of light penetrating through the base member is reduced by the dummy wiring layer, the performance degradation of the semiconductor chip due to such leakage of current can be suppressed.

(2) 본 발명에 따른 회로 기판은 상기 반도체측 단자와 상기 기판측 단자가 전기적으로 접속된 부분을 봉입하여, 상기 반도체 칩을 상기 배선 기판에 접합하는 수지 봉입부를 추가로 갖는다.(2) The circuit board which concerns on this invention further has the resin sealing part which seals the part in which the said semiconductor side terminal and the said board side terminal were electrically connected, and joins the said semiconductor chip to the said wiring board.

본 발명에 의하면, 기초 부재의 표면 중 반도체 칩이 장착되는 영역내로서, 기판측 단자 보다도 내측 부분에, 더미 배선층을 설치하는 것으로 배선 기판에 대한 수지 봉입부의 접착 면적을 크게 할 수 있어, 그것에 의하여 접착력을 향상시킬 수 있다. 그 결과, 배선 기판에 대한 수지 봉입부의 접착력이 증가되어, 반도체측 단자와 기판측 단자와의 접속 신뢰성을 향상시킬 수 있다. 더욱, 더미 배선층이 베이스 기판측에서의 습도의 침입을 방지하기 위해서, 시간 경과 변화에 의한 수지 봉입부의 접착력의 저하를 억제할 수 있다. 더욱 그 더미 배선층은 수지 봉입부에 대한 접착성이 기초 부재보다도 높은 재료에 의해서 형성할 수 있기 때문에, 배선 기판에 대한 수지 봉입부의 접착력을 높일 수 있다.According to the present invention, in the region where the semiconductor chip is mounted on the surface of the base member, by providing a dummy wiring layer in an inner portion of the substrate side terminal, the adhesion area of the resin encapsulation portion to the wiring substrate can be increased, thereby. Adhesion can be improved. As a result, the adhesive force of the resin encapsulation portion to the wiring board is increased, and the connection reliability between the semiconductor side terminal and the board side terminal can be improved. Furthermore, in order to prevent the dummy wiring layer from invading the humidity on the base substrate side, it is possible to suppress a decrease in the adhesive force of the resin encapsulation portion due to the change in time. Furthermore, since the dummy wiring layer can be formed of a material whose adhesiveness to the resin encapsulation portion is higher than that of the base member, the adhesive force of the resin encapsulation portion to the wiring substrate can be increased.

(3) 본 발명에 따른 회로 기판은,(3) The circuit board according to the present invention,

상기 수지 봉입부는 수지에 도전성 입자가 분산하여 혼입된 이방성 도전막에 의해 형성되어,The resin encapsulation portion is formed of an anisotropic conductive film in which conductive particles are dispersed and mixed in a resin,

상기 반도체측 단자와 상기 기판측 단자는 상기 도전성 입자에 의해서 전기적으로 접속된다.The semiconductor side terminal and the substrate side terminal are electrically connected by the conductive particles.

이와 같이 이방성 도전막에 의해서 반도체 칩과 배선 기판을 접합하면, TAB(Tape Automated Bonding) 장착에 있어서의 접합 공정과 몰드 공정의 2개의 공정에 상당하는 공정을, 1개의 공정으로서 실시할 수 있으며, 제조 공정을 단축할 수 있는 이점이 있다.Thus, when a semiconductor chip and a wiring board are bonded together by an anisotropic conductive film, the process corresponded to two processes, a bonding process in TAB (Tape Automated Bonding) mounting, and a mold process, can be performed as one process, There is an advantage that the manufacturing process can be shortened.

(4) 본 발명에 따른 회로 기판은 상기 더미 배선층이 상기 기판측 단자와 동일 재료에 의해서 형성되어 있다.(4) In the circuit board according to the present invention, the dummy wiring layer is formed of the same material as the terminal on the board side.

예를 들면, 기판측 단자가 Cu(동)를 사용하여 형성되는 경우에는, 그 기판측 단자와 동시에 더미 배선층을 Cu에 의해서 형성한다. 또한, 기판측 단자가 Cu의 표면에 Ni 도금이나, Au 도금 등을 실시하여 형성되는 경우에는 더미 배선층도 Cu의 표면에 같은 도금 처리를 실시하여 형성한다.For example, when a board | substrate side terminal is formed using Cu (copper), a dummy wiring layer is formed with Cu simultaneously with the board | substrate side terminal. In addition, when the board | substrate side terminal is formed by performing Ni plating, Au plating, etc. on the surface of Cu, a dummy wiring layer is also formed by giving the same plating process to the surface of Cu.

이것에 의해서, 더미 배선층과 기판측 단자를 동시에 형성하는 것이 가능해지고, 회로 기판의 제조 공정을 단순화할 수 있다.Thereby, it becomes possible to form a dummy wiring layer and a board | substrate side terminal simultaneously, and can simplify a manufacturing process of a circuit board.

(5) 본 발명에 따른 회로 기판은 상기 기초 부재가 가요성을 갖는 재료에 의해서 형성되어 있다.(5) In the circuit board according to the present invention, the base member is formed of a material having flexibility.

예를 들면, 기초 부재를 폴리이미드 등과 같이 가요성을 갖는 재료에 의해서 형성한다. 가요성을 갖는 얇은 재료에 의해서 기초 부재를 형성하는 경우에는, 기초 부재가 외부 응력에 의해서 변형되기 쉽다. 그 때문에, 수지 봉입부에 의해서 반도체 칩을 배선 기판에 접합한 경우에는, 기초 부재와 수지 봉입부의 접착 계면에 국부적으로 응력이 집중되어 접착력이 저하되며, 반도체측 단자와 기판측 단자의 접속 불량이 발생하기 쉽다. 또한, 기초 부재가 폴리이미드 등의 얇은 재료인 경우에는, 기초 부재측에서의 습기의 침입에 의해서, 접착력의 저하가 발생되어 시간이 경과함에 따라서 전극 단자간의 접속 불량이 발생하기 쉽다. 따라서, 이러한 가요성을 갖는 기초 부재를 사용한 배선 회로에 접합제를 사용하여 반도체 칩을 장착한 회로 기판에 있어서, 본 발명과 같이 기초 부재의 표면 중 반도체 칩이 장착되는 영역내로서 기판측 단자보다도 내측 부분에 더미 배선층을 설치하면, 기초 부재에 대한 수지 봉입부의 접착력이 향상되어, 반도체측 단자와 기판측 단자와의 접속 신뢰성을 높일 수 있다.For example, the base member is formed of a material having flexibility such as polyimide. When the base member is formed of a thin material having flexibility, the base member is likely to be deformed by external stress. Therefore, in the case where the semiconductor chip is bonded to the wiring board by the resin encapsulation portion, the stress is locally concentrated at the adhesive interface of the base member and the resin encapsulation portion, and thus the adhesive force is lowered, resulting in poor connection between the semiconductor side terminal and the substrate side terminal. Easy to occur In addition, when the base member is a thin material such as polyimide, a decrease in adhesive force occurs due to the ingress of moisture on the base member side, and as a time passes, poor connection between electrode terminals is likely to occur. Therefore, in a circuit board in which a semiconductor chip is mounted on a wiring circuit using such a flexible base member using a bonding agent, as in the present invention, in the area where the semiconductor chip is mounted on the surface of the base member, the substrate side terminal is provided. When the dummy wiring layer is provided on the inner portion, the adhesive force of the resin encapsulation portion to the base member is improved, and the connection reliability between the semiconductor side terminal and the substrate side terminal can be improved.

(6) 본 발명에 따른 회로 기판은 상기 기초 부재와, 상기 더미 배선층 및 상기 기판측 단자가 접착층을 사이에 두지 않고서 직접 접합되어 있다.(6) In the circuit board according to the present invention, the base member, the dummy wiring layer, and the board-side terminal are directly joined without interposing an adhesive layer.

이와 같이 접착층을 사이에 두지 않고, 기초 부재에 직접 더미 배선층 및 기판측 단자를 형성하면, 접착제에 의한 전류 누출의 감소나 접착제의 팽윤(swell) 방지, 배선 기판의 가요성 향상 등을 도모하는 것이 가능해진다.Thus, when the dummy wiring layer and the board side terminal are formed directly on the base member without interposing the adhesive layer, it is possible to reduce the current leakage caused by the adhesive, prevent the swell of the adhesive, and improve the flexibility of the wiring board. It becomes possible.

(7) 본 발명에 따른 회로 기판은,(7) The circuit board according to the present invention,

평면에서, 상기 더미 배선층에 접하여 기초 부재가 노출된 영역이며, 주위의 기초 부재가 노출된 영역에 연속되는 개방부를 추가로 가지며,In the plane, the base member is exposed in contact with the dummy wiring layer, and further has an open portion continuous to the exposed area of the base member,

상기 더미 배선층이 평면에서, 상기 개방부에만 접한다.The dummy wiring layer is in contact with only the opening in a plane.

본 발명에 의하면, 수지 봉입부로 형성되는 접착용 수지를 사이에 끼워 반도체 칩을 배선 기판에 가압할 때, 접착용 수지는 개방부를 통해서 외측 부분으로 밀쳐지기 때문에, 수지 봉입부에 잔류 응력이 발생되는 것을 저감할 수 있고, 또한 수지 봉입부의 두께를 균일하게 할 수 있다. 그것에 의하여, 기초 부재의 비틀림도 없어져 그 잔류 응력도 저감할 수 있기 때문에, 접속 신뢰성이 향상한다.According to the present invention, when the semiconductor chip is pressed against the wiring board by sandwiching the adhesive resin formed from the resin encapsulation portion, the adhesive resin is pushed to the outer portion through the opening portion, so that residual stress is generated in the resin encapsulation portion. Can be reduced, and the thickness of the resin encapsulation can be made uniform. As a result, the twist of the base member is eliminated and the residual stress thereof can also be reduced, so that the connection reliability is improved.

(8) 본 발명에 따른 회로 기판은 상기 더미 배선층이 1개의 연속된 영역으로서 형성되어 있다.(8) In the circuit board according to the present invention, the dummy wiring layer is formed as one continuous region.

(9) 본 발명에 따른 회로 기판은 (8)에 있어서, 상기 더미 배선층은 사행 형상(serpentine)의 영역으로서 형성되어 있다.(9) In the circuit board according to the present invention (8), the dummy wiring layer is formed as a serpentine region.

(10) 본 발명에 따른 회로 기판은 (8)에 있어서, 상기 더미 배선층이 서로 병행하는 복수의 제 1 선분 영역과, 상기 제 1 선분 영역을 가로 질러 연장되는 제 2 선분 영역을 조합한 형상의 영역으로서 형성되어 있다.(10) In the circuit board according to the present invention (8), the dummy wiring layer has a shape in which a plurality of first line segment regions in parallel with each other and a second line segment region extending across the first line segment region are combined. It is formed as an area.

(11) 본 발명에 따른 회로 기판은 (1) 내지 (6)의 어느 것인가에 있어서 상기 더미 배선층이 1개 이상의 개구부를 갖는다.(11) In the circuit board according to the present invention, the dummy wiring layer has one or more openings in any one of (1) to (6).

본 발명에 의하면, 반도체 칩이 장착되는 영역에서 개구를 갖는 더미 배선층이 기초 부재의 표면에 형성되어 있다. 따라서, 수지 봉입부에 의해서 반도체 칩을 배선 기판에 접합한 경우에는, 배선 기판과 수지 봉입부의 접합 계면이 요철 형상으로 되어, 수지 봉입부와 배선 기판의 접합력에 기계적으로 서로 맞물리는 것에 의한 강도 향상이 첨가되기 때문에, 접합의 신뢰성이 대폭적으로 개선된다.According to this invention, the dummy wiring layer which has an opening in the area | region where a semiconductor chip is mounted is formed in the surface of a base member. Therefore, when the semiconductor chip is joined to the wiring board by the resin encapsulation part, the joining interface of the wiring board and the resin encapsulation part becomes uneven, and the strength is improved by mechanically engaging the bonding force between the resin encapsulation part and the wiring board. Since this is added, the reliability of the joining is greatly improved.

(12) 본 발명에 관계되는 회로 기판은 (1) 내지 (6)의 어느 것인가에 있어서, 상기 더미 배선층이 기초 부재가 노출된 영역에 의해서 이격된 복수의 더미 배선 영역으로서 형성되어 있다.(12) In the circuit board according to the present invention, in any one of (1) to (6), the dummy wiring layer is formed as a plurality of dummy wiring regions spaced apart by a region where the base member is exposed.

본 발명에 의하면, 수지 봉입부에 의해서 반도체 칩을 배선 기판에 접합한 경우에는 배선 기판과 수지 봉입부의 접합 계면이 요철 형상으로 되어, 수지 봉입부와 배선 기판의 접합력에 기계적으로 서로 맞물리는 것에 의한 강도 향상이 가해지기 때문에 접합의 신뢰성이 대폭적으로 개선된다.According to the present invention, when the semiconductor chip is bonded to the wiring board by the resin encapsulation part, the joining interface of the wiring board and the resin encapsulation part becomes uneven, and is caused by mechanically engaging the bonding force between the resin encapsulation part and the wiring board. Since the strength improvement is applied, the reliability of the joint is greatly improved.

(13) 본 발명에 따른 회로 기판은 (12)에 있어서, 상기 복수의 더미 배선 영역이 부분적으로 연결되어 있다. 이것에 의해, 수지 봉입부에 의해서 반도체 칩을 배선 기판에 접합한 경우에 있어서의 수지 봉입부와 배선 기판의 밀착성을 향상시키는 것이 가능해진다.(13) In the circuit board according to the present invention, in (12), the plurality of dummy wiring regions are partially connected. Thereby, it becomes possible to improve the adhesiveness of the resin sealing part and wiring board in the case where a semiconductor chip is bonded to a wiring board by the resin sealing part.

(14) 본 발명에 따른 회로 기판은 (1) 내지 (6)의 어느 것인가에 있어서, 상기 더미 배선층이 해당 더미 배선층의 다른 영역보다 배선층의 두께가 얇은 오목부를 1개 이상 갖는다.(14) In the circuit board according to the present invention, in any one of (1) to (6), the dummy wiring layer has one or more recessed portions whose thickness of the wiring layer is thinner than that of other regions of the dummy wiring layer.

본 발명에 의하면, 수지 봉입부에 의해서 반도체 칩을 배선 기판에 접합한 경우에는 배선 기판과 수지 봉입부의 접합 계면이 요철 형상으로 되어, 수지 봉입부와 배선 기판의 접합력에 기계적으로 서로 맞물리는 것에 의한 강도 향상이 첨가되기 때문에 접합의 신뢰성이 개선된다.According to the present invention, when the semiconductor chip is bonded to the wiring board by the resin encapsulation part, the joining interface of the wiring board and the resin encapsulation part becomes uneven, and is caused by mechanically engaging the bonding force between the resin encapsulation part and the wiring board. Since the strength improvement is added, the reliability of the joint is improved.

(15) 본 발명에 따른 표시 장치는 (1) 내지 (14)의 어느 것인가에 기재의 회로 기판과,(15) The display device according to the present invention includes the circuit board according to any one of (1) to (14),

상기 회로 기판이 전기적으로 접속된 접속 단자를 구비하는 평면 패널을 갖는다.The said circuit board has a flat panel provided with the connection terminal electrically connected.

(16) 본 발명에 따른 표시 장치는 (15)에 있어서,(16) The display device according to the present invention is as (15),

상기 평면 패널이 대향되는 한쌍의 기판과, 상기 한쌍의 기판 사이에 봉입된 액정을 갖는 액정 패널이며,It is a liquid crystal panel which has a pair of board | substrates which the said flat panel opposes, and the liquid crystal enclosed between the pair of board | substrates,

상기 접속 단자는 상기 한쌍의 기판의 적어도 한쪽에 형성되어 있다.The connection terminal is formed on at least one of the pair of substrates.

(17) 본 발명에 따른 전자 기기는 (15) 또는 (16)에 기재된 표시 장치를 표시 수단으로서 갖는다.(17) The electronic device according to the present invention has the display device according to (15) or (16) as display means.

도 1은 본 발명의 제 1 실시형태에 따른 회로 기판을 도시하는 평면도.1 is a plan view showing a circuit board according to a first embodiment of the present invention.

도 2는 도 1의 A-A선에 따른 위치에서의 단면도.2 is a cross-sectional view at a position along the line A-A in FIG.

도 3은 도 1 및 도 2에 도시한 구조를 갖는 2장의 FPC 기판과, 액정 패널을 도시하는 분해 사시도.3 is an exploded perspective view showing two FPC substrates having a structure shown in FIGS. 1 and 2 and a liquid crystal panel;

도 4는 제 1 실시형태에 따른 액정 패널의 구성을 도시하는 부분 파단 사시도.4 is a partially broken perspective view illustrating a configuration of a liquid crystal panel according to the first embodiment.

도 5는 제 1 실시형태에 따른 액정 장치를 적용한 전자 기기의 일례인 액정 프로젝터의 구성을 도시하는 단면도.5 is a cross-sectional view showing a configuration of a liquid crystal projector that is an example of an electronic apparatus to which the liquid crystal device according to the first embodiment is applied.

도 6은 제 1 실시형태에 따른 액정 장치를 적용한 전자 기기의 다른 일례인 휴대 전화기를 도시하는 외관도.Fig. 6 is an external view showing a mobile phone which is another example of an electronic apparatus to which the liquid crystal device according to the first embodiment is applied.

도 7은 제 2 실시형태에 따른 회로 기판을 도시하는 평면도.7 is a plan view illustrating a circuit board according to a second embodiment.

도 8은 도 7의 A-A선에 따른 위치에서의 단면도.8 is a cross-sectional view at a position along the line A-A in FIG.

도 9는 제 3 실시형태에 따른 회로 기판을 도시하는 평면도.9 is a plan view illustrating a circuit board according to a third embodiment.

도 1O은 도 9의 A-A선에 따른 위치에서의 단면도.10 is a sectional view at a position along the line A-A in FIG.

도 11은 제 4 실시형태에 따른 액정 장치를 도시하는 분해 사시도.11 is an exploded perspective view showing a liquid crystal device according to a fourth embodiment.

도 12는 제 4 실시형태에 따른 액정 장치를 도시하는 부분 단면도.12 is a partial cross-sectional view showing a liquid crystal device according to a fourth embodiment.

도 13은 제 4 실시형태의 회로 기판을 IC 칩(11)이 장착되기 전의 상태로서 도시하는 부분 평면도.Fig. 13 is a partial plan view showing the circuit board of the fourth embodiment as a state before the IC chip 11 is mounted.

도 14는 제 5 실시형태의 회로 기판을 IC 칩(11)이 장착되기 전의 상태로서 도시하는 부분 평면도.Fig. 14 is a partial plan view showing the circuit board of the fifth embodiment as a state before the IC chip 11 is mounted.

도 15는 제 6 실시형태의 회로 기판을 IC 칩(11)이 장착되기 전의 상태로서 도시하는 부분 평면도.FIG. 15 is a partial plan view showing the circuit board of the sixth embodiment as a state before the IC chip 11 is mounted. FIG.

도 16은 종래의 회로 기판을 도시하는 단면도.16 is a cross-sectional view showing a conventional circuit board.

※도면의 주요 부분에 대한 부호의 설명※※ Explanation of code for main part of drawing ※

1,10 : 액정 장치 2, 100 : 액정 패널1,10: liquid crystal device 2, 100: liquid crystal panel

3 : 회로 기판 6a, 6b : 기판3: circuit board 6a, 6b: board

12 :이방성 도전막 13 : 배선 기판12: anisotropic conductive film 13: wiring board

19 : 접착용 수지 21 : 도전성 입자19: adhesive resin 21: conductive particles

23A, 23B, 23C, 422, 424 : 더미 배선층23A, 23B, 23C, 422, 424: dummy wiring layer

400 : FPC 기판(배선 기판) 45O : IC 칩(반도체 칩)400: FPC board (wiring board) 45O: IC chip (semiconductor chip)

이하, 본 발명의 적합한 실시형태에 대해서, 도면을 참조하면서 더욱 구체적으로 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, preferred embodiment of this invention is described more concretely, referring drawings.

1. <제 1 실시형태>1. <First Embodiment>

1.1 회로 기판1.1 Circuit Board

우선, 본 발명의 제 1 실시형태에 관계되는 회로 기판에 있어서의 장착 구조에 대해서 설명한다. 도 1은 이 회로 기판의 부분을 도시하는 평면도이고, 도 2는 도 1의 A-A선에 따른 위치에 있어서의 단면도이다. 도 1 및 도 2에서, 배선 기판으로서의 FPC(Flexible Printed Circuit) 기판(400)은 첫째, 절연성 및 가요성을 갖는 기초 부재로서의 베이스 필름(410)의 양면에 스패터링이나 증착 등에 의해서 구리 박막을 형성하며, 둘째, 이 구리 박막을 종래의 포토리소그래피 기술이나 에칭 등에 의해서 소정의 형상으로 패터닝(patterning)하고, 셋째, 패터닝한 구리 박막의 위에 구리 도금을 실시한 것이다. 또한, FPC 기판(400)으로서, 구리박에 폴리이미드의 전구체(precursor)인 폴리아믹산을 도포한 후, 이것을 가열 중합하여 폴리이미드화하여, 이 폴리이미드를 베이스 필름(410)으로서 배선 기판을 형성한 것을 사용해도 된다.First, the mounting structure in the circuit board which concerns on 1st Embodiment of this invention is demonstrated. 1 is a plan view showing a part of this circuit board, and FIG. 2 is a cross-sectional view at a position along the line A-A in FIG. 1 and 2, the flexible printed circuit (FPC) substrate 400 as a wiring board firstly forms a copper thin film by sputtering or vapor deposition on both surfaces of the base film 410 as a base member having insulation and flexibility. Second, the copper thin film is patterned into a predetermined shape by conventional photolithography techniques, etching, or the like, and third, copper plating is performed on the patterned copper thin film. Moreover, after apply | coating the polyamic acid which is a precursor of polyimide to copper foil as FPC board | substrate 400, it heat-polymerizes and polyimide-forms, and this polyimide is formed as a base film 410 as a wiring board. You may use one.

또, FPC 기판(4O0)으로서는 베이스 필름(410)의 양면에 구리박을 접착제에 의해서 적층 성형하여, 이후 소정의 형상에 패터닝한 것을 사용해도 되지만, 상술과 같이, 베이스 필름(410)에 배선 패턴을 직접 형성한 쪽이 인접하는 배선 패턴에 있어서 접착제에 의한 전류 누출이 없게 되는 점이나, 접착제의 팽윤이 발생하지 않는 점, 게다가 FPC 기판(400)의 가요성이 향상하는 점 등에 있어서 유리하다.Moreover, as FPC board | substrate 40O, what laminated | stacked and formed the copper foil on both surfaces of the base film 410 by the adhesive agent, and then patterned in the predetermined shape may be used, As mentioned above, the wiring pattern for the base film 410 is mentioned. Is advantageous in that the current is not leaked by the adhesive in the adjacent wiring pattern, the swelling of the adhesive does not occur, and the flexibility of the FPC substrate 400 is improved.

또한, 기초 부재인 베이스 필름(410)으로서는 폴리이미드 이외에, 예를 들면, 폴리에틸렌 테레프탈레이트나 폴리에스테르 등의 다른 유기계 필름을 사용해도 된다. 한편, FPC 기판(400)에 형성되는 배선 패턴에는 입력 배선(420a)이나 출력 배선(42Ob), 더미 배선층(422) 등이 포함된다.As the base film 410 which is the base member, other organic films such as polyethylene terephthalate and polyester may be used in addition to polyimide. On the other hand, the wiring pattern formed on the FPC board 400 includes an input wiring 420a, an output wiring 4200b, a dummy wiring layer 422, and the like.

한편, 직방체 형상의 IC 칩(450)(반도체 칩)은 그 일면의 둘레 테두리 부분에 반도체측 단자로서의 입력 전극(450a) 및 출력 전극(450b)을 다수 구비함과 동시에 입력 전극(450a) 및 출력 전극(450b)이 형성된 면을 하측으로 하여 FPC 기판(400)에 장착된다. 각 입력 전극(450a) 및 각 출력 전극(450b)은 예를 들면 Au 등으로 이루어지는 범프(돌기 전극)를 미리 구비하고 형성되어 있다. 이 IC 칩(450)과 FPC 기판(400)에의 접합에 있어서는, 우선 IC 칩(450)이 FPC 기판(400)의 소정 위치에, 에폭시등의 접착용 수지(19)에 도전성 입자(21)를 균일하게 분산시킨 필름 형상의 이방성 도전막(Anisotropic Conductive Film: ACF)을 끼워 위치된다. 그 후, IC 칩(450)은 가열된 상태로 FPC 기판(400)에 압박되어, 가압, 가열된 이방성 도전막을 사이에 두어 FPC 기판(400)에 접합된다. 이렇게하여, 배선 기판으로서의 FPC 기판(400)에 반도체 칩으로서의 IC 칩(450)이 장착된 회로 기판이 형성된다.On the other hand, the rectangular chip-shaped IC chip 450 (semiconductor chip) is provided with a large number of input electrodes 450a and output electrodes 450b as semiconductor-side terminals on the peripheral edge of one surface thereof, and at the same time, the input electrodes 450a and outputs are provided. It is mounted on the FPC board 400 with the surface on which the electrode 450b is formed downward. Each input electrode 450a and each output electrode 450b are formed with a bump (protrusion electrode) made of Au or the like in advance. In the bonding between the IC chip 450 and the FPC board 400, first, the IC chip 450 attaches the conductive particles 21 to a resin 19 for bonding such as epoxy at a predetermined position of the FPC board 400. An anisotropic conductive film (ACF) having a uniformly dispersed film shape is sandwiched therebetween. Thereafter, the IC chip 450 is pressed against the FPC substrate 400 in a heated state, and bonded to the FPC substrate 400 with a pressurized and heated anisotropic conductive film therebetween. In this way, a circuit board on which the IC chip 450 as the semiconductor chip is mounted is formed on the FPC board 400 as the wiring board.

이 장착에 있어서는, 도 2에 도시되는 바와 같이, 입력 전극(450a)은 입력 배선(420a)(기판측 단자)에, 출력 전극(450b)은 출력 배선(420b)(기판측 단자)에 각각, 에폭시 수지나 광 경화성 수지 등의 접착용 수지(19)중에 적절한 비율로 분산시킨 도전성 입자(21)를 사이에 두어 전기적으로 접속되는 것으로 된다. 여기서, 접착용 수지(19)는 IC 칩(450)에 있어서 입력 전극(450a) 및 출력 전극(450b)이 형성된 면을 습기나, 오염, 응력 등으로부터 보호하여, IC 칩(450)을 FPC 기판(400)에 접합하는 수지 봉입부를 겸하고 있다.In this mounting, as shown in FIG. 2, the input electrode 450a is connected to the input wiring 420a (substrate side terminal), and the output electrode 450b is connected to the output wiring 420b (substrate side terminal), respectively. It becomes electrical connection across the electroconductive particle 21 disperse | distributed in the suitable ratio in resin 19 for bonding, such as an epoxy resin and a photocurable resin, in between. Here, the adhesive resin 19 protects the surface on which the input electrode 450a and the output electrode 450b are formed in the IC chip 450 from moisture, contamination, stress, and the like, thereby protecting the IC chip 450 from the FPC substrate. Also serves as a resin encapsulation portion to be bonded to (400).

이와 같이 이방성 도전막에 의해서 IC 칩(450)과 FPC 기판(400)을 접합하면, 종래의 TAB 장착에 있어서의, 접합 공정과 몰드 공정을 1개의 공정으로서 행할 수 있어 제조 공정을 단축할 수 있는 이점이 있다.Thus, when the IC chip 450 and the FPC board 400 are bonded by an anisotropic conductive film, the bonding process and the mold process in conventional TAB mounting can be performed as one process, and the manufacturing process can be shortened. There is an advantage.

그런데, 본 실시형태에 있어서의 더미 배선층(422)은 기판측 단자인 입력 배선(420a) 및 출력 배선(420b)의 어느 것에도 접촉하지 않도록, IC 칩(450)이 장착되는 영역에서 형성되어, 도 1 및 도 2에 도시되는 바와 같이, 복수의 개구부(422a)를 구비하여 형성되고 있다. 이 때문에, IC 칩(450)이 장착되어 있는 영역에서는, 표면이 평활한 베이스 필름(410)이 노출되어 있는 면적이 저감되어, 개구부(422a)가 다수 존재하는 더미 배선층(422)이 존재한다. 따라서, 베이스 필름(410)과 접착용 수지(19)의 접착 강도에 첨가하여 더미 배선층(422)에 의한 기계적으로 서로 맞물린 구조에 의한 강도의 향상이 초래되는 것에 따라, 접착용 수지(19)와 배선 기판(400)과의 접합 강도는 현저히 향상하고 있다.By the way, the dummy wiring layer 422 in this embodiment is formed in the area | region in which the IC chip 450 is mounted so that neither the input wiring 420a which is a board | substrate side terminal nor the output wiring 420b may contact. As shown to FIG. 1 and FIG. 2, it is formed provided with the some opening part 422a. For this reason, in the area | region where the IC chip 450 is mounted, the area by which the base film 410 with the smooth surface is exposed is reduced, and the dummy wiring layer 422 which has many opening parts 422a exists. Therefore, in addition to the adhesive strength of the base film 410 and the adhesive resin 19, the improvement of the strength by the mechanically interlocking structure by the dummy wiring layer 422 is brought about, so that the adhesive resin 19 and The bonding strength with the wiring board 400 is remarkably improved.

또한, 더미 배선층(422)의 존재에 의해서, IC 칩(450)이 장착되는 영역에서, 구리박이 존재하지 않은 것에 따라 베이스 필름(410)이 노출되어 있는 면적이 최소한으로 된다. 따라서, 도 2에 있어서 베이스 필름(410)의 하측으로부터 침투되는 습기는 더미 배선층(422)에 의해서 저지되어, 수지 봉입부인 접착용 수지(19)에 까지 거의 침투되지 않는다. 그것에 의하여, IC 칩(450)의 신뢰성 저하가 방지된다. 또한, 습기와 마찬가지로, 도면에 있어서 베이스 필름(410)의 하측으로부터 침입되는 광도 더미 배선층(422)에 의해서 거의 차단되어 IC 칩(450)의 전극 형성면(배선 형성면)에 침입되지 않기 때문에, 광 전류 누출에 의한 IC 칩(450)의 성능 저하도 방지된다.In addition, due to the presence of the dummy wiring layer 422, in the region where the IC chip 450 is mounted, the area where the base film 410 is exposed is minimized due to the absence of copper foil. Therefore, in FIG. 2, moisture penetrated from the lower side of the base film 410 is prevented by the dummy wiring layer 422 and hardly penetrates to the adhesive resin 19 that is a resin encapsulation portion. Thereby, the fall of the reliability of the IC chip 450 is prevented. In addition, since the light penetrating from the lower side of the base film 410 in the drawing is almost blocked by the dummy wiring layer 422 in the drawing and does not penetrate into the electrode formation surface (wiring formation surface) of the IC chip 450, The deterioration of the IC chip 450 due to leakage of photocurrent is also prevented.

또, 상기 실시형태에 있어서, 입력 전극(450a)과 입력 배선(420a)의 접합 및 출력 전극(450b)과 출력 배선(420b)의 접합은 각각 접착용 수지(19)중에 분산되는 도전성 입자(21), 즉 이방성 도전막을 사이에 두어 실시하는 것으로 하였지만 다른 접합 형태라도 된다. 예를 들면, 입력 배선(420a) 및 출력 배선(420b)을 형성하는 구리박에 Au 도금을 실시하여, 입력 전극(450a) 및 출력 전극(450b)의 Au 범프와의 사이에서 Au-Au 접합으로서도 좋다. 또한, 입력 배선(420a) 및 출력 배선(420b)을 형성하는 구리박에 주석 도금을 실시하여, 이것과 IC 칩(450)의 입력 전극(450a) 및 출력 전극(450b)의 Au 범프를 접촉 가열하는 것에 의해, Au-Sn 공정 결합해도 된다. 더욱, 입력 배선(420a) 및 출력 배선(420b)을 형성하는 구리박을 땜납 접합이 가능한 패턴으로 함과 동시에, IC 칩(450)의 입력 전극(450a) 및 출력 전극 (450b)에서의 범프의 재질을 땜납으로서, 땜납-땜납 접합으로서도 좋다. 이러한 접합에 있어서는, 수지 봉입부로서의 봉입재를 사용하여 IC 칩(450)를 몰드하는 것으로 된다.Moreover, in the said embodiment, the joining of the input electrode 450a and the input wiring 420a, and the joining of the output electrode 450b and the output wiring 420b are each electroconductive particle 21 disperse | distributed in the adhesive resin 19, respectively. ), I.e., an anisotropic conductive film is interposed therebetween, but other bonding modes may be used. For example, Au plating is performed on the copper foil forming the input wiring 420a and the output wiring 420b, and the Au-Au junction is also formed between the Au bumps of the input electrode 450a and the output electrode 450b. good. Moreover, tin plating is performed on the copper foil which forms the input wiring 420a and the output wiring 420b, and this and Au bumps of the input electrode 450a of the IC chip 450 and the output electrode 450b are heated by contact. You may combine Au-Sn process by doing it. Moreover, the copper foil which forms the input wiring 420a and the output wiring 420b is made into the pattern which can be solder-bonded, and the bump of the input electrode 450a and the output electrode 450b of the IC chip 450 is carried out. The material may be used as the solder or as the solder-solder joint. In this bonding, the IC chip 450 is molded by using the sealing material as the resin encapsulation portion.

또한, FPC 기판(400)에 장착되는 것은 IC 칩(450)에 한정되지 않는다. 예를 들면, FPC 기판(400)에 장착된 경우에 베이스 필름(410)을 통해서 침투된 습기나 광에 의한 영향을 받을 가능성이 있는 소자이면, 다른 능동 소자나 비능동 소자라도 된다.In addition, what is mounted on the FPC board 400 is not limited to the IC chip 450. For example, any other active element or non-active element may be used as long as the element is likely to be affected by moisture or light penetrated through the base film 410 when attached to the FPC board 400.

더욱, 도전성 입자(21)를 분산시킨 접착용 수지(19)를 IC 칩(450)의 입력 전극(45Oa) 및 출력 전극(450b)에 집중시켜, 입력 전극(450a)과 입력 배선(420a) 및 출력 전극(450b)과 출력 배선(420b)을 각각 접합한 후 이것들의 접합 부분을 수지 봉입부로서 봉입재에 의해 몰드하도록 해도 된다.Further, the adhesive resin 19 in which the conductive particles 21 are dispersed is concentrated on the input electrode 45Oa and the output electrode 450b of the IC chip 450, and the input electrode 450a and the input wiring 420a and After joining the output electrode 450b and the output wiring 420b, respectively, you may make these joining parts mold with a sealing material as a resin sealing part.

첨가하여, 상기 더미 배선층(422)은 배선으로서는 사용되지 않기 때문에, 그 전위가 정해져 있지 않으면, 용량 성분이 발생하여 적합하지 못하다. 이 때문에 실제로는 접지 레벨의 배선에 접속하는 것이 적합하다.In addition, since the dummy wiring layer 422 is not used as wiring, if the potential is not determined, a capacitance component is generated and is not suitable. For this reason, it is suitable to connect to ground level wiring actually.

1.2 표시 장치1.2 Display

상술과 같이, FPC 기판(400)에 IC 칩(450)을 장착하면, 그 공정에 필요한 시간은 와이어 본딩과 비교하여, IC 칩(450)의 접속 전극의 개수에 관계없이 일정하게 된다. 이 때문에, IC 칩(450)의 전극 개수가 매우 다수인 경우에, 그 생산성이 현저하게 향상된다. 여기서, 전극 개수가 매우 다수인 IC 칩으로서는 예를 들면, 표시 장치에 있어서의 데이터선 또는 주사선을 구동하는 구동 회로(드라이버)를 들 수 있다. 그래서, 이러한 장착 구조의 응용예로서 이러한 드라이버가 장착된 FPC 기판을 사용한 액정 장치에 대해서 설명한다.As described above, when the IC chip 450 is mounted on the FPC board 400, the time required for the process becomes constant regardless of the number of connection electrodes of the IC chip 450 as compared with wire bonding. For this reason, when the number of electrodes of the IC chip 450 is very large, the productivity is remarkably improved. Here, as an IC chip having a very large number of electrodes, for example, a driving circuit (driver) for driving a data line or a scanning line in a display device is mentioned. Therefore, the liquid crystal device using the FPC board | substrate with which such a driver was mounted as an application example of such a mounting structure is demonstrated.

도 3에 도시되는 바와 같이, 이 액정 장치(1)는 주로, 액정 패널(100)과 이 액정 패널(100)에 접합되는 2장의 FPC 기판(400X, 400Y)과 이것들의 FPC 기판(400X, 400Y)에 접속되는 제어 회로 기판(도시 않음)을 포함하여 구성된다. 이중, 액정 패널(100)은 복수의 데이터선 등이 형성된 소자 기판(200)과 복수의 주사선 등이 형성된 대향 기판(300)을 각 단자 영역(216, 316)을 외부에 돌출시켜, 또한, 서로 전극 형성면을 대향시킨 상태로 합친 구조로 형성되어 있다.As shown in FIG. 3, the liquid crystal device 1 mainly includes the liquid crystal panel 100, two FPC boards 400X and 400Y bonded to the liquid crystal panel 100, and these FPC boards 400X and 400Y. The control circuit board (not shown) connected to () is comprised. Among them, the liquid crystal panel 100 projects the terminal substrates 216 and 316 to the outside, and the element substrate 200 on which a plurality of data lines and the like are formed and the opposing substrate 300 on which a plurality of scanning lines and the like are formed. It is formed in the structure which joined together in the state which the electrode formation surface opposing.

상세하게는 도 4에 도시되는 바와 같이, 소자 기판(200)중 대향 기판(300)과의 대향면에는 매트릭스 형상으로 배치된 복수의 화소 전극(234)과 열방향으로 연장되는 데이터선(신호선)(212)이 각각 형성됨과 동시에, 1열분의 화소 전극(234)의 각각이 1개의 데이터선(212)에 각각 TFD(Thin Film Diode) 소자(220)를 사이에 두어 접속되어 있다. 여기서, TFD 소자(220)는 기판측에서 보면, 제 1 금속막(222)과 이 제 1 금속막(222)을 양극 산화한 산화막(224)과 제 2 금속막(226)으로 구성되어, 금속/절연체/금속의 샌드위치 구조로 이루어져 있다. 이 때문에, TFD 소자 (220)는 정부 양방향의 다이오드로서의 스위칭 특성을 갖는 것으로 된다.In detail, as shown in FIG. 4, a plurality of pixel electrodes 234 arranged in a matrix shape and a data line (signal line) extending in a column direction on the opposite surface of the device substrate 200 to the opposing substrate 300. 212 are formed, and each of the columns of pixel electrodes 234 is connected to one data line 212 with a thin film diode (TFD) element 220 interposed therebetween. Here, the TFD element 220 is composed of the first metal film 222, the oxide film 224 and the second metal film 226 obtained by anodizing the first metal film 222, and the metal It consists of sandwich structure of / insulator / metal. For this reason, the TFD element 220 has a switching characteristic as a positive bidirectional diode.

한편, 대향 기판(300)중 소자 기판(200)과의 대향면에는 주사선(312)이 데이터선(212)과는 직교하는 행방향으로 연장되며, 또한 화소 전극(234)의 대향 전극으로 되도록 배열되며, 또한, 컬러 필터는 도시가 생략되어 있지만, 각 화소 전극(234)에 대응하여 설치되어 있다. 이 때문에, 1개의 화소에 대응하는 액정 셀은 화소 전극(234)과 대향 전극인 주사선(312)과 이들 양 기판의 사이에 충전된 액정을 포함하여 구성된다.On the other hand, in the opposing surface of the opposing substrate 300, the scanning line 312 extends in a row direction orthogonal to the data line 212, and is arranged to be the opposing electrode of the pixel electrode 234 on the opposing surface of the element substrate 200. In addition, although the illustration of the color filter is abbreviate | omitted, it is provided corresponding to each pixel electrode 234. As shown in FIG. For this reason, the liquid crystal cell corresponding to one pixel comprises the pixel electrode 234, the scanning line 312 which is an opposing electrode, and the liquid crystal charged between these board | substrates.

그리고, 소자 기판(200)과 대향 기판(300)은 기판 주변에 따라 도포되는 밀봉재와, 적절하게 분산된 스페이서에 의하여 일정한 갭(간극)을 유지하고 있으며, 이 폐공간에 예를 들면, TN(Twisted Nematic)형의 액정이 봉입되어 있다. 더욱이, 소자 기판(200) 및 대향 기판(300)의 대향면에는 각각 소정의 방향으로 연마(rubbing) 처리된 배향막 등이 설치되는 한편, 그 각 배면에는 배향 방향에 따른 편광판이 각각 설치된다(모두 도시 생략). 단지, 고분자 중에 액정을 미소립으로서 분산시킨 고분자 분산형 액정을 사용하면, 상술의 배향막, 편광판 등이 불필요하게 된다. 또한 고분자 분산형 액정을 사용하면, 광 이용 효율이 높아지기 때문에 고휘도화(luminance)나 저소비 전력화 등의 점에서 유리하다.The element substrate 200 and the counter substrate 300 maintain a constant gap (gap) by a sealant applied along the periphery of the substrate and a spacer that is appropriately dispersed, and, for example, TN ( Twisted Nematic type liquid crystal is encapsulated. In addition, an alignment film or the like, which is polished in a predetermined direction, is provided on the opposing surfaces of the element substrate 200 and the opposing substrate 300, respectively, and on each rear surface thereof, polarizing plates in accordance with the alignment direction are provided (all of them). Not shown). However, when the polymer dispersed liquid crystal in which the liquid crystal is dispersed as microparticles in the polymer is used, the above-described alignment film, polarizing plate, or the like becomes unnecessary. In addition, when the polymer dispersed liquid crystal is used, the light utilization efficiency is increased, which is advantageous in terms of high luminance and low power consumption.

이러한 구성에 있어서는, 데이터선(212)과 주사선(312)은 그 교차 부분에 있어서, 전기적으로 액정층과 TFD 소자(220)의 직렬 접속을 통하여 결합한 상태로 된다. 이 때문에, 주사선(312)에 인가되는 주사 신호와 데이터선(212)에 인가되는 데이터 신호에 의하여, TFD 소자(220)에 임계치 이상의 전압이 인가되면, 해당 소자가 온(on) 상태로 되어 해당 소자에 접속된 액정층에 소정의 전하가 축적된다. 그리고, 전하 축적후 해당 소자가 오프(off) 상태로 되어도, 액정층의 저항이 충분하게 높으면, 해당 액정층에 있어서의 전하의 축적이 유지된다. 이와 같이 TFD 소자(220)를 온 오프 구동하여 축적시키는 전하량을 제어하면, 화소마다 액정의 배향 상태가 변화되어, 소정의 정보를 표시하는 것이 가능해진다. 이 때, 각 액정층 마다에 전하를 축적시키는 것은 일부의 기간으로 되기 때문에, 각 주사선(312)을 시간 분할적으로 선택하는 것에 의해, 데이터선(212) 및 주사선(312)을 복수의 화소에 대해서 공통화한 시간 분할 다중 송신(multiplex) 구동이 가능해지고 있다. 또한, 주사선 및 데이터선의 형성을 반대로 하여, 주사선을 소자 기판(200)에, 데이터선을 대향 기판에 형성해도 된다.In such a configuration, the data line 212 and the scan line 312 are brought into a state where the liquid crystal layer and the TFD element 220 are electrically coupled at the intersection thereof. For this reason, when a voltage equal to or greater than the threshold is applied to the TFD element 220 by the scan signal applied to the scan line 312 and the data signal applied to the data line 212, the corresponding element is turned on and the corresponding element is turned on. The predetermined charge is accumulated in the liquid crystal layer connected to the element. Even if the element is turned off after charge accumulation, if the resistance of the liquid crystal layer is sufficiently high, the accumulation of charge in the liquid crystal layer is maintained. In this way, when the amount of charges to be stored by driving the TFD element 220 on and off is controlled, the alignment state of the liquid crystal is changed for each pixel, so that predetermined information can be displayed. At this time, since charges are accumulated in each liquid crystal layer for a partial period of time, the data lines 212 and the scan lines 312 are assigned to the plurality of pixels by time-selecting each scan line 312. In general, time-division multiplexing driving has become possible. In addition, the scan lines may be formed on the element substrate 200 and the data lines may be formed on the counter substrate by reversing the formation of the scan lines and the data lines.

그런데, 도 3에는 도시하지 않았지만, 소자 기판(200)의 단자 영역(216)에는 각 데이터선을 외부에 인출하기 위한 접속 단자인 데이터선 단자가 설치되어 있는 한편, 대향 기판(300)의 단자 영역(316)에는 각 주사선을 외부에 인출하기 위한 접속 단자인 주사선 단자가 기판의 하측에 설치되어 있다.By the way, although not shown in FIG. 3, the terminal region 216 of the element substrate 200 is provided with a data line terminal, which is a connection terminal for drawing each data line to the outside, while the terminal region of the opposing substrate 300 is provided. In 316, a scanning line terminal, which is a connecting terminal for drawing each scanning line to the outside, is provided below the substrate.

또한, FPC 기판(400X, 400Y)은 예를 들면, FPC 기판(400)과 IC 칩(450)과 더미 배선층(422)을 포함하여 구성된 상술의 회로 기판의 구조를 갖는 것이다. 이 중, FPC 기판(400X)에서는 각 데이터선을 구동하는 드라이버(450X)가 IC 칩으로서, 도 2와는 상하를 반전하여 장착된다. 이 때문에, FPC 기판(400X)에서의 더미 배선층(422X)은 도 3에 있어서 하측에 설치되는 것으로 된다. 한편, FPC 기판(400Y)에서는, 각 주사선을 구동하는 드라이버(450Y)가 IC 칩으로서, 도 2의 상하와 동일 방향에 장착된다. 이 때문에, FPC 기판(400Y)에서의 더미 배선층(422Y)은 도 3에 있어서 상측에 설치된다.In addition, the FPC boards 400X and 400Y have the structure of the above-mentioned circuit board comprised including the FPC board 400, the IC chip 450, and the dummy wiring layer 422, for example. Among these, in the FPC board 400X, the driver 450X for driving each data line is an IC chip, and is mounted inverted up and down from FIG. For this reason, the dummy wiring layer 422X in the FPC board 400X is provided below in FIG. On the other hand, in the FPC board 400Y, the driver 450Y for driving each scan line is mounted as an IC chip in the same direction as the top and bottom of FIG. For this reason, the dummy wiring layer 422Y in the FPC board 400Y is provided above in FIG.

여기서, FPC 기판(400X)에 있어서는 그 일단에 위치하며, 또한 입력 배선을 각각 연장한 단자가 제어 회로 기판에 접합되는 한편, 그 타단에 위치하며 또한 출력 배선을 각각 연장한 단자가 소자 기판(200)의 단자 영역(216)에 형성된 접속 단자인 데이터선 단자에 접합된다. 마찬가지로, FPC 기판(400Y)에 있어서는 그 일단에 위치하고, 또한 입력 배선을 각각 연장한 단자가 제어 회로 기판에 접합되는 한편, 그 타단에 위치하며, 또한 출력 배선을 각각 연장한 단자가 대향 기판(300)의 단자 영역(316)에 형성된 접속 단자인 주사선 단자에 접합된다.Here, in the FPC board 400X, a terminal located at one end thereof and further extending the input wiring is joined to the control circuit board, while a terminal located at the other end and extending the output wiring respectively is the element substrate 200. Is connected to a data line terminal, which is a connecting terminal formed in the terminal region 216 of FIG. Similarly, in the FPC board 400Y, terminals which are positioned at one end and each of which extends the input wiring are joined to the control circuit board, while terminals which are located at the other end and which respectively extend the output wiring are opposed to the substrate 300. Is connected to a scan line terminal which is a connecting terminal formed in the terminal region 316 of FIG.

이러한 구성에 의해, 드라이버(450Y)는 제어 회로 기판으로부터 공급되는 제어 신호에 따라서, 주사 신호를 생성하여 대향 기판(300)의 각 주사선에 공급한다. 한편, 드라이버(45OX)는 제어 회로 기판으로부터 공급되는 제어 신호에 따른 데이터선을소자 기판(200)의 각 데이터선에 공급한다. 이때, FPC 기판(400X, 400Y) 의 각각에 장착된 드라이버(450X, 450Y)에서는 장착 영역에 대응하여 설치된 더미 배선층(422X, 422Y)에 의해서, 신뢰성이나 성능의 저하가 방지되는 것은 상술한 바와 같다.With this configuration, the driver 450Y generates a scan signal in accordance with the control signal supplied from the control circuit board and supplies it to each scan line of the counter substrate 300. On the other hand, the driver 45OX supplies a data line corresponding to a control signal supplied from the control circuit board to each data line of the device substrate 200. In this case, as described above, in the drivers 450X and 450Y mounted on each of the FPC boards 400X and 400Y, deterioration in reliability and performance is prevented by the dummy wiring layers 422X and 422Y provided corresponding to the mounting area. .

또한, 액정 패널로서는 이외에 TFD 소자를 갖지 않는 패시브 매트릭스 (passive matrix) 방식이나, 소자 기판에 주사선과 데이터선이 설치됨과 동시에, 그 교차 부분에 TFT(Thin Film Transistor) 소자를 통하여 화소 전극이 접속되는 액정 패널이라도 적용 가능하다.In addition, as a liquid crystal panel, a passive matrix system having no TFD element or a scanning line and a data line are provided on an element substrate, and a pixel electrode is connected to the intersection portion via a TFT (Thin Film Transistor) element. Even a liquid crystal panel is applicable.

1.3 전자 기기1.3 Electronic Devices

1.3.1 프로젝터1.3.1 Projector

다음에 상술한 액정 장치(1)를 전자 기기의 표시부에 사용한 예에 대해서 설명한다. 도 5는 이 액정 패널을 라이트 밸브로서 사용한 프로젝터의 구성예를 도시하는 평면도이다.Next, the example which used the liquid crystal device 1 mentioned above in the display part of an electronic device is demonstrated. 5 is a plan view illustrating a configuration example of a projector using this liquid crystal panel as a light valve.

이 도면에 도시되는 바와 같이, 프로젝터(1100) 내부에는 할로겐 램프 등의 백색 광원으로 형성되는 램프 유닛(11O2)이 설치되어 있다. 이 램프 유닛(11O2)으로부터 사출된 투사광은 라이트 가이드(light guide)(1104)내에 배치된 4장의 미러(1106) 및 2장의 다이크로익 미러(dichroic mirror)(1108)에 의해서 RGB {R;Red(적색),G;Green(녹색),B;Blue(청색)}의 3원색으로 분리되어, 각 원색에 대응하는 라이트 밸브로서의 액정 패널(1110R, 1110B 및 1110G)에 입사된다.As shown in this figure, inside the projector 1100, a lamp unit 110 is formed of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 110 is discharged by RGB {R; by four mirrors 1106 and two dichroic mirrors 1108 disposed in a light guide 1104; Red, G; Green, B; Blue} are separated into three primary colors and are incident on the liquid crystal panels 1110R, 1110B, and 1110G as light valves corresponding to the primary colors.

액정 패널(1110R, 1110B 및 1110G)은 상술한 액정 패널로서, 화상 신호 처리 회로(도시 생략)로부터, FPC 기판(400X, 400Y)를 통하여 공급되는 R, G, B의 원색 신호로 각각 구동되는 것이다. 이것들의 액정 패널에 의해서 변조된 광은 다이크로익 프리즘(1112)에 3방향에서 입사된다. 이 다이크로익 프리즘(1112)에 있어서는 R 및 B의 광이 90도로 굴절되는 한편, G의 광이 직진된다. 따라서, 각 색의 화상이 합성되는 결과, 투사 렌즈(1114)를 통하여 스크린 등에 컬러 화상이 투사되는 것이 된다.The liquid crystal panels 1110R, 1110B, and 1110G are the liquid crystal panels described above, which are driven by primary color signals of R, G, and B supplied from an image signal processing circuit (not shown) through the FPC boards 400X, 400Y, respectively. . Light modulated by these liquid crystal panels is incident on the dichroic prism 1112 in three directions. In this dichroic prism 1112, light of R and B is refracted at 90 degrees while light of G is straight. Therefore, as a result of combining the images of each color, the color image is projected onto the screen or the like through the projection lens 1114.

여기서, 액정 패널(1110R, 1110B 및 1110G)에는 다이크로익 미러(1108)에 의해서, R, G, B의 각 원색에 대응하는 광이 입사되기 때문에, 대향 기판(300)에 컬러 필터를 설치할 필요는 없다.Here, since the light corresponding to each of the primary colors of R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is necessary to provide a color filter on the counter substrate 300. There is no.

1.3.2 휴대 전화기1.3.2 Mobile Phones

도 6은 상술한 액정 장치(1)를 전자 기기의 표시부에 사용한 다른 예인 휴대전화기(30)를 도시하고 있다. 이 휴대 전화기(30)는 안테나(31), 스피커(32), 액정 장치(10), 키 스위치(33), 마이크로폰(34) 등의 각종 구성 요소를 본체로서의 외장 케이스(36)에 격납함으로써 구성된다. 또한, 외장 케이스(36)의 내부에는 상기의 각 구성 요소의 동작을 제어하기 위한 제어 회로를 탑재한 제어 회로 기판(37)이 설치된다. 액정 장치(1)는 도 3에 도시한 액정 장치(1)에 의해서 구성된다.FIG. 6 shows a cellular phone 30 which is another example in which the above-described liquid crystal device 1 is used for the display portion of an electronic device. The mobile phone 30 is constructed by storing various components such as an antenna 31, a speaker 32, a liquid crystal device 10, a key switch 33, a microphone 34, and the like in an external case 36 as a main body. do. Further, a control circuit board 37 mounted with a control circuit for controlling the operation of each component described above is provided inside the exterior case 36. The liquid crystal device 1 is comprised by the liquid crystal device 1 shown in FIG.

이 휴대 전화기(30)로서는 키 스위치(33) 및 마이크로폰(34)을 통해서 입력되는 신호나, 안테나(31)에 의해서 수신된 수신 데이터 등이 제어 회로 기판(37)상의 제어 회로에 입력된다. 그리고 그 제어 회로는 입력된 각종 데이터에 근거하여 액정 장치(1)의 표시면내에 숫자, 문자, 도안 등의 상을 표시하여, 추가로 안테나(31)로부터 송신 데이터를 송신한다.As the cellular phone 30, signals input through the key switch 33 and the microphone 34, received data received by the antenna 31, and the like are input to the control circuit on the control circuit board 37. Then, the control circuit displays images such as numbers, letters, drawings, and the like on the display surface of the liquid crystal device 1 based on the various input data, and further transmits transmission data from the antenna 31.

2. <제 2 실시형태>2. <2nd embodiment>

제 2 실시형태는 더미 배선층의 형상이 제 1 실시형태와는 다르다. 그 외에 대해서는 제 1 실시형태와 마찬가지로 구성되어 있어 그 설명을 생략한다. 또한, 도면에 있어서, 제 1 실시형태와 동일한 각 부분에는, 제 1 실시형태와 동일 부호를 붙인다.The second embodiment differs from the first embodiment in the shape of the dummy wiring layer. Other things are comprised similarly to 1st Embodiment, and the description is abbreviate | omitted. In addition, in drawing, each part same as 1st Embodiment is attached | subjected the same code | symbol as 1st Embodiment.

도 7은 본 실시형태의 배선 기판에 있어서의 장착 구조를 도시하는 평면도이고, 도 8은 도 7의 A-A선에 따른 위치에 있어서의 단면도이다. 도 7 및 도 8에 도시되는 바와 같이, 제 2 실시형태에 있어서의 FPC 기판(402)에 설치된 더미 배선층(424)에는 구리박이 제거되어 형성된 복수의 개구부로서의 슬릿(424a)이 IC 칩(450)의 종방향에 설치되어 있다. 이 때문에, 더미 배선층(424)이 설치된 영역은 IC 칩(450)으로부터 볼 때, 요철 형상으로 되기 때문에, 접착용 수지(19)에 의한 IC 칩(450)의 밀착성이 제 1 실시형태와 마찬가지로 향상된다.FIG. 7 is a plan view showing a mounting structure in the wiring board of the present embodiment, and FIG. 8 is a cross-sectional view at a position along the line A-A in FIG. 7. As shown in FIG. 7 and FIG. 8, in the dummy wiring layer 424 provided on the FPC board 402 according to the second embodiment, the slit 424a as a plurality of openings formed by removing copper foil is an IC chip 450. It is installed in the longitudinal direction of. For this reason, since the area | region in which the dummy wiring layer 424 was provided becomes uneven | corrugated shape from the IC chip 450, the adhesiveness of the IC chip 450 by the adhesive resin 19 improves like 1st Embodiment. do.

또, 본 제 2 실시형태에 있어서는, 더미 배선층(424)에 설치되는 슬릿(424a)을 IC 칩(450)의 종으로 하였지만, 횡방향으로도 되고, 또한, 종방향 및 횡방향을 맞춘 십자상으로 해도 되며, 추가로 경사 방향이라도 된다.In the second embodiment, although the slit 424a provided in the dummy wiring layer 424 is the type of the IC chip 450, it may be in the transverse direction and crosswise in the longitudinal and transverse directions. It may be sufficient as it and may also be a diagonal direction further.

3. <제 3 실시형태>3. <Third Embodiment>

제 3 실시형태는 더미 배선층의 형상이 제 1 실시형태와는 다르다. 그 외에 대해서는 제 1 실시형태와 마찬가지로 구성되어 있어 그 설명을 생략한다. 또한, 도면에 있어서 제 1 실시형태와 동일한 각 부분에는 제 1 실시형태와 동일 부호를 붙인다.The third embodiment differs from the first embodiment in the shape of the dummy wiring layer. Other things are comprised similarly to 1st Embodiment, and the description is abbreviate | omitted. In addition, in the figure, the same code | symbol as 1st Embodiment is attached | subjected to each part same as 1st Embodiment.

상술한 제 2 실시형태로서는, IC 칩(450)의 밀착성은 향상하는 반면, 슬릿(424a)의 존재에 의해서, IC 칩(450)이 장착되어 있는 영역에서 베이스 필름(410)이 노출되는 면적은 증가한다. 이 때문에, 베이스 필름(410)을 침투하는 습기나 광량이 증가하는 결과, 제 1 실시형태와 비교하면 IC 칩(450)의 신뢰성이나 성능이 저하할 가능성이 있는 결점이 있다.In the second embodiment described above, while the adhesion of the IC chip 450 is improved, the area where the base film 410 is exposed in the region where the IC chip 450 is mounted due to the presence of the slit 424a is determined. Increases. For this reason, as a result of the increase in the amount of moisture and light penetrating the base film 410, there is a drawback that the reliability and performance of the IC chip 450 may be lowered as compared with the first embodiment.

그래서, IC 칩(450)의 신뢰성이나 성능 등을 제 1 실시형태와 같은 레벨로 확보한 후에 IC 칩(450)의 밀착성을 향상시킨 제 3 실시형태의 회로 기판에 있어서의 장착 구조에 대해서 설명한다. 도 9는 이 회로 기판에 있어서의 장착 구조를 도시하는 평면도이고, 도 10은 도 9의 A-A선에 따른 위치에 있어서의 단면도이다. 도 9 및 도 10에 도시되는 바와 같이, 제 3 실시형태에 있어서의 FPC 기판(404)에 설치된 더미 배선층(426)에는 제 2 실시형태와 마찬가지로 복수의 슬릿(426a)이 설치되어 있지만, 제 2 실시형태와는 달리 슬릿(426a)에서 구리박은 제거되어 있지 않다. 즉, 도 10으로부터 분명한 바와 같이, 슬릿(426a)에서 구리박의 두께는 얇게 되어 있지만, 제거되어 있지 않다. 이 때문에, IC 칩(450)이 장착되어 있는 영역에서 베이스 필름(410)이 노출되어 있는 면적은 최소한으로 되기 때문에, 베이스 필름(410)을 침투하는 습기나 광은 더미 배선층(426)에 의해서 거의 저지된다. 그 결과, 제 1 실시형태와 마찬가지로, IC 칩(450)의 신뢰성이나 성능의 저하가 방지된다. 더욱, 더미 배선층(426)이 설치된 영역은 IC 칩(450)으로부터 볼 때, 요철 형상으로 되기 때문에, 접착용 수지(19)에 의한 IC 칩(450)의 밀착성이 제 1 실시형태와 마찬가지로 향상된다.Then, the mounting structure in the circuit board of 3rd Embodiment which improved the adhesiveness of IC chip 450 after ensuring the reliability, performance, etc. of IC chip 450 at the same level as 1st Embodiment is demonstrated. . FIG. 9 is a plan view showing the mounting structure of the circuit board, and FIG. 10 is a sectional view taken along the line A-A in FIG. As shown in FIG. 9 and FIG. 10, the dummy wiring layer 426 provided in the FPC board 404 in the third embodiment is provided with a plurality of slits 426a in the same manner as in the second embodiment. Unlike the embodiment, the copper foil is not removed from the slit 426a. That is, as apparent from FIG. 10, the thickness of the copper foil in the slit 426a is thin, but is not removed. For this reason, the area where the base film 410 is exposed in the region where the IC chip 450 is mounted is minimized, so that moisture and light penetrating the base film 410 are almost caused by the dummy wiring layer 426. It is stopped. As a result, similarly to the first embodiment, a decrease in the reliability and performance of the IC chip 450 is prevented. In addition, since the region where the dummy wiring layer 426 is provided becomes uneven when viewed from the IC chip 450, the adhesion of the IC chip 450 by the adhesive resin 19 is improved as in the first embodiment. .

또한, 이러한 더미 배선층(426)은 다음과 같은 방법에 의해서 형성 가능하다. 예를 들면, 도 9에 있어서 더미 배선층(426)의 영역과 슬릿(426a)의 영역을 첨가한 평면 형상을 갖는 구리박의 패턴을 형성한 후에 슬릿(426a)에 상당하는 부분에 대해서 라이트 에칭(light etching)하는 방법이나, 반대로 도 9에 있어서 더미 배선층(426)의 영역과 슬릿(426a)의 영역을 첨가한 평면 형상을 갖는 구리박의 패턴을 형성한 후에, 슬릿(426a)에 상당하는 부분 이외에 대하여, 도금에 의해서 구리를 두껍게 부착하는 방법 등에 의해서 형성 가능하다.In addition, such a dummy wiring layer 426 can be formed by the following method. For example, in FIG. 9, after forming the pattern of the copper foil which has the planar shape which added the area | region of the dummy wiring layer 426 and the area | region of the slit 426a, light etching (for the part corresponded to the slit 426a) light etching) or, on the contrary, after forming a pattern of copper foil having a planar shape in which the region of the dummy wiring layer 426 and the region of the slit 426a are added, the portion corresponding to the slit 426a. In addition, it can form by the method of affixing copper thickly by plating.

4. <제 4 실시형태>4. <4th embodiment>

제 4 실시형태는 더미 배선층의 형상, 반도체측 단자 및 기판측 단자의 배열 및 회로 기판이 접속되는 액정 패널이 제 1 실시형태와는 다르다. 그 외에 대해서는, 제 1 실시형태와 같이 구성되어 있어 그 설명을 생략한다. 또한, 도면에 있어서, 제 1 실시형태와 동일한 각 부분에는 제 1 실시형태와 동일 부호를 붙인다.4th Embodiment differs from 1st Embodiment in the shape of a dummy wiring layer, the arrangement | positioning of a semiconductor side terminal and a board | substrate side terminal, and the liquid crystal panel to which a circuit board is connected. Otherwise, it is comprised like 1st Embodiment and the description is abbreviate | omitted. In addition, in drawing, each part same as 1st Embodiment is attached | subjected the same code | symbol as 1st Embodiment.

도 11은 본 실시형태에 관계되는 액정 장치(1)를 도시하는 분해 사시도이다. 이 액정 장치(1)는 액정 패널(2)에 회로 기판(3)을 접속함으로써 형성된다. 또한, 필요에 따라서, 백라이트 등의 조명 장치, 그 밖의 부대 기기가 액정 패널(2)에 부설된다.11 is an exploded perspective view showing the liquid crystal device 1 according to the present embodiment. This liquid crystal device 1 is formed by connecting the circuit board 3 to the liquid crystal panel 2. In addition, illumination devices, such as a backlight, and other auxiliary equipment are attached to the liquid crystal panel 2 as needed.

액정 패널(2)은 밀봉재(4)에 의해서 접착된 한쌍의 기판(6a 및 6b)을 가지며, 그것들의 기판간에 형성되는 간극, 소위 셀 갭(cell gap)에 예를 들면 STN(Super Twisted Nematic)형의 액정이 봉입되어 형성되고 있다. 기판(6a 및 6b)은 일반적으로 투광성 재료, 예를 들면 유리, 합성 수지 등에 의해서 형성된다. 기판(6a 및 6b)의 외측 표면에는 편광판(8)이 접착되어 있다.The liquid crystal panel 2 has a pair of substrates 6a and 6b bonded by the sealing material 4, for example in a gap formed between them, a so-called cell gap, for example, STN (Super Twisted Nematic) A liquid crystal of the type is enclosed and formed. The substrates 6a and 6b are generally formed of a light transmissive material such as glass, synthetic resin, or the like. The polarizing plate 8 is adhere | attached on the outer surface of the board | substrate 6a and 6b.

한쪽의 기판(6a)의 내측 표면에는 전극(7a)이 형성되며, 다른쪽의 기판(6b)의 내측 표면에는 전극(7b)이 형성된다. 상기 전극은 줄무늬 형상 또는 문자, 숫자, 그 밖의 적합한 패턴 형상으로 형성된다. 또한, 상기 전극(7a 및 7b)은 예를 들면, ITO(Indium Tin Oxide: 인듐 주석 산화물) 등의 투광성 도전 재료에 의해서 형성된다.An electrode 7a is formed on the inner surface of one substrate 6a, and an electrode 7b is formed on the inner surface of the other substrate 6b. The electrodes are formed in a stripe shape or letters, numbers, or other suitable pattern shape. In addition, the electrodes 7a and 7b are formed of a light transmissive conductive material such as, for example, indium tin oxide (ITO).

한쪽의 기판(6a)은 다른쪽의 기판(6b)으로부터 돌출되는 돌출부를 가지며, 그 돌출부에 복수의 접속 단자(9)가 형성되어 있다. 상기 접속 단자(9)는 기판 (6a) 상에 전극(7a)을 형성할 때에 그것과 동시에 형성되며, 예를 들면 ITO에 의해서 형성된다. 상기 접속 단자(9)에는 전극(7a)에서 일체로 연장되는 부재 및 도통재(도시 생략)를 끼워서 전극(7b)에 접속된 부재가 포함된다.One board | substrate 6a has the protrusion part which protrudes from the other board | substrate 6b, and the some connection terminal 9 is formed in this protrusion part. The connection terminal 9 is formed at the same time as the electrode 7a is formed on the substrate 6a, for example, by ITO. The connecting terminal 9 includes a member integrally extending from the electrode 7a and a member connected to the electrode 7b by sandwiching a conductive material (not shown).

또한, 전극(7a, 7b) 및 접속 단자(9)는 실제로는 매우 좁은 간격으로 다수 개가 기판(6a)상 및 기판(6b)상에 형성되지만, 도 11에서는 구조를 이해하기 쉽게 하기 위해서 그것들의 간격을 확대하여 모식적으로 도시하며, 더욱이 그것들 중의 수개를 도시하는 것으로 하여 다른 부분을 생략하고 있다. 또한, 접속 단자(9)와 전극(7a)의 연결 상태 및 접속 단자(9)와 전극(7b)과의 연결 상태도 도 11에는 생략되어 있다.Incidentally, although the electrodes 7a and 7b and the connecting terminals 9 are actually formed on the substrate 6a and the substrate 6b at very narrow intervals, in FIG. The interval is enlarged and shown typically, and the other part is abbreviate | omitted as showing several of them. In addition, the connection state of the connection terminal 9 and the electrode 7a, and the connection state of the connection terminal 9 and the electrode 7b are also abbreviate | omitted in FIG.

회로 기판(3)은 배선 기판(13) 상의 소정 위치에 반도체 칩로서의 액정 구동용 IC 칩(11)을 장착하며, 그 위에 배선 기판(13)상의 다른 소정 위치에 칩 부품(18)을 장착함으로써 형성된다. 배선 기판(13)은 예를 들면 폴리이미드 등의 가요성 기초 부재로서의 베이스 기판(15)의 위에 Cu 등에 의해서 배선 패턴(16)을 형성함으로써 제작된다.The circuit board 3 mounts the liquid crystal drive IC chip 11 as a semiconductor chip at a predetermined position on the wiring board 13, and mounts the chip component 18 thereon at another predetermined position on the wiring board 13. Is formed. The wiring board 13 is produced by forming the wiring pattern 16 by Cu etc. on the base substrate 15 as flexible base members, such as polyimide, for example.

이 배선 패턴(16)은 접착제 층에 의해서 베이스 기판(15) 상에 고착해도 되고, 스퍼터링법, 로울 코팅법 등의 막 형성법을 사용하여 베이스 기판(15) 상에 직접 고착해도 된다. 또, 배선 기판(13)은 에폭시 기판과 같이 비교적 경질로 두께가 두꺼운 기판 위에 Cu 등에 의해서 배선 패턴(16)을 형성함으로써도 제작할 수 있다.The wiring pattern 16 may be fixed on the base substrate 15 by an adhesive layer or directly on the base substrate 15 using a film formation method such as a sputtering method or a roll coating method. Moreover, the wiring board 13 can also be manufactured by forming the wiring pattern 16 by Cu etc. on the board | substrate which is comparatively hard and thick like an epoxy board | substrate.

배선 기판(13)으로서 가요성의 기초 부재{베이스 기판(15)}을 사용한 배선 기판(13) 상에 장착 부품을 장착하면 COF(Chip On Film) 방식의 회로 기판이 구성된다. 한편, 배선 기판(13)으로서 경질의 기초 부재(스페이스 기판)을 사용한 배선 기판 상에 장착 부품을 장착하면 COB(Chip On Board) 방식의 회로 기판이 구성된다.When the mounting component is mounted on the wiring board 13 using the flexible base member (base substrate 15) as the wiring board 13, a circuit board of a COF (Chip On Film) system is formed. On the other hand, when a mounting component is mounted on a wiring board using a hard base member (space board) as the wiring board 13, a circuit board of a COB (Chip On Board) system is formed.

도 11에 있어서, 배선 패턴(16)에는 회로 기판(3)의 한쪽 측부에 형성되는 출력용 단자(16a) 및 그것에 대향되는 측부에 형성되는 입력용 단자(16b)가 포함된다. 또한, 배선 패턴(16)중 액정 구동용 IC 칩(11)을 장착하기 위한 영역에 있는 부분은 기판측 단자(17)를 구성한다.In Fig. 11, the wiring pattern 16 includes an output terminal 16a formed on one side of the circuit board 3 and an input terminal 16b formed on the side opposite thereto. Moreover, the part in the area | region for mounting the liquid crystal drive IC chip 11 of the wiring pattern 16 comprises the board | substrate side terminal 17. As shown in FIG.

액정 구동용 IC 칩(11)은 그 접합면 즉 능동면에 반도체측 단자로서의 복수의 범프(14)를 갖는다. 이 액정 구동용 IC 칩(11)은 접합제로서의 이방성 도전막(12)에 의해서 베이스 기판(15)상의 소정 위치에 장착된다. 그리고, 칩 부품(18)은 땜납에 의해서 베이스 기판(15)상의 다른 소정 위치에 장착된다. 여기서, 칩 부품(18)으로서는, 콘덴서, 저항 등의 수동 부품이나, 커넥터 등의 전자 요소가 고려된다.The liquid crystal drive IC chip 11 has a plurality of bumps 14 serving as semiconductor-side terminals on its bonding surface, that is, the active surface. The liquid crystal drive IC chip 11 is mounted at a predetermined position on the base substrate 15 by the anisotropic conductive film 12 as a bonding agent. The chip component 18 is mounted at another predetermined position on the base substrate 15 by soldering. Here, as the chip component 18, a passive component such as a capacitor, a resistor, and an electronic element such as a connector are considered.

이방성 도전막(12)은 도 12에 도시되는 바와 같이, 접착용 수지(19) 중에 복수의 도전성 입자(21)를 혼합함으로써 형성된다. 액정 구동용 IC 칩(11)은 이방성 도전막(12)내의 접착용 수지(19)에 의해서 베이스 기판(15)에 고착되며, 또한, 액정 구동용 IC 칩(11)의 범프(14)가 이방성 도전막(12)내의 도전성 입자(21)에 의해서 배선 패턴(16)의 기판측 단자(17)에 도전 접속된다.As shown in FIG. 12, the anisotropic conductive film 12 is formed by mixing the plurality of conductive particles 21 in the adhesive resin 19. The liquid crystal drive IC chip 11 is fixed to the base substrate 15 by the adhesive resin 19 in the anisotropic conductive film 12, and the bumps 14 of the liquid crystal drive IC chip 11 are anisotropic. The conductive particles 21 in the conductive film 12 are electrically connected to the substrate-side terminal 17 of the wiring pattern 16.

도 12에 도시하는 회로 기판(3)을 제작할 때는 우선, 베이스 기판(15) 상에 소정 패턴의 배선 패턴(16)을 형성하여 배선 기판(13)을 제작하여, 다음에 이방성 도전막(12)을 사이에 끼워 액정 구동용 IC 칩(11)을 배선 기판(13)의 소정 위치에 위치시킨 상태로 그 액정 구동용 IC 칩(11)을 가열 압착하여 이방성 도전막(12) 중의 접착용 수지(19)를 용융 상태로서, 이것에 의해 액정 구동용 IC 칩(11)을 배선 기판(13)상에 장착한다.When manufacturing the circuit board 3 shown in FIG. 12, first, the wiring pattern 16 of a predetermined pattern is formed on the base substrate 15, the wiring board 13 is produced, and the anisotropic conductive film 12 is next. The adhesive liquid in the anisotropic conductive film 12 by heat-compressing the liquid crystal driving IC chip 11 in a state where the liquid crystal driving IC chip 11 is positioned at a predetermined position on the wiring board 13 with a gap between them. 19 is used in a molten state, whereby the liquid crystal drive IC chip 11 is mounted on the wiring board 13.

그 후, 배선 기판(13)상에 있어 칩 부품(18)(도 11참조)를 장착하는 위치에 인쇄, 분배(dispensing) 등에 의해서 땜납을 패터닝하며, 더욱 그 땜납 패턴의 위에 칩 부품(18)을 위치시키며, 그 상태의 배선 기판(13)을 200℃∼25O℃로 가열한 고온로의 로내에 단시간 삽입하여 가열하며, 더욱 그 로의 외부로 꺼내어 냉각한다.Thereafter, the solder is patterned by printing, dispensing, or the like at the position where the chip component 18 (see FIG. 11) is mounted on the wiring board 13, and the chip component 18 is further placed on the solder pattern. Is placed, the wiring board 13 in that state is inserted into a furnace of a high temperature furnace heated at 200 ° C. to 250 ° C. for a short time to be heated, and is further taken out of the furnace and cooled.

이 때의 삽입 시간은 땜납을 용융시키는 데 충분한, 가능한 한 짧은 시간이다. 땜납에 관한 상기의 일련의 처리, 소위 땜납 리플로 처리(reflow process)가 종료되면, 이미 액정 구동용 IC 칩(11)이 장착되어 있는 배선 기판(13)상의 소정 위치에 칩 부품(18)이 땜납에 의해서 장착된 상태로 된다.The insertion time at this time is a time as short as possible sufficient to melt the solder. When the above series of processes related to the solder, the so-called solder reflow process, are completed, the chip component 18 is placed at a predetermined position on the wiring board 13 on which the liquid crystal drive IC chip 11 is already mounted. It is in a state of being attached by solder.

여기서, IC 칩(11)을 배선 기판(13)에 장착하는 공정과, 칩 부품을 배선 기판(13)에 장착하는 공정은 순서가 반대로 되어도 된다. 즉, 칩 부품(18)을 배선 기판(13)에 장착한 후에, IC 칩(11)을 배선 기판(13)에 장착해도 된다.Here, the process of attaching the IC chip 11 to the wiring board 13 and the process of attaching the chip component to the wiring board 13 may be reversed. That is, after mounting the chip component 18 to the wiring board 13, the IC chip 11 may be mounted to the wiring board 13.

이상과 같이 하여 구성된 회로 기판(3)은 도 12에 있어서, 이방성 도전막(22)에 의해서 액정 패널(2)의 기판(6a)의 돌출부에 접속된다. 이방성 도전막(22)은 이방성 도전막(12)과 마찬가지로 접착용 수지 및 그것에 혼입된 도전성 입자에 의해서 형성되어 있고, 도 12에 도시되는 바와 같이, 그 접착용 수지에 의해서 회로 기판(3)과 기판(6a)이 고착되며, 도전성 입자에 의해서 회로 기판측의 출력용 단자(16a)와 기판측의 접속 단자(9)가 도전 접속된다.The circuit board 3 comprised as mentioned above is connected to the protrusion part of the board | substrate 6a of the liquid crystal panel 2 by the anisotropic conductive film 22 in FIG. Like the anisotropic conductive film 12, the anisotropic conductive film 22 is formed of the adhesive resin and the electroconductive particle mixed in it, and as shown in FIG. The board | substrate 6a adheres, and the electroconductive particle connects the output terminal 16a of the circuit board side, and the connection terminal 9 of the board | substrate side to electroconductive connection.

더욱, 회로 기판(3)에 있어서는, 베이스 기판(15)의 표면 중 액정 구동용 IC 칩(11)이 장착되는 영역내로서 기판측 단자(17)보다도 내측 부분에 더미 배선층(23A)이 설치되어 있다. 상기 더미 배선층(23A)은 도 13에 도시되는 바와 같이, 좌우의 한 방향에 따라 서로 평행하게 나열된 독립된 복수의 선분 패턴{IC 칩(11)의 짧은 변에 평행한 복수의 선분 패턴}에 의해서 형성되어 있다. 상기 선분 패턴간에는 외측을 향하여 개방된 개방부(24)가 형성되어 있다.Further, in the circuit board 3, a dummy wiring layer 23A is provided in a region inside the surface of the base substrate 15 on which the liquid crystal driving IC chip 11 is mounted, rather than the substrate-side terminal 17. have. As shown in FIG. 13, the dummy wiring layer 23A is formed of a plurality of independent line segment patterns (a plurality of line segment patterns parallel to the short sides of the IC chip 11) arranged in parallel with each other along one left and right direction. It is. Openings 24 that are open outwardly are formed between the line segment patterns.

이 더미 배선층(23A)은 전용의 공정을 경유하여 독자적으로 형성할 수도 있지만, 본 실시형태에서는 기판측 단자(17)나 배선 패턴(16)을 종래의 패터닝법, 예를 들면 포토리소그래피법에 의해서 형성할 때에, 동일 재료, 예를 들면 Cu 등에 의해서 동시에 형성한다. 또한, Cu 등에 의해서 형성되는 기판측 단자(17)의 표면에는 Ni 도금, Au 도금, Sn 도금, 땜납 도금등이 실시되는 것이 있지만, 그 경우에는 더미 배선층(23A)의 표면에도 같은 도금이 된다.Although this dummy wiring layer 23A can be formed independently via a dedicated process, in this embodiment, the substrate-side terminal 17 and the wiring pattern 16 are formed by a conventional patterning method, for example, a photolithography method. In forming, it forms simultaneously with the same material, for example, Cu. In addition, although the surface of the board | substrate side terminal 17 formed by Cu etc. is given Ni plating, Au plating, Sn plating, solder plating, etc., in this case, the surface of the dummy wiring layer 23A is also plated similarly.

또, 상기의 도금 처리에 있어서, 본 실시형태의 더미 배선층(23A)은 서로 전기적으로 절연된 선분 패턴에 의해서 형성되어 있기 때문에, 전해 도금 처리를 사용하는 것은 어렵고, 따라서 더미 배선층(23A)에 대한 도금 처리는 무전해 도금 처리에 의해서 행하는 것이 적합하다.In the above plating process, since the dummy wiring layer 23A of the present embodiment is formed by line segment patterns electrically insulated from each other, it is difficult to use the electrolytic plating treatment, and therefore, the dummy wiring layer 23A It is suitable to perform plating process by an electroless plating process.

더미 배선층(23A)은 Cu 등의 금속을 주 요소로서 그 표면에 Ni 도금, Au 도금 등의 도금이 된 구조이기 때문에, 폴리이미드등에 의해서 형성되는 스페이스 기판(15)과 비교하여 이방성 도전막(12)내의 접착용 수지에 대한 접착성이 높다. 또한, 더미 배선층을 설치한 것으로 스페이스 기판측의 접합제의 접착 면적이 커진 것에 따라서도 접착력이 향상된다. 이것에 첨가하여, 더미 배선층은 베이스 기판측으로부터 습도의 침입을 방지하여, 시간에 변화에 의한 접합제의 접착력 저하를 억제할 수 있다. 따라서, 베이스 기판(15)중 액정 구동용 IC 칩(11)이 장착되는 영역내에 더미 배선층(23A)을 설치하면, 이방성 도전막(12)과 베이스 기판(15)과의 사이의 접착력, 즉 액정 구동용 IC 칩(11)과 베이스 기판(15) 사이의 접착력이 강하게 되어, 그 결과, 베이스 기판(15)에 대한 액정 구동용 IC 칩(11)의 접속 신뢰성이 향상된다.Since the dummy wiring layer 23A is a structure in which metals such as Cu and the like are plated with Ni or Au plating on the surface thereof, the anisotropic conductive film 12 is compared with the space substrate 15 formed of polyimide or the like. The adhesiveness with respect to the adhesive resin in () is high. Moreover, adhesive force improves also as the dummy wiring layer is provided and the adhesive area of the bonding agent on the space substrate side becomes large. In addition to this, the dummy wiring layer can prevent the intrusion of humidity from the base substrate side and can suppress the decrease in the adhesive strength of the bonding agent due to the change in time. Therefore, when the dummy wiring layer 23A is provided in the region where the liquid crystal drive IC chip 11 is mounted in the base substrate 15, the adhesive force between the anisotropic conductive film 12 and the base substrate 15, that is, the liquid crystal The adhesion between the driving IC chip 11 and the base substrate 15 becomes strong, and as a result, the connection reliability of the liquid crystal driving IC chip 11 to the base substrate 15 is improved.

또한, 더미 배선층(23A)에는 개방부(24)가 형성되기 때문에, 이방성 도전막(12)을 베이스 기판(15)에 가열 압착하였을 때, 가압된 이방성 도전막(12)의 일부는 상기 개방부(24)를 통해서 외측으로 유출된다. 이것에 의해, 이방성 도전막(12)에 잔류 응력이 발생하는 것을 저감할 수 있고, 또한 이방성 도전막(12)의 두께를 균일하게 할 수 있다. 그 결과, 베이스 기판(15)의 비틀림도 없어지고 잔류 응력도 저감할 수 있다.In addition, since the opening part 24 is formed in the dummy wiring layer 23A, when the anisotropic conductive film 12 is heat-compressed to the base substrate 15, a part of the pressurized anisotropic conductive film 12 is partially opened. It flows out through 24. As a result, the occurrence of residual stress in the anisotropic conductive film 12 can be reduced, and the thickness of the anisotropic conductive film 12 can be made uniform. As a result, the distortion of the base substrate 15 is eliminated and residual stress can also be reduced.

5. <제 5 실시형태>5. <Fifth Embodiment>

제 5 실시형태는 더미 배선층의 형상이 제 4 실시형태와는 다르다. 그 외에 대해서는, 제 4 실시형태와 마찬가지로 구성되어 있어 그 설명을 생략한다. 또한, 도면에 있어서, 제 4 실시형태와 같은 각 부분에는, 제 1 실시형태와 동일 부호를 붙인다.The fifth embodiment differs from the fourth embodiment in the shape of the dummy wiring layer. Otherwise, it is comprised similarly to 4th Embodiment, and the description is abbreviate | omitted. In addition, in drawing, each part similar to 4th Embodiment is attached | subjected the same code | symbol as 1st Embodiment.

도 14는 본 실시형태의 회로 기판을 액정 구동용의 IC 칩(11)이 장착되기 전의 상태로서 도시하는 부분 평면도이다. 본 실시형태의 더미 배선층(23B)은 사행하면서 한 방향(즉, 도면의 좌우방향)으로 연장되는 1개의 연속 패턴에 의해서 형성된다. 이 더미 배선층(23B)도 외측을 향하여 개방되는 개방부(24)를 갖는다. 이 더미 배선층(23B)은 단일의 연결된 패턴이기 때문에, 이 표면에 도금을 하는 경우는 전해 도금 처리를 이용할 수 있다.FIG. 14 is a partial plan view showing the circuit board of the present embodiment as a state before the IC chip 11 for liquid crystal drive is mounted. The dummy wiring layer 23B of the present embodiment is formed by one continuous pattern extending in one direction (that is, left and right directions in the drawing) while meandering. This dummy wiring layer 23B also has an open portion 24 that opens toward the outside. Since the dummy wiring layer 23B has a single connected pattern, an electroplating process can be used when plating the surface.

이 더미 배선층(23B)에 의해서도, 이방성 도전막(12)과 베이스 기판(15) 사이의 접착력, 즉 액정 구동용 IC 칩(11)과 베이스 기판(15) 사이의 접착력이 강하게 되어, 그 결과 베이스 기판(15)에 대한 액정 구동용 IC 칩(11)의 접속 신뢰성이 향상된다.Also with this dummy wiring layer 23B, the adhesive force between the anisotropic conductive film 12 and the base substrate 15, that is, the adhesive force between the liquid crystal drive IC chip 11 and the base substrate 15 becomes strong, and as a result, the base The reliability of the connection of the liquid crystal drive IC chip 11 to the substrate 15 is improved.

또한, 더미 배선층(23B)에도 개방부(24)가 형성되기 때문에, 이방성 도전막(12)을 베이스 기판(15)에 가열 압착하였을 때, 가압된 이방성 도전막(12)은 외측에 유출되어 이방성 도전막(12)에 잔류 응력이 발생하는 것을 저감할 수 있고, 또한, 이방성 도전막(12)의 두께를 균일하게 할 수 있다. 그 결과, 베이스 기판(15)의 비틀림도 없어지고 잔류 응력도 저감할 수 있다.In addition, since the opening part 24 is also formed in the dummy wiring layer 23B, when the anisotropic conductive film 12 is heat-compressed to the base substrate 15, the pressurized anisotropic conductive film 12 flows outward and is anisotropic. The occurrence of residual stress in the conductive film 12 can be reduced, and the thickness of the anisotropic conductive film 12 can be made uniform. As a result, the distortion of the base substrate 15 is eliminated and residual stress can also be reduced.

6. <제 6 실시형태>6. <Sixth Embodiment>

제 6 실시형태는 더미 배선층의 형상이 제 4 실시형태와는 다르다. 그 외에 대해서는, 제 4 실시형태와 마찬가지로 구성되어 있어 그 설명을 생략한다. 또한, 도면에 있어서, 제 4 실시형태와 같은 각 부분에는, 제 1 실시형태와 동일 부호를 붙인다.In the sixth embodiment, the shape of the dummy wiring layer is different from that in the fourth embodiment. Otherwise, it is comprised similarly to 4th Embodiment, and the description is abbreviate | omitted. In addition, in drawing, each part similar to 4th Embodiment is attached | subjected the same code | symbol as 1st Embodiment.

도 15는 본 실시형태의 회로 기판을 액정 구동용의 IC 칩(11)이 장착되기 전의 상태로서 도시하는 부분 평면도이다. 본 실시형태의 더미 배선층(23C)은 한 방향(즉, 도면의 좌우방향)에 따라 서로 평행하게 나열된 복수의 선분 패턴(26)(제 1 선분 영역)과, 상기 선분 패턴(26)을 가로 질러 한 방향으로 연장되는 직선 패턴(27)(제 2 선분 영역)과의 조합에 의한 연속 패턴으로서 형성된다. 이 더미 배선층(23C)도 외측을 향하여 개방되는 개방부(24)를 갖는다. 이 더미 배선층(23C)도 단일의 연결된 패턴이기 때문에, 이 표면에 도금을 하는 경우는 전해 도금 처리를 이용할 수 있다.FIG. 15 is a partial plan view showing the circuit board of the present embodiment as a state before the IC chip 11 for liquid crystal drive is mounted. The dummy wiring layer 23C of the present embodiment has a plurality of line segment patterns 26 (first line segment regions) arranged in parallel with each other along one direction (that is, the left and right directions in the drawing) and across the line segment pattern 26. It is formed as a continuous pattern by the combination with the linear pattern 27 (2nd line segment area | region) extended in one direction. This dummy wiring layer 23C also has an open portion 24 that opens toward the outside. Since the dummy wiring layer 23C also has a single connected pattern, an electroplating process can be used when plating the surface.

이 더미 배선층(23C)에 의해서도, 이방성 도전막(12)과 베이스 기판(15) 사이의 접착력, 즉 액정 구동용 IC 칩(11)과 베이스 기판(15) 사이의 접착력이 강하게 되어, 그 결과 베이스 기판(15)에 대한 액정 구동용 IC 칩(11)의 접속 신뢰성이 향상된다.Also with this dummy wiring layer 23C, the adhesive force between the anisotropic conductive film 12 and the base substrate 15, that is, the adhesive force between the liquid crystal drive IC chip 11 and the base substrate 15 becomes strong, and as a result, the base The reliability of the connection of the liquid crystal drive IC chip 11 to the substrate 15 is improved.

또한, 더미 배선층(23C)에도 개방부(24)가 형성되기 때문에, 이방성 도전막(12)을 베이스 기판(15)으로 가열 압착하였을 때, 가압된 이방성 도전막(12)은 외측으로 유출되어 이방성 도전막(12)에 잔류 응력이 발생되는 것을 저감할 수 있으며, 또한, 이방성 도전막(12)의 두께를 균일하게 할 수 있다. 그 결과, 베이스 기판(15)의 비틀림도 없어지고 그 잔류 응력도 저감할 수 있다.In addition, since the opening part 24 is formed also in the dummy wiring layer 23C, when the anisotropic conductive film 12 is heat-compressed with the base substrate 15, the pressurized anisotropic conductive film 12 will flow out and anisotropically. The generation of residual stress in the conductive film 12 can be reduced, and the thickness of the anisotropic conductive film 12 can be made uniform. As a result, the distortion of the base substrate 15 is eliminated and the residual stress thereof can also be reduced.

7. <변형예>7. <Modification>

여기서, 상술한 실시형태에 적용 가능한 변형예에 대해서 설명한다. 하기의 각 변형예에 있어서는 상술한 각 실시형태와 다른 점만 기재하여 설명한다.Here, the modification applicable to embodiment mentioned above is demonstrated. In each of the following modifications, only differences from the above-described embodiments will be described.

7.1 상술한 실시형태에 있어서는, 액정 패널로서 2단자형 스위칭 소자인 TFD(Thin Film Diode)를 사용한 패시브 매트릭스형의 구동 방식을 사용하여 전기 광학 특성이 TN형의 액정을 봉입한 액정 패널 및 단순 매트릭스 구동을 사용하여 전기 광학 특성이 STN(Super Twisted Nematic)형의 액정을 봉입한 액정 패널을 나타낸다. 그러나, 액정 패널에서는 이것에 한정되지 않고, 구동 방식으로 말하면, 정적(static) 구동형의 액정 패널, 또한 3단자형 스위칭 소자 예를 들면 TFT(Thin Film transistor) 또는 2단자형 스위칭 소자 예를 들면 MIM(Metal-Insulator-Metal)을 사용한 액티브 매트릭스형의 액정 패널, 전기 광학 특성으로 말하면, 게스트 호스트(guest-host)형, 상전이형, 강유전형(ferroelectric type), 메모리성을 갖는 쌍안정성의 네마틱 액정을 사용한 BTN 형등, 여러 가지의 형태의 액정 패널을 사용할 수 있다.7.1 In the above-described embodiment, a liquid crystal panel and a simple matrix in which TN-type liquid crystals are encapsulated using a passive matrix type driving method using a thin film diode (TFD), which is a two-terminal switching element, as a liquid crystal panel. The electro-optical characteristic shows the liquid crystal panel which enclosed the liquid crystal of STN (Super Twisted Nematic) type using a drive. However, the liquid crystal panel is not limited to this, and in terms of the driving method, a liquid crystal panel of a static driving type, a three-terminal switching element such as a TFT (Thin Film transistor) or a two-terminal switching element, for example Active-matrix liquid crystal panel using metal-insulator-metal (MIM), electro-optical characteristics, such as guest-host type, phase transition type, ferroelectric type, and memory-stable bistable nema The liquid crystal panel of various forms, such as BTN type using a tick liquid crystal, can be used.

7.2 더욱, 본 발명에 사용되는 평면 표시 패널은 액정 패널에 한정되지 않고, 다른 평면 표시 패널, 예를 들면, EL(Electro-Luminescence) 표시 패널이나, PDP(Plasma Display Panel) 표시 패널, FED(Field Emission Display) 패널 등이라도 좋다.7.2 Further, the flat display panel used in the present invention is not limited to a liquid crystal panel, and other flat display panels, for example, an EL (Electro-Luminescence) display panel, a PDP (Plasma Display Panel) display panel, and a FED (Field) Emission Display) panel or the like.

7.3 또, 상기 각 실시형태에 있어서는, 회로 기판에 구동 회로로서의 반도체 장치가 장착되어, 그 회로 기판이 평면 표시 패널에 접속된 예를 도시하였다. 그러나, 평면 표시 패널에 접속되는 본 발명의 회로 기판에는 구동 회로의 반도체 장치, 화상 신호 처리 회로의 반도체 장치, 또는 다른 회로의 반도체 장치 등 중의 어느 것인가가 장착된 회로 기판이라도 된다.7.3 Moreover, in each said embodiment, the example in which the semiconductor device as a drive circuit was attached to the circuit board, and the circuit board was connected to the flat display panel was shown. However, the circuit board of the present invention connected to the flat display panel may be a circuit board on which any one of a semiconductor device of a driving circuit, a semiconductor device of an image signal processing circuit, a semiconductor device of another circuit, and the like is mounted.

7.4 더욱, 상기 각 실시형태에 있어서는, 본 발명에 따른 회로 기판을 액정 장치의 구성 요소로서 사용하는 경우를 나타내었지만, 본 발명에 따른 회로 기판은 액정 장치이외의 임의의 기기의 구성 요소로서 사용할 수 있다.7.4 Moreover, in each said embodiment, although the case where the circuit board which concerns on this invention is used as a component of a liquid crystal device was shown, the circuit board which concerns on this invention can be used as a component of arbitrary apparatus other than a liquid crystal device. have.

7.5 그래서, 상기 각 실시형태에 있어서는, 본 발명에 따른 회로 기판을 사용한 표시 장치를 조합한 전자 기기의 예로서, 프로젝터 및 휴대 전화기를 나타내었다. 그렇지만, 본 발명에 따른 회로 기판을 사용한 표시 장치를 조합한 전자 기기로서는, 그것들의 외에, 액정 텔레비젼이나, 뷰파인더형·모니터 직시형의 비디오 테이프 리코더, 카 네비게이션 장치, 전자 수첩, 전자 계산기, 워드 프로세서 워크 스테이션, 휴대 전화, 페이저, 텔레비젼 전화, POS(Point of Sales) 단말, 터치 패널을 구비한 장치 등을 들 수 있다.7.5 Thus, in each of the above embodiments, a projector and a mobile phone are shown as examples of electronic devices in which the display device using the circuit board according to the present invention is combined. However, as the electronic apparatus which combined the display apparatus using the circuit board which concerns on this invention, besides these, the liquid crystal television, the viewfinder type monitor direct view type | mold video tape recorder, the car navigation apparatus, the electronic notebook, the electronic calculator, the word And a processor workstation, a mobile phone, a pager, a television phone, a point of sales terminal, and a touch panel.

7.6 본 발명은 상술한 각 실시형태에 한정되는 것이 아니라, 본 발명의 요지의 범위내 또는 특허청구 범위의 균등 범위내에서 각종의 변형 실시가 가능하다.7.6 The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the gist of the present invention or within the equivalent range of the claims.

본 발명의 회로 기판 및 회로 기판을 사용한 표시 장치 및 전자 기기의 사용에 의해, 접착용 수지를 사용하여 반도체 칩을 베이스 기판상에 장착한 구조의 회로 기판에 있어서, 베이스 기판에 대한 접착용 수지의 접착력을 향상시키며, 반도체 칩과 배선 기판의 전기적인 접속 신뢰성을 향상시키며, 반도체 칩의 성능이나 신뢰성의 저하를 방지하며, 베이스 기판측에서 접착 영역에의 습기의 침입을 저감할 수 있다.In a circuit board having a structure in which a semiconductor chip is mounted on a base substrate using a resin for adhesion by use of a display device and an electronic device using the circuit board and the circuit board of the present invention, The adhesion can be improved, the electrical connection reliability of the semiconductor chip and the wiring board can be improved, the degradation of the performance and the reliability of the semiconductor chip can be prevented, and the intrusion of moisture into the bonding region on the base substrate side can be reduced.

Claims (17)

절연성을 갖는 기초 부재 및 상기 기초 부재상에 설치된 복수의 기판측 단자를 갖는 배선 기판과,A wiring board having an insulating base member and a plurality of substrate-side terminals provided on the base member; 복수의 반도체측 단자를 구비하며, 상기 반도체측 단자는 상기 기판측 단자에 전기적으로 접속되며, 상기 배선 기판에 장착된 반도체 칩을 구비하며,A plurality of semiconductor side terminals, the semiconductor side terminals being electrically connected to the substrate side terminals, and having a semiconductor chip mounted on the wiring board, 상기 배선 기판은 상기 반도체 칩이 장착되는 영역내로서 상기 기판측 단자보다 내측의 영역에 상기 기판측 단자 및 상기 반도체측 단자와 절연된 더미 배선층을 구비하고 있는 회로 기판.And the wiring board is provided with a dummy wiring layer insulated from the substrate-side terminal and the semiconductor-side terminal in a region where the semiconductor chip is mounted and in an inner region of the substrate-side terminal. 제 1 항에 있어서, 상기 반도체측 단자와 상기 기판측 단자가 전기적으로 접속된 부분을 봉입하고, 상기 반도체 칩을 상기 배선 기판에 접합하는 수지 봉입부를 또한 구비하는 회로 기판.2. The circuit board according to claim 1, further comprising a resin encapsulation portion for encapsulating a portion in which the semiconductor side terminal and the substrate side terminal are electrically connected, and for bonding the semiconductor chip to the wiring board. 제 2 항에 있어서, 상기 수지 봉입부는 수지에 도전성 입자가 분산하여 혼입된 이방성 도전막에 의해 형성되며,The method of claim 2, wherein the resin encapsulation portion is formed by an anisotropic conductive film in which conductive particles are dispersed and mixed in a resin, 상기 반도체측 단자와 상기 기판측 단자는 상기 도전성 입자에 의해서 전기적으로 접속되는 회로 기판.And the semiconductor side terminal and the substrate side terminal are electrically connected by the conductive particles. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 더미 배선층은 상기 기판측 단자와 동일 재료에 의해서 형성되는 회로 기판.The circuit board according to any one of claims 1 to 3, wherein the dummy wiring layer is formed of the same material as the terminal on the substrate side. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 기초 부재는 가요성을 갖는 재료에 의해서 형성되는 회로 기판.The circuit board according to any one of claims 2 to 4, wherein the base member is formed of a material having flexibility. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 기초 부재와 상기 더미 배선층 및 상기 기판측 단자는 접착층을 사이에 두지 않고서 직접 접합되어 있는 회로 기판.The circuit board according to any one of claims 1 to 5, wherein the base member, the dummy wiring layer, and the board side terminal are directly joined without interposing an adhesive layer. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 평면에서, 상기 더미 배선층에 접하여 기초 부재가 노출된 영역이며, 주위의 기초 부재가 노출되는 영역에 연속되는 개방부를 추가로 가지며,The plane according to any one of claims 1 to 6, wherein in a plane, a base member is exposed in contact with the dummy wiring layer, and further has an open portion continuous to an area where a surrounding base member is exposed, 상기 더미 배선층은 평면에서, 상기 개방부에만 접하는 회로 기판.And the dummy wiring layer is in planar contact with only the opening. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 더미 배선층은 단일의 연속된 영역으로서 형성되어 있는 회로 기판.8. The circuit board according to any one of claims 1 to 7, wherein the dummy wiring layer is formed as a single continuous region. 제 8 항에 있어서, 상기 더미 배선층은 사행 형상의 영역으로서 형성되어 있는 회로 기판.9. The circuit board of claim 8, wherein the dummy wiring layer is formed as a meandering region. 제 8 항에 있어서, 상기 더미 배선층은 서로 병행하는 복수의 제 1 선분 영역과, 상기 제 1 선분 영역을 가로 질러 연장되는 제 2 선분 영역을 조합한 형상의 영역으로서 형성되어 있는 회로 기판.9. The circuit board according to claim 8, wherein the dummy wiring layer is formed as a region in which a plurality of first line segment regions parallel to each other and a second line segment region extending across the first line segment region are combined. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 더미 배선층은 1개 이상의 개구부를 갖는 회로 기판.The circuit board according to any one of claims 1 to 6, wherein the dummy wiring layer has one or more openings. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 더미 배선층은 기초 부재가 노출된 영역에 의해서 이격된 복수의 더미 배선 영역으로서 형성되어 있는 회로 기판.The circuit board according to any one of claims 1 to 6, wherein the dummy wiring layer is formed as a plurality of dummy wiring regions spaced by a region where the base member is exposed. 제 12 항에 있어서, 상기 복수의 더미 배선 영역은 부분적으로 연결되어 있는 회로 기판.The circuit board of claim 12, wherein the plurality of dummy wiring regions are partially connected to each other. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 더미 배선층은 해당 더미 배선층의 다른 영역보다 배선층의 두께가 얇은 1개 이상의 오목부를 갖는 회로 기판.The circuit board according to any one of claims 1 to 6, wherein the dummy wiring layer has one or more recesses having a thickness of the wiring layer thinner than that of other regions of the dummy wiring layer. 제 1 항 내지 제 14 항 중 어느 한 항의 회로 기판과, 상기 회로 기판이 전기적으로 접속된 접속 단자를 구비하는 평면 패널을 갖는 표시 장치.The display device which has a flat panel provided with the circuit board of any one of Claims 1-14, and the connection terminal in which the said circuit board was electrically connected. 제 15 항에 있어서, 상기 평면 패널은 대향되는 한쌍의 기판과 상기 한쌍의 기판 사이에 봉입된 액정을 갖는 액정 패널이며,The liquid crystal panel of claim 15, wherein the flat panel is a liquid crystal panel having a pair of opposing substrates and a liquid crystal encapsulated between the pair of substrates, 상기 접속 단자는 상기 한쌍의 기판 중 적어도 한쪽에 형성되어 있는 표시 장치.And the connection terminal is formed on at least one of the pair of substrates. 제 15 항 또는 제 16 항의 표시 장치를 표시 수단으로서 갖는 전자 기기.An electronic device having the display device according to claim 15 or 16 as display means.
KR10-1999-0059177A 1998-12-21 1999-12-20 Circuit Board, And Display Device Using The Same And Electronic Equipment KR100498848B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP36258698 1998-12-21
JP98-362586 1998-12-21
JP99-025012 1999-02-02
JP99-335854 1999-11-26

Publications (2)

Publication Number Publication Date
KR20000048248A true KR20000048248A (en) 2000-07-25
KR100498848B1 KR100498848B1 (en) 2005-07-04

Family

ID=18477235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0059177A KR100498848B1 (en) 1998-12-21 1999-12-20 Circuit Board, And Display Device Using The Same And Electronic Equipment

Country Status (1)

Country Link
KR (1) KR100498848B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117198247A (en) * 2023-11-07 2023-12-08 惠科股份有限公司 Display panel and display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156239U (en) * 1985-03-19 1986-09-27
JP3724606B2 (en) * 1995-05-22 2005-12-07 日立化成工業株式会社 Semiconductor chip connection structure and wiring board used therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117198247A (en) * 2023-11-07 2023-12-08 惠科股份有限公司 Display panel and display device
CN117198247B (en) * 2023-11-07 2024-02-09 惠科股份有限公司 Display panel and display device

Also Published As

Publication number Publication date
KR100498848B1 (en) 2005-07-04

Similar Documents

Publication Publication Date Title
JP3613098B2 (en) Circuit board and display device and electronic device using the same
US6542374B1 (en) Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board
KR100457900B1 (en) Manufacturing method for manufacturing electro-optical device, and electro-optical device
US20090079889A1 (en) Display device
US20020015127A1 (en) Electro-optic device and electronic apparatus
KR100454792B1 (en) Flexible substrate, electrooptical device and electronic apparatus
JP2000171818A (en) Liquid crystal display device
CN101160020A (en) Flexible board, electrooptic device having a flexible board, and electronic device
US20050162604A1 (en) Display device
US20190289717A1 (en) Display panel and display device
JP2003273476A (en) Mounting structure and method of manufacturing the same, electro-optical device and electronic device
JP2000294897A (en) Circuit board, display device using the same and electronics
JP2002270977A (en) Board terminal structure, liquid crystal device and electronic apparatus
US7004376B2 (en) Solder printing mask, wiring board and production method thereof, electrooptical apparatus and production method thereof and electronic device and production method thereof
US6741315B1 (en) Liquid crystal device and electronic apparatus
KR20040087452A (en) Liquid crystal display module
JP2000294895A (en) Circuit board, its manufacture, display device using the same board and electronics
KR100498848B1 (en) Circuit Board, And Display Device Using The Same And Electronic Equipment
JP2002032030A (en) Method for manufacturing electro-optic device, method for connecting terminal, electro-optic device and electronic apparatus
JP2002323865A (en) Electro-optical device and electronic equipment
KR100618580B1 (en) Liquid crystal display device
KR100603848B1 (en) Liquid Crystal Display Device Having a Carrier Tape
KR20000048249A (en) Circuit board, Method for manufacturing the circuit board, and Display device and Electronic equipment employing the circuit board
JP3646557B2 (en) Electro-optical device and electronic apparatus equipped with the device
KR20060115241A (en) Flexible printed circuit and method for fabricating of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 14