KR20000046961A - Burn-in test vcp voltage controller of memory device - Google Patents

Burn-in test vcp voltage controller of memory device Download PDF

Info

Publication number
KR20000046961A
KR20000046961A KR1019980063700A KR19980063700A KR20000046961A KR 20000046961 A KR20000046961 A KR 20000046961A KR 1019980063700 A KR1019980063700 A KR 1019980063700A KR 19980063700 A KR19980063700 A KR 19980063700A KR 20000046961 A KR20000046961 A KR 20000046961A
Authority
KR
South Korea
Prior art keywords
vcp
test
burn
voltage
memory device
Prior art date
Application number
KR1019980063700A
Other languages
Korean (ko)
Inventor
조정환
김동열
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980063700A priority Critical patent/KR20000046961A/en
Publication of KR20000046961A publication Critical patent/KR20000046961A/en

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads

Abstract

PURPOSE: A burn-in test VCP voltage controller is provided to enhance the reliability of tests by performing burn-in tests through the selection of an appropriate value for the test environments. CONSTITUTION: A plurality of transfer transistors(12, 14, 16, 18) transfer the Vcp of plural voltage levels. A multiplexer(20) selectively operates the plural transfer transistors(12, 14, 16, 18). The multiplexer(20) receives two control signals and outputs four signals(a, b, c, d). The output value(a, b, c, d) of the multiplexer(20) becomes '0001' when the control signal is '00'. At this time, the transistor(18) is turned on so that the potential value of the Vcp<3> is outputted to the Vcp_out. The voltage applied to a cell plate becomes the voltage of the Vcp<3>.

Description

메모리소자의 번인테스트용 Vcp전압 콘트롤러Vac voltage controller for burn-in test of memory devices

본 발명은 메모리소자의 번인테스트용 Vcp전압 콘트롤러에 관한 것으로서, 보다 상세하게는 메모리소자의 번인테스트시 셀커패시터의 페일을 확인하기 위해 인가되는 Vcp 전압을 다양한 조건으로 조절하면서 테스트를 진행할 수 있도록 한 메모리소자의 번인테스트용 Vcp전압 콘트롤러에 관한 것이다.The present invention relates to a Vcp voltage controller for burn-in test of a memory device, and more particularly, to test while controlling a Vcp voltage applied to various conditions in order to confirm a failure of a cell capacitor during burn-in test of a memory device. A Vcp voltage controller for burn-in test of memory devices.

메로리소자는 제조단계의 각 공정 요소에 의해 신뢰성에 커다란 영향을 미치기 때문에 제조 공정의 각 단계에서 여러 가지의 실험 및 검사를 거쳐 원하는 형상, 도핑 상태 등을 형성하도록 조정되지만, 제조 공정의 아주 미세한 오차 하나 하나가 반도체장치의 동작에 큰 영향을 줄 수 있으므로, 제조된 반도체장치는 테스트를 위한 장비(탐침 스테이션, 테스터 등)를 사용하여 검사 단계를 거쳐 설계된 데로 제조되었는가를 검사하게된다.Since the memory element has a great influence on the reliability by each process element of the manufacturing step, it is adjusted to form desired shape, doping state, etc. through various experiments and inspections at each step of the manufacturing process, but very small error of the manufacturing process Since each one can greatly influence the operation of the semiconductor device, the manufactured semiconductor device is inspected whether it is manufactured as designed through an inspection step using equipment for testing (probe station, tester, etc.).

위와 같은 테스트를 마치게 되면 또다시 기능동작여부를 테스트한 후 테스트를 통과한 양품들은 패키지에 넣어져 메모리소자로 완성된다.After completing the above test, the product is tested again for functional operation, and the products passed the test are put into a package and completed as a memory device.

이렇게 패키지로 완성된 메모리소자는 초기결함을 조기에 발견하기 위해서 전체의 메모리소자에 대해서 전압과 주위온도를 실제 사용 조건보다도 더욱 혹독한 조건으로 스트레스를 가하는 번인 테스트를 수행하게 된다.The packaged memory device performs a burn-in test that stresses the voltage and the ambient temperature to more severe conditions than actual use conditions for the entire memory device to detect an early defect early.

도 1은 일반적인 DRAM의 셀구조를 나타낸 회로도이다.1 is a circuit diagram showing a cell structure of a general DRAM.

여기에서 보는 바와 같이 1개의 셀은 단위 기억 소자로서 1개의 트랜지스터와 1개의 커패시터로 이루어져 1비트 단위의 데이터를 저장할 수 있게 된다.As shown here, one cell is composed of one transistor and one capacitor as a unit memory device to store data in units of one bit.

따라서, 메모리장치의 위와 같은 단위 기억소자들이 매트릭스 형태로 모여 있는 집합체로 셀어레이를 구성하게 된다.Therefore, the cell array is configured as an aggregate in which the above unit memory elements of the memory device are gathered in a matrix form.

이와 같은 단위셀은 셀을 선택하여 활성화하는 신호선인 워드라인(WL)이 셀트랜지스터(Tc)의 게이트(G)와 연결되고, 셀의 데이터를 입출력하는 선인 비트라인(BL)이 셀트랜지스터(Tc)의 소오스(S)에 연결되고 데이터를 유지 및 보존하는 셀커패시터(Cc)가 드레인(D)에 연결된다.In such a unit cell, a word line WL, which is a signal line for selecting and activating a cell, is connected to a gate G of a cell transistor Tc, and a bit line BL, which is a line for inputting / outputting data of a cell, is a cell transistor Tc. The cell capacitor Cc, which is connected to the source S and retains and preserves data, is connected to the drain D.

그리고, 셀트랜지스터(Tc)의 웰에 바이어스전압을 인가하여 셀트랜지스터(Tc)의 문턱전압(Vt)을 조정하는 웰바이어스 전압(VBB)이 인가된다.The well bias voltage VBB is applied to adjust the threshold voltage Vt of the cell transistor Tc by applying a bias voltage to the well of the cell transistor Tc.

이 웰바이어스 전압(VBB)은 반도체 기판의 바이어스를 GND에서 네가티브 전압으로 바꾸어 주어 문턱전압(Vt)의 기판 바이어스 효과를 감소시키고, 펀치스루전압을 증가시키며, 접합 정전용량을 감소시키고, 언더슈트에 의한 데이터 파괴를 방지하는 등의 이점을 얻기 위해 사용된다.This well bias voltage (VBB) changes the bias of the semiconductor substrate from GND to negative voltage, thereby reducing the substrate bias effect of the threshold voltage (Vt), increasing the punch-through voltage, reducing the junction capacitance, and reducing the undershoot. It is used to get the advantages such as preventing data destruction by the.

위와 같이 이루어진 메모리소자의 번인테스트 과정은 셀트랜지스터의 게이트산화막의 페일을 스크린하는 테스트와 셀커패시터의 페일을 스크린하는 테스트로 분리할 수 있다.The burn-in test process of the memory device as described above may be divided into a test for screening a fail of the gate oxide layer of the cell transistor and a test for screening the fail of the cell capacitor.

먼저, 셀트랜지스터의 게이트산화막 페일을 스크린 하는 테스트는 워드라인에 Vcc가 3.3V일 때 6.3V의 높은 전압을 인가하고 Vcc와 Vext전압을 서로 연결하여 테스트하게 된다.First, a screen for screening a gate oxide gate of a cell transistor is applied by applying a high voltage of 6.3V when Vcc is 3.3V and connecting Vcc and Vext voltage to each other.

그리고, 셀커패시터의 페일을 스크린하는 테스트는 하프 Vcc인 비트라인의 전위 Vblp는 접지로 설정하고 셀 플레이트의 전위 Vcp는 메탈 옵션을 통하여 2.94∼3.35V의 레벨 범위에서 일정한 값을 갖도록 하는 것으로써 셀커패시터에 높은 전기장에 의한 과스트레스를 주면서 진행한다.The test for screening the failure of the cell capacitor is performed by setting the potential Vblp of the bit line, which is half Vcc, to ground and the potential Vcp of the cell plate to have a constant value in the level range of 2.94 to 3.35 V through the metal option. Proceed with giving the capacitor overstress due to high electric field.

그런데, 번인테스트의 특성상 전압, 온도, 테스트시간의 3가지 팩터에 의해 스크린되는 초기 페일율이 결정됨에 따라 인가전압의 레벨은 온도와 테스트시간과의 상관관계로 결정하여야 한다. 그러나, 메탈 옵션으로 고정시켜서 일정한 한가지 전위값을 갖도록 할 경우에는 인가되는 온도와 테스트시간의 변수도 한 종류의 값으로 제한되어지게 된다.However, due to the characteristics of the burn-in test, the initial fail rate screened by three factors, voltage, temperature, and test time, is determined, and the level of applied voltage should be determined as a correlation between temperature and test time. However, when fixed by the metal option to have a constant potential value, the applied temperature and test time variables are also limited to one type.

또한, 번인테스트의 특성상 장시간의 테스트 시간이 요구되어지는데 위와 같이 한가지 값으로 제한될 경우에는 다양한 조건의 테스트를 진행하는데 제약이 발생하여 테스트되는 메모리소자의 신뢰성이 그 만큼 높아질 수 없다는 문제점이 있다.In addition, a long test time is required due to the characteristics of the burn-in test. However, when the test time is limited to one of the above values, there is a problem in that the reliability of the memory device to be tested cannot be increased as much as a restriction occurs in the test under various conditions.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 메모리소자의 번인테스트시 셀커패시터의 셀플레이트에 인가되는 Vcp전압을 다양하게 발생시키고 이 다양하게 발생된 Vcp전압을 제어신호에 의해 어느 한가지 값을 선택할 수 있도록 하는 멀티플렉서를 구비하여 다양한 조건으로 번인테스트를 수행할 수 있도록 한 메모리소자의 번인테스트용 Vcp전압 콘트롤러를 제공함에 있다.The present invention has been made to solve the above problems, and an object of the present invention is to generate a variety of Vcp voltage applied to the cell plate of the cell capacitor during burn-in test of the memory device and to control the various generated Vcp voltage The present invention provides a Vcp voltage controller for burn-in test of a memory device having a multiplexer for selecting any one value by a signal so that burn-in test can be performed under various conditions.

도 1은 일반적인 DRAM의 셀구조를 나타낸 회로도이다.1 is a circuit diagram showing a cell structure of a general DRAM.

도 2는 본 발명에 의한 메모리소자의 번인테스트용 Vcp전압 콘트롤러를 나타낸 회로도이다.Fig. 2 is a circuit diagram showing a Vcp voltage controller for burn-in test of a memory device according to the present invention.

- 도면의 주요부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings

12,14,16,18 : 제 1 내지 제 4전달 트랜지스터12,14,16,18: first through fourth transfer transistors

20 : 멀티플렉서20: multiplexer

Tc : 셀트랜지스터Tc: Cell Transistor

Cc : 셀커패시터Cc: Cell Capacitor

상기와 같은 목적을 실현하기 위한 본 발명은 다수개의 전압레벨을 갖는 Vcp를 각각 전달하는 다수개의 전달 트랜지스터와, 다수개의 전달트랜지스터를 제어신호에 의해 선택적으로 작동시키는 멀티플렉서로 이루어진 것을 특징으로 한다.The present invention for achieving the above object is characterized by consisting of a plurality of transfer transistors each delivering a Vcp having a plurality of voltage levels, and a multiplexer for selectively operating the plurality of transfer transistors by a control signal.

위와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.Referring to the operation of the present invention made as described above are as follows.

셀커패시터의 셀 플레이트에 인가되는 Vcp 전압을 다양한 전압값을 갖도록 발생시킨 후 이를 전달할 수 있는 다수개의 전달 트랜지스터의 출력값을 셀커패시터의 Vcp입력단에 연결함으로써, 제어신호에 의해 어느 하나의 작동신호만을 출력하는 멀티플렉서로 이 다수개의 전달 트랜지스터를 작동시켜 셀 플레이트에 인가되는 Vcp 전압을 다양하게 선택하면서 번인테스트를 수행할 수 있도록 한다.By generating the Vcp voltage applied to the cell plate of the cell capacitor to have various voltage values and connecting the output values of the plurality of transfer transistors capable of transferring them to the Vcp input terminal of the cell capacitor, only one operation signal is output by the control signal. The multiplexer operates these multiple transfer transistors to perform burn-in tests while varying the Vcp voltage applied to the cell plate.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In addition, the present embodiment is not intended to limit the scope of the present invention, but is presented by way of example only and the same parts as in the conventional configuration using the same reference numerals and names.

도 2는 본 발명에 의한 메모리소자의 번인테스트용 Vcp전압 콘트롤러를 나타낸 회로도이다.Fig. 2 is a circuit diagram showing a Vcp voltage controller for burn-in test of a memory device according to the present invention.

여기에 도시된 바와 같이 4개의 전위값을 갖는 Vcp〈0:3〉를 각각 전달하기 위한 4개의 전달 트랜지스터(12,14,16,18)와, 4개의 전달트랜지스터(12,14,16,18)를 제어신호(cntl)에 의해 선택적으로 작동시키는 멀티플렉서(20)로 이루어진다.As shown here, four transfer transistors 12, 14, 16, and 18 and four transfer transistors 12, 14, 16, and 18 for transferring Vcp &lt; 0: 3 &gt; having four potential values, respectively. ) Is a multiplexer 20 that selectively operates by a control signal cntl.

위의 멀티플렉서(20)는 2개의 제어신호(cntl)를 입력받아 4개의 신호(a,b,c,d)를 출력하게 된다.The multiplexer 20 receives two control signals cntl and outputs four signals a, b, c, and d.

위의 작동상태를 표 1로 나타내면 다음과 같다.The above operating conditions are shown in Table 1.

cntl〈0〉cntl 〈0〉 cntl〈1〉cntl 〈1〉 멀티플렉서 출력값(a,b,c,d)Multiplexer Output Values (a, b, c, d) Vcp_outVcp_out 00 00 0,0,0,10,0,0,1 Vcp〈3〉Vcp 00 1One 0,0,1,00,0,1,0 Vcp〈2〉Vcp 1One 00 0,1,0,00,1,0,0 Vcp〈1〉Vcp 〈1〉 1One 1One 1,0,0,01,0,0,0 Vcp〈0〉Vcp

표 1에 나타난 바와 같이 제어신호(cntl)가 '00'일 때 멀티플렉서의 출력값(a,b,c,d)은 '0001'의 값을 갖게되어 제 4전달 트랜지스터(18)를 턴온시켜 Vcp〈3〉의 전위값이 Vcp_out으로 출력됨으로써 셀 플레이트에 인가되는 전압은 Vcp〈3〉전압이 된다.As shown in Table 1, when the control signal cntl is '00', the output values a, b, c, and d of the multiplexer have a value of '0001' to turn on the fourth transfer transistor 18 so that Vcp &lt; Since the potential value of 3> is outputted to Vcp_out, the voltage applied to the cell plate becomes the Vcp <3> voltage.

이렇게, 제어신호(cntl)에 따라 셀 플레이트에 인가되는 전압을 번인테스트 조건에 적절한 값으로 선택할 수 있게된다.In this way, the voltage applied to the cell plate according to the control signal cntl can be selected to a value suitable for the burn-in test condition.

상기한 바와 같이 본 발명은 번인테스트시 셀커패시터의 페일을 스크린하기 위해 셀 플레이트에 인가되는 Vcp전압을 제어신호에 따라 테스트 환경에 적절한 값을 갖도록 조절함으로써 보다 정확한 초기 페일율을 추출할 수 있어 테스트의 신뢰성을 향상시킬 수 있다는 이점이 있다.As described above, the present invention can extract a more accurate initial fail rate by adjusting the Vcp voltage applied to the cell plate to have an appropriate value in the test environment according to the control signal to screen the fail of the cell capacitor during the burn-in test. There is an advantage that can improve the reliability of.

또한, 번인테스트시 전압 온도와의 상관관계를 통해서 테스트시간을 보다 다양하게 채택할 수 있으므로 테스트에 소요되는 시간을 단축시킬 수 있어 메모리소자의 개발 시간을 단축시킬 수 있다는 이점이 있다.In addition, since the test time can be adopted in various ways through the correlation with the voltage temperature during the burn-in test, the test time can be shortened, thereby reducing the development time of the memory device.

Claims (1)

다수개의 전압레벨을 갖는 Vcp를 각각 전달하는 다수개의 전달 트랜지스터와,A plurality of transfer transistors each delivering a Vcp having a plurality of voltage levels; 상기 다수개의 전달트랜지스터를 제어신호에 의해 선택적으로 작동시키는 멀티플렉서A multiplexer selectively operating the plurality of transfer transistors by a control signal 로 이루어진 것을 특징으로 하는 메모리소자의 번인테스트용 Vcp전압 콘트롤러.Vcp voltage controller for burn-in test of a memory device, characterized in that consisting of.
KR1019980063700A 1998-12-31 1998-12-31 Burn-in test vcp voltage controller of memory device KR20000046961A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980063700A KR20000046961A (en) 1998-12-31 1998-12-31 Burn-in test vcp voltage controller of memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980063700A KR20000046961A (en) 1998-12-31 1998-12-31 Burn-in test vcp voltage controller of memory device

Publications (1)

Publication Number Publication Date
KR20000046961A true KR20000046961A (en) 2000-07-25

Family

ID=19570262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980063700A KR20000046961A (en) 1998-12-31 1998-12-31 Burn-in test vcp voltage controller of memory device

Country Status (1)

Country Link
KR (1) KR20000046961A (en)

Similar Documents

Publication Publication Date Title
US8023348B2 (en) Method and apparatus for testing a memory device
JP2912022B2 (en) Circuit for isolated bit line modulation in SRAM test mode
JP3540711B2 (en) Apparatus for performing a defect leak screen test for a memory device
EP0585870B1 (en) Dynamic random access memory with voltage stress applying circuit
US4725985A (en) Circuit for applying a voltage to a memory cell MOS capacitor of a semiconductor memory device
US7313039B2 (en) Method for analyzing defect of SRAM cell
US7202692B2 (en) Semiconductor chip and method of testing the same
KR100621770B1 (en) Semiconductor memory device and method for driving and testing the same
KR0172344B1 (en) Burn-in test circuit and testing method thereby
US6388926B1 (en) Integrated circuit having forced substrate test mode with improved substrate isolation
US20060209617A1 (en) Simulating a floating wordline condition in a memory device, and related techniques
US6352868B1 (en) Method and apparatus for wafer level burn-in
KR100319029B1 (en) Overvoltage detection circuit for test mode selection
KR100576492B1 (en) Apparatus for measuring internal DC bias of semiconductor device in PKG level
US6417726B1 (en) Semiconductor device capable of adjusting an internal power supply potential in a wide range
US5905682A (en) Method and apparatus for biasing the substrate of an integrated circuit to an externally adjustable voltage
KR20000046961A (en) Burn-in test vcp voltage controller of memory device
KR100647473B1 (en) Multi chip package semiconductor device and method for detecting fail thereof
US7142472B2 (en) Semiconductor memory device and method for testing same
KR100799109B1 (en) Semiconductor device
KR100462101B1 (en) Burn in voltage control method
US5990699A (en) Method for detecting opens through time variant current measurement
KR970022353A (en) Wafer burn-in test method applying stress voltage to bit line
KR100466577B1 (en) Test Mode Entry Devices Applied to Semiconductor Memory Devices
US9618562B2 (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid