KR20000045923A

KR20000045923A - Method for testing memory device

Info

Publication number: KR20000045923A
Application number: KR1019980062547A
Authority: KR
Inventors: 김영철; 최순주; 홍정일; 안재석
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1998-12-30
Filing date: 1998-12-30
Publication date: 2000-07-25

Abstract

PURPOSE: A testing method of a memory device is to improve characteristics of the memory device by randomly jumping a testing progress direction and an address. CONSTITUTION: After setting a x-address value as FF and performing a read operation(1), a write operation(2) is performed at EF address by decreasing the x-address by 16 bit. A read operation(3) is performed after increasing the x-address by 16 bit and decreasing a y-address at the FF address. A write operation(4) is performed after decreasing the x-address by 16 bit and decreasing the y-address at the EF address. The read and write operation are repeated by increasing and decreasing the x-address by 16 bit, and decreasing the y-address by a predetermined value. The address is set to jump by a value, which is randomly selected among 16 bit, 32 bit, 64 bit, 128 bit, and 512 bit

Description

Test method of memory device

본 발명은 메모리장치의 테스트 방법에 관한 것으로서, 보다 상세하게는 메모리장치의 작동 테스트시 실장해서 사용하는 것처럼 랜덤하게 메모리를 엑세스하여 테스트하도록 하는 메모리장치의 테스트 방법에 관한 것이다.The present invention relates to a test method of a memory device, and more particularly, to a test method of a memory device to randomly access and test the memory as it is mounted and used in the operation test of the memory device.

메모리는 컴퓨터, 통신시스템, 화상처리시스템 등에서 사용되는 데이타나 명령 등을 일시적 또는 영구적으로 저장하기 위하여 사용되는 것을 총칭하는 것으로써 대표적으로 반도체, 테이프, 디스크, 광학방식 등이 있는데 현재 반도체 메모리가 대부분을 차지하고 있다. 이런 반도체 메모리는 데이타 저장방식의 전기적 특성 등에 따라 구분되는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), Flash Memory, ROM(Read Only Memory) 등의 여러 종류가 있는데 이중 DRAM이 차지하는 비중이 가장 크다.Memory is a general term used to temporarily or permanently store data or instructions used in computers, communication systems, image processing systems, and the like, and is typically a semiconductor, tape, disk, or optical method. Occupies. Such semiconductor memories are divided into various types such as DRAM (Dynamic Random Access Memory), SRAM (Static Random Access Memory), Flash Memory, and ROM (Read Only Memory), which are classified according to the electrical characteristics of the data storage method. This is the biggest.

상기 DRAM은 저장전위가 시간에 따라 변화하기 때문에 주기적으로 저장전위를 원래의 상태로 회복하기 위해 주기적인 리프레쉬 동작이 필요하며, 커패시터에 저장된 전하량이 데이타 판정기준이 되므로 읽기 동작에서 이 전하량의 차이에 따른 전압 차이를 유기하고 이 전압차이를 감지 증폭하여 데이타를 출력하기 때문에 파괴된 저장 데이타를 다시 복구하여 셀에 저장시켜야 하는 동적인 특성을 갖고 있다.Since the storage potential changes with time, the DRAM needs a periodic refresh operation to restore the storage potential to its original state, and the amount of charge stored in the capacitor serves as a data judgment criterion. Since the voltage difference is induced and the voltage difference is sensed and amplified and the data is output, the destroyed stored data is recovered and stored in the cell.

위와 같은 메모리를 실제적으로 시스템에 사용할 때는 모듈로 만들어서 생산되는데 모듈(module)이라는 것은 하나의 기능을 가진 소자들의 집합으로 인쇄회로기판(PCB:Printed Circuit Board)상에 여러 가지 반도체소자 등의 패키지장치가 탑재되어 다수의 접속 핀에 의해 패널 등에 연결되어 설치된다.When the above memory is actually used in a system, it is produced as a module. A module is a set of devices having a single function, and a package device such as various semiconductor devices on a printed circuit board (PCB). Is mounted and connected to a panel or the like by a plurality of connecting pins.

요즈음 시스템의 속도가 고속됨에 따라 이에 대응되어 작동되는 DRAM으로는 SDRAM과 EDO DRAM등이 있다.As the speed of the system increases these days, corresponding DRAMs include SDRAM and EDO DRAM.

SDRAM(Synchronous Dynamic Random Access Memory)은 열어드레스의 취득, 데이터의 읽기, 출력 포트의 출력을 3단 파이프 라인으로 분담해 각각 클럭에 동기해서 처리할 수 있는 특징으로 갖는 DRAM이다.Synchronous Dynamic Random Access Memory (SDRAM) is a DRAM that has a three-stage pipeline that divides open address acquisition, data readout, and output port output into a three-stage pipeline.

일반적인 DRAM은 열어드레스를 받은 후 출력이 종료될때까지 처리할 수 있는 데이터는 한 개뿐이였으나 SDRAM은 3단 파이프 라인으로 분담해 각각 클럭에 동기되어 처리되기 때문에 최초의 데이터 출력까지는 3클럭이 걸리지만 이후부터는 1클럭마다 출력이 가능하기 때문에 고속 액세스가 가능하다는 특징이 있다.In general DRAM, only one data can be processed after receiving the open dress until the output is terminated, but since SDRAM is divided into three stage pipelines and processed in synchronization with each clock, the first data output takes three clocks. After that, the output can be performed every one clock, so that high-speed access is possible.

또한, EDO(Extended Data Output) DRAM은 최근 각광받고 있는 고속 동작 모드를 수행할 수 있는 메모리로 하이퍼 페이지 모드라고도 부르며, 패스트 페이지 모드의 사이클시간을 더욱 고속으로 하기 위해서 데이터 래치의 개념을 도입한 동작 모드이다. 그리고 EDO DRAM은 데이터의 유효시간을 길게 함으로서 엄격한 메모리의 액세스 타이밍에 손쉽게 대응할 수 있다. 이로 인해 EDO DRAM의 패스트 페이지 모드는 이용하면 연속한 열에 대한 액세스를 최대 20ns까지 단축할 수 있다는 특징이 있다.In addition, EDO (Extended Data Output) DRAM is a memory capable of performing high-speed operation mode, which has recently been spotlighted, also called hyper page mode, and has introduced the concept of data latch to make the fast page mode faster. Mode. In addition, EDO DRAM can easily cope with strict memory access timing by prolonging the valid time of data. This allows the fast page mode of EDO DRAM to reduce access to consecutive columns by up to 20ns.

위와 같은 메모리장치들을 제조하면 제조공정의 결함이나, 설계사양과 일치여부나, 작동상태를 확인하기 위해 테스트를 수행한다. 이때 작동테스트를 위해서는 메모리테스터를 통해 임의의 신호나, 패턴등을 입력하여 작동상태를 확인한 후 불량이 발생했을 경우에는 신호분석기(Logic Analyzer)나, 오실로스코프 등을 이용하여 불량의 원인을 분석하게 된다.When the above memory devices are manufactured, tests are performed to check whether there are defects in the manufacturing process, whether they match design specifications, or whether they are operated. At this time, for operation test, input random signal or pattern through the memory tester to check the operation status. If a failure occurs, the cause of the failure is analyzed using a signal analyzer or an oscilloscope. .

도 1은 종래의 메모리장치의 테스트 방법을 간략하게 나타낸 패턴이다.1 is a pattern briefly illustrating a test method of a conventional memory device.

여기에 도시된 바와 같이 x-address와 y-address를 순차적으로 증가시키면서 메모리장치의 각 셀에 데이터를 기억시키고 읽으면서 테스트를 수행하게 된다.As shown here, the test is performed while storing and reading data in each cell of the memory device while sequentially increasing the x-address and the y-address.

그런데, 메모리장치를 사용하는 시스템에서 데이터를 읽고 쓰는 동작은 랜덤하게 이루어지기 때문에 위와 같은 테스트방법으로는 랜덤으로 읽고 쓰기가 작동되는 시스템에서 실제 테스트시 30∼80 PPM의 테스트 불량이 발생하게 된다는 문제점이 있다.However, since reading and writing data is randomly performed in a system using a memory device, a test failure of 30 to 80 PPM occurs in an actual test in a system in which random read and write operations are performed by the above test method. There is this.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 메모리장치를 테스트할 때 실제 시스템에서 사용하는 것처럼 어드레스와 진행방행을 랜덤하게 점프하면서 읽고 쓰기를 하면서 테스트할 수 있도록 하는 메모리장치의 테스트 방법을 제공함에 있다.The present invention was created to solve the above problems, and an object of the present invention is to test while reading and writing while randomly jumping the address and the progress as used in a real system when testing a memory device. A test method of a memory device is provided.

도 2와 도 3은 본 발명에 의한 메모리장치의 테스트 방법을 간략하게 나타낸 패턴이다.2 and 3 are patterns schematically illustrating a test method of a memory device according to the present invention.

도 4는 본 발명에 의한 메모리장치의 테스트 방법에서 블록단위의 이동을 나타낸 패턴이다.4 is a pattern illustrating movement of a block unit in a test method of a memory device according to the present invention.

상기와 같은 목적을 실현하기 위한 본 발명은 테스트패턴에 의해 메모리의 작동상태를 테스트하는 메모리장치의 테스트 방법에 있어서, 상기 테스트패턴이 랜덤하게 선택된 어드레스에 읽고 쓰도록 점프하면서 테스트 진행방향이 랜덤하게 변경되도록 설정된 것을 특징으로 한다.In the present invention for realizing the above object, in the test method of the memory device for testing the operating state of the memory by the test pattern, the test progress direction is randomly jumped while the test pattern is jumped to read and write to a randomly selected address Characterized in that it is set to change.

위와 같이 이루어진 본 발명이 작용을 설명하면 다음과 같다.When explaining the operation of the present invention made as described above are as follows.

시스템에서 메모리장치에 데이터를 읽고 쓰는 방식과 같이 엑세스되는 어드레스와 테스트 진행방향을 랜덤하게 설정한 테스트패턴으로 메모리장치를 테스트하여 실장되어 사용되는 것과 같은 조건에서 테스트할 수 있게 된다.The system can test the memory device with a test pattern that randomly sets an access address and a test progress direction such as a method of reading and writing data to the memory device, so that the test can be performed under the same conditions as those used by the system.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In addition, the present embodiment is not intended to limit the scope of the present invention, but is presented by way of example only and the same parts as in the conventional configuration using the same reference numerals and names.

여기에 도시된 패턴은 y-address는 일정하게 감소되고, x-address가 16비트씩 점프하면서 역방향으로 이동되어 테스트가 진행되도록 설정되었다.In the pattern shown here, the y-address is constantly reduced, and the x-address is shifted in the reverse direction by jumping 16 bits, so that the test is performed.

도 2에 도시된 바와 같은 패턴에 의한 테스트 진행순서를 설명하면 다음과 같다.Referring to the test procedure by the pattern shown in Figure 2 as follows.

먼저, x-address 값을 'FF'로 하여 읽기 동작(1)을 수행한 후 x-address를 16비트 감소시켜 'EF' 번지에서 쓰기 동작(2)을 수행한다. 그런다음 x-address을 다시 16비트 증가시켜 'FF' 번지에서 y-address를 감소시킨 다음 읽기 동작(3)을 수행한 후 x-address를 16비트 감소시켜 'EF'번지에서 y-address를 감소시킨 상태에서 쓰기 동작(4)을 수행한다.First, the read operation (1) is performed with the x-address value 'FF', and then the write operation (2) is performed at the 'EF' address by decreasing the x-address by 16 bits. Then increase the x-address again 16 bits to decrease the y-address at address 'FF', then perform a read operation (3), then reduce the x-address to 16 bits to decrease the y-address at address 'EF'. Write operation (4).

이렇게 x-address를 16비트씩 증가시켰다가 감소시키고, y-address를 일정한 값으로 감소시키면서 읽기와 쓰기를 반복해가면서 읽기와 쓰기를 반복한다. 이렇게 y-address 모두를 테스트하면 도 3과 같이 x-address값을 'FE'와 'EE'로 줄여서 다시 위와 같이 x-address를 'FE'와 'EE'로 16비트씩 점프시키면서 y-address를 줄여가면서 테스트를 수행한다.In this way, the x-address is increased and decreased by 16 bits, and the y-address is decreased to a constant value, and the reading and writing are repeated while repeating the reading and writing. After testing both y-addresses, the x-address value is reduced to 'FE' and 'EE' as shown in FIG. 3, and the y-address is jumped by 16 bits as shown above. Perform the test while reducing it.

위와 같이 하나의 블록을 테스트한 후 다른 블록을 테스트하기 위해 도 4와 같이 블록단위로 이동시키면서 읽기와 쓰기를 반복하여 테스트를 수행한다.After testing one block as described above, in order to test another block, the test is performed by repeatedly reading and writing while moving in block units as shown in FIG. 4.

본 실시예에서는 x-address만 16비트씩 점프하고 y-address를 일정하게 감소시켰으나 x-address와 y-address를 모두 점프시키면서 테스트할 수도 있다. 그리고 본 실시예에서는 16비트씩 점프시켰지만 16비트, 32비트, 64비트, 128비트, 256비트씩 점프하도록 설정할 수도 있으며 각각 병행하여 점프시킬 수도 있다. 또한, 테스트 진행방향도 역방향과 순방향으로 혼합하여 랜덤하게 점프하면서 랜덤하게 진행하도록 하여 실제 시스템에 장착되어 사용하는 것과 같이 랜덤한 읽기와 쓰기가 이루어지도록 구성할 수 있다.In the present embodiment, only the x-address jumps by 16 bits and the y-address is constantly reduced. However, the x-address and the y-address may both be tested while jumping. In the present embodiment, the jump is performed by 16 bits, but the jump may be set to jump by 16 bits, 32 bits, 64 bits, 128 bits, and 256 bits, respectively. In addition, the test progress direction may also be mixed in the reverse direction and the forward direction to randomly jump while randomly jumping, such that random reads and writes may be performed as in a real system.

상기한 바와 같이 본 발명은 메모리테스트장치의 테스트패턴을 실제 장착되는 시스템에서 메모리를 억세스하는 방식과 같이 랜덤하게 점프하면서 테스트 진행방향을 바꾸어가면서 테스트할 수 있도록 형성함으로써 실제 작동과 마찬가지의 상태에서 테스트가 이루어져 메모리장치의 특성을 향상시킬 수 있다는 이점이 있다.As described above, the present invention forms the test pattern of the memory test apparatus so that the test pattern can be tested while changing the test progress direction while randomly jumping, such as a method of accessing the memory in a system in which the memory test apparatus is actually mounted, thereby testing in the same state as in actual operation. There is an advantage that can be made to improve the characteristics of the memory device.

Claims

In the test method of the memory device for testing the operating state of the memory by the test pattern,

Wherein the test pattern is randomly changed while the test pattern is jumped to read and write to a randomly selected address.

Test method of a memory device characterized in that.

The test method of claim 1, wherein the address is jumped and set by a randomly selected value among 16 bits, 32 bits, 64 bits, 128 bits, and 512 bits.