KR20000044603A - 강유전체 캐패시터의 백금 상부전극 형성 방법 - Google Patents

Abstract

본 발명은 백금 상부전극 형성 후 실시되는 고온 열처리 과정에서 입계 성장에 의해 상부전극을 이루는 백금막이 뭉치거나 입계 사이에 구멍이 만들어지는 것을 방지하여 우수한 전기적 특성을 얻을 수 있는 캐패시터의 백금 상부전극 형성 방법에 관한 것으로, 백금 상부전극의 증착 조건을 적절히 제어하여 800 ℃ 이상의 고온 열처리 공정을 거치더라도 백금 상부전극 표면이 그대로 유지될 수 있도록 하기 위하여 SBT 강유전체막 상에 스퍼터링(sputtering)법으로 300 ℃ 내지 500 ℃의 증착온도에서 1500 Å 내지 2500 Å 두께의 백금 상부전극을 형성하는데 그 특징이 있다.

Description

강유전체 캐패시터의 백금 상부전극 형성 방법

본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 강유전체 캐패시터의 백금 상부전극 형성 방법에 관한 것이다.

강유전체 기억 소자는 비휘발성 기억 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM(Dynamic Random Access Memory)에 필적하여 차세대 기억소자로 각광받고 있다. 강유전체 기억소자의 유전물질로는 SrBi₂Ta₂O₉(이하 SBT), Pb(Zr_xTi_1-x)O₃(이하 PZT) 박막이 주로 사용되는데, 상기와 같은 강유전체막의 우수한 강유전 특성을 얻기 위해서는 상하부 전극물질의 선택과 적절한 공정의 제어가 필수적이다.

하부전극 뿐만 아니라 상부전극도 강유전체 특성에 미치는 영향이 지대하다. 보통 상부전극은 하부전극과 동일한 물질로 형성되며, 이러한 물질에는 내산화성이 뛰어난 백금(Pt)과 전도성 산화물인 IrO₂, RuO₂또는 금속 Ir, Ru와 같은 물질이 포함된다. 특히 보편적인 강유전체 캐패시터에서는 유전막으로 SBT막, 전극으로는 백금막이 가장 많이 사용된다.

도1은 백금 상부전극을 갖는 강유전체 캐패시터의 단면도로서, 반도체 기판(1) 상에 형성된 층간절연막(2) 상에 Ti 접착막(glue layer)(3), Pt 하부전극(4), SBT 강유전체막(5) 및 Pt 상부전극(6)을 차례로 형성한 것을 보이고 있다.

도1과 같은 구조의 캐패시터 형성 공정에서 상부전극 형성 공정까지 완료되어 캐패시터가 완성되면 요구되는 강유전 특성을 얻기 위하여 산소분위기에서 800 ℃ 이상의 고온으로 열처리하는 공정이 필수적으로 요구되는데, 고온 열처리 공정에서 상부전극인 백금막이 입계성장(grain growth)을 거쳐 뭉침과 동시에 입계 사이에서 구멍이 발생한다. 이는, SBT막 상부의 백금 상부전극에서 전형적으로 발생하는 현상이다. 이와 같이 입계성장에 의해 백금막이 뭉치거나 입계사이에 구멍이 만들어지면 백금 상부전극으로 덮여 있어야 하는 강유전체 SBT막의 일부분이 노출되어 후속 공정에서 금속 배선 물질과 SBT막이 직접 만나는 부분이 발생함으로써 캐패시터의 특성을 저하시키는 문제점이 있다.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 백금 상부전극 형성 후 실시되는 고온 열처리 과정에서 입계 성장에 의해 상부전극을 이루는 백금막이 뭉치거나 입계 사이에 구멍이 만들어지는 것을 방지하여 우수한 전기적 특성을 얻을 수 있는 강유전체 캐패시터의 백금 상부전극 형성 방법을 제공하는데 그 목적이 있다.

도1은 백금 상부전극을 갖는 강유전체 캐패시터의 단면도,

도2a 내지 도2e는 Pt막 두께에 따른 열처리 차이를 보이는 SEM 사진.

* 도면의 주요 부분에 대한 도면 부호의 설명

1: 반도체 기판 2: 층간절연막

3: Ti 접착막 4: Pt 하부전극

5: SrBi₂Ta₂O₉강유전체막 6: Pt 상부전극

상기와 같은 목적을 달성하기 위한 본 발명은 캐패시터 제조 방법에 있어서,

하부전극을 형성하는 제1 단계; 상기 하부전극 상에 강유전체막을 형성하는 제2 단계; 및 상기 강유전체막 상에 1500 Å 내지 2500 Å 두께의 백금 상부전극 전극을 형성하는 제3 단계를 포함하는 캐패시터 제조 방법을 제공한다.

본 발명은 백금 상부전극의 증착 조건을 적절히 제어하여 800 ℃ 이상의 고온 열처리 공정을 거치더라도 백금 상부전극 표면이 그대로 유지될 수 있도록 하기 위하여 SBT 강유전체막 상에 스퍼터링(sputtering)법으로 300 ℃ 내지 500 ℃의 증착온도에서 1500 Å 내지 2500 Å 두께의 백금 상부전극을 형성하는데 그 특징이 있다.

도2a 내지 도2e는 Pt막 두께에 따른 열처리 차이를 보이는 SEM(scanning electron microscopy) 사진으로서, 도2a는 백금 상부전극의 두께가 약 500 Å인 경우, 도2b는 백금 상부전극의 두께가 약 1000 Å인 경우, 도2c는 백금 상부전극의 두께가 약 1500 Å인 경우, 도2d는 백금 상부전극의 두께가 약 2000 Å인 경우, 도2e는 백금 상부전극의 두께가 약 2500 Å인 경우를 보이며, 도2a 내지 도2e에서 도면부호 '6'은 백금 상부전극, '7'은 백금 상부전극에 발생한 구멍을 나타낸다.

도2a 내지 도2e의 결과에서 알 수 있듯이, 1500 Å 보다 얇은 두께로 Pt 상부전극을 형성한 경우에는 800 ℃ 이상의 고온 열처리 공정을 거치게 되면, Pt 상부전극의 두께가 각각 약 500 Å, 1000 Å인 도2a와 도2b와 같이 Pt 원자가 서로 뭉치는 현상이 발생하여 구멍(7)이 발생하고 이에 따라 Pt 상부전극 아래의 강유전체막이 직접 노출되나, 도2c 내지 도2e와 같이 Pt 상부전극의 두께가 1500 Å 이상인 경우에는 Pt 상부전극에 구멍이 발생하는 것을 방지할 수 있다. 그런데, Pt 상부전극을 2500 Å 이상으로 형성하는 경우에는 캐패시터의 단차가 높아져 후속 절연막 평탄화 공정을 어렵게 한다. 따라서, 캐패시터의 Pt 상부전극의 두께로는 1500 Å 내지 2500 Å 두께가 가장 적절하다. 또한, 상부전극을 이룰 Pt막의 증착온도도 중요한데, 300 ℃ 이하의 낮은 온도에서 Pt막을 증착하게 되면, 800 ℃ 이상의 고온 열처리 공정 중에 Pt가 압축응력을 받게 되고 이의 해소 과정에서 Pt막 두께 정도 높이의 힐락(Hillock)이 발생한다. 힐락이 발생하며, 이 또한 후속 절연막의 평탄화 공정을 어렵게 한다. 따라서, 증착 온도는 300 ℃ 내지 500 ℃에서 제어하는 것이 필수적이다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은 강유전체 기억 소자의 Pt 상부전극을 300 ℃ 내지 500 ℃의 증착온도에서 1500 Å 내지 2500 Å 두께로 형성함으로써 후속 고온 열처리 공정을 거치더라도 Pt 입계 성장에 의한 뭉침 및 구멍이 발생하는 것을 방지할 수 있다. 이에 따라, 우수한 강유전체 특성을 유지할 수 있어 소자의 최종적인 특성을 향상시키며, 수율 증대에 크게 기여 할 수 있을 뿐만 아니라 소자의 제조 공정을 용이하게 하며 신뢰도를 향상시키는 효과가 있다.

Claims (4)

1. 캐패시터 제조 방법에 있어서,

   하부전극을 형성하는 제1 단계;

   상기 하부전극 상에 강유전체막을 형성하는 제2 단계; 및

   상기 강유전체막 상에 1500 Å 내지 2500 Å 두께의 백금 상부전극 전극을 형성하는 제3 단계

   를 포함하는 캐패시터 제조 방법.
2. 제 1 항에 있어서,

   상기 제3 단계에서,

   상기 백금 상부전극을 스퍼터링(sputtering)법으로 형성하는 것을 특징으로 하는 캐패시터 제조 방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 제3 단계에서,

   상기 백금 상부전극을 300 ℃ 내지 500 ℃의 증착온도에서 형성하는 것을 특징으로 하는 캐패시터 제조 방법.
4. 제 3 항에 있어서,

   상기 제2 단계에서,

   상기 강유전체막을 SrBi₂Ta₂O₉막으로 형성하는 것을 특징으로 하는 캐패시터 제조 방법.