KR20000044203A - 박막형 광로조절 장치의 제조방법 - Google Patents

박막형 광로조절 장치의 제조방법 Download PDF

Info

Publication number
KR20000044203A
KR20000044203A KR1019980060694A KR19980060694A KR20000044203A KR 20000044203 A KR20000044203 A KR 20000044203A KR 1019980060694 A KR1019980060694 A KR 1019980060694A KR 19980060694 A KR19980060694 A KR 19980060694A KR 20000044203 A KR20000044203 A KR 20000044203A
Authority
KR
South Korea
Prior art keywords
layer
forming
electrode
line
support
Prior art date
Application number
KR1019980060694A
Other languages
English (en)
Inventor
김형중
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019980060694A priority Critical patent/KR20000044203A/ko
Publication of KR20000044203A publication Critical patent/KR20000044203A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00—Optical: systems and elements
    • Y10S359/904—Micromirror

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

화소의 포인트 결함을 최소화할 수 있는 박막형 광로조절 장치의 제조방법이 개시된다. 액티브매트릭스의 상부에 제1층을 형성하고, 제1층의 상부에 제1 및 제2 상부전극, 제1 및 제2 변형층 그리고 하부전극을 포함하는 액츄에이터를 형성한 후, 제1층을 패터닝하여 지지층, 지지라인 그리고 제1 앵커 및 제2 앵커들을 포함하는 지지요소를 형성하고, 지지요소의 상부에 공통전극선을 형성한 다음, 지지요소와 액츄에이터의 상부에 거울을 형성한다. 제1 및 제2 상부전극의 일부로부터 지지층을 통하여 공통전극선의 일부까지 각각 포토레지스트패턴을 형성하고, 자외선 큐어링(UV-curing)을 실시한 후, 포토레지스트패턴의 상부에 전도성물질을 증착하여, 공통전극선과 제1 및 제2 상부전극을 연결하는 브리지형의 제1 및 제2 상부전극연결부재를 형성함으로써, 하부전극과 상부전극이 연결되어 전기적 단락이 발생하는 것을 방지할 수 있으므로 화소의 포인트결함을 최소화할 수 있다.

Description

박막형 광로조절 장치의 제조 방법
본 발명은 TMA(Thin-film Micromirror Array-Actuated)를 이용한 박막형 광로조절 장치의 제조 방법에 관한 것으로, 보다 상세하게는 화소의 포인트결함을 최소화할 수 있는 박막형 광로조절 장치의 제조 방법에 관한 것이다.
광학 에너지를 스크린 상에 투영하기 위한 광로조절 장치 또는 공간적 광 변조기는 광통신, 화상 처리 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 통상적으로 이러한 광변조기를 이용한 화상처리 장치들은 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치와 투사형 화상 표시 장치로 구분된다.
직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(LCD), DMD(Deformable Mirror Device) 및 AMA(Actuated Mirror Array)를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광 변조기로 분류될 수 있다.
LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1∼2% 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.
DMD는 5% 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿이나 핀홀과 같은 개구를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트가 향상되어 보다 밝고 선명한 화상을 얻을 수 있다.
이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스에 장착한 후, 쏘잉(sawing) 방법을 사용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.
이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로조절 장치(Thin-film Micromirror Array-actuated ; TMA)가 개발되었다. 이러한 박막형 광로조절 장치는 본 출원인이 1998년 6월 30일 대한민국 특허청에 특허 출원한 특허출원 제98-26308호(발명의 명칭 : 박막형 광로조절 장치의 제조 방법)에 개시되어 있다.
상기 선행 출원에 기재된 박막형 광로조절 장치의 제조방법은 다음과 같다.
도 1은 상기 선행 출원에 기재된 박막형 광로조절 장치의 사시도를 도시한 것이며, 도 2는 도 1의 장치를 A1-A2선으로 자른 단면도를 도시한 것이고, 도 3a 내지 도 3c는 도 1 및 도 2에 도시한 장치의 제조 방법을 설명하기 위한 도면들이다.
도 3a를 참조하면, n형으로 도핑된 실리콘 웨이퍼인 기판(1)에 실리콘부분산화법(LOCOS)을 이용하여 액티브영역 및 필드영역을 구분하기 위한 소자분리막(6)을 형성한다. 이어서, 상기 액티브영역의 상부에 폴리실리콘과 같은 도전물질로 이루어진 게이트(4)를 형성한 후, 이온주입 공정을 이용하여 p+소오스(3) 및 드레인(2)을 형성함으로써, 기판(1)에 M×N(M, N은 정수)개의 P-MOS 트랜지스터(5)를 형성한다.
P-MOS 트랜지스터(5)가 형성된 기판(2)의 상부에 산화물로 이루어진 절연막(7)을 형성한 후, 사진식각 방법을 사용하여 소오스(3) 및 드레인(2)의 일측 상부를 각각 노출시키는 홀(도시되지 않음)을 형성한다. 계속하여, 상기 홀이 형성된 결과물의 상부에 티타늄, 질화티타늄, 텅스텐 및 질화물 등으로 이루어진 제1 금속층(8)을 증착한 후 제1 금속층(8)을 사진식각 방법으로 패터닝한다. 이와 같이 패터닝된 제1 금속층(8)은 상기 P-MOS 트랜지스터(5)의 드레인(2)으로부터 제1 앵커(21)까지 연장되는 드레인패드를 포함한다.
제1 금속층(8) 및 트랜지스터(5)가 형성된 기판(1)의 상부에는 후속하는 공정 동안 트랜지스터(5)가 내장된 기판(1)이 손상을 입는 것을 방지하는 제1 보호층(9)이 형성된다. 제1 보호층(9)은 인실리케이트유리(PSG)를 화학기상증착(CVD) 방법으로 8000Å의 두께를 가지도록 형성한다.
제1 보호층(9)의 상부에는 광원으로부터 입사되는 광이 거울(41)뿐만 아니라, 거울(41)이 덮고 있는 부분을 제외한 부분에도 입사됨으로 인하여, 액티브매트릭스(16)에 광전류가 흘러 소자가 오동작을 일으키는 것을 방지하는 제2 금속층(10)이 형성된다. 제2 금속층(10)은 티타늄층과 질화티타늄층으로 구성된다. 상기 티타늄층은 스퍼터링 방법을 사용하여 300Å의 두께로 형성되며, 질화티타늄층은 상기 티타늄층의 상부에 물리기상증착(PVD) 방법을 사용하여 1200Å의 두께를 갖도록 형성된다. 이어서, 제2 금속층(10) 중 후속 공정에서 비어홀(38)이 형성될 부분, 즉 그 아래에 제1 금속층(8)의 드레인패드가 형성되어 있는 부분을 식각하여 제2 금속층(30)에 홀(도시되지 않음)을 형성한다.
제2 금속층(10)의 상부에는 후속하는 공정 동안 기판(1) 및 기판(1) 상에 형성된 상기 결과물들이 손상을 입는 것을 방지하는 제2 보호층(12)이 적층된다. 제2 보호층(12)은 인실리케이트유리(PSG)를 화학기상증착 방법으로 2000Å의 두께를 가지도록 형성한다.
제2 보호층(12)의 상부에는 제2 보호층(12) 및 상기 액티브매트릭스(16) 상의 결과물들이 후속되는 식각 공정으로 인하여 식각되는 것을 방지하는 식각방지층(13)이 적층된다. 식각방지층(13)은 산화규소(SiO2) 또는 오산화인(P2O5) 등의 저온산화물(LTO)로 이루어진다. 식각방지층(13)은 저압화학기상증착(LPCVD) 방법으로 350∼450℃의 온도에서 0.2∼0.8㎛의 두께를 갖도록 형성한다. 따라서, 트랜지스터(5)가 내장된 기판(1), 제1 금속층(8), 제1 보호층(9), 제2 금속층(10), 제2 보호층(12) 및 식각방지층(13)을 포함하는 액티브매트릭스(16)가 완성된다.
식각방지층(13)의 상부에는 제1 희생층(14)이 적층된다. 제1 희생층(14)은 폴리실리콘을 500℃ 이하의 온도에서 저압화학기상증착(LPCVD) 방법으로 2.0∼3.0㎛의 두께를 갖도록 형성한다. 이어서, 제1 희생층(14)의 표면을 화학기계적연마(CMP) 방법을 이용하여 연마함으로써 제1 희생층이 1.1㎛의 두께를 갖도록 그 표면을 평탄화시킨다. 계속하여, 제1 희생층(14)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 이를 패터닝한 후, 상기 제1 포토레지스트를 마스크로 이용하여 제1 희생층(14) 중 아래에 제2 금속층(10)의 홀이 형성된 부분 및 이와 양측으로 인접한 부분들을 식각하여 식각방지층(13)의 일부를 노출시킴으로써, 후에 형성되는 지지층(19)을 지지하는 제1 앵커(21) 및 제2 앵커들(22a, 22b)이 형성될 위치를 만든다. 이에 따라, 식각방지층(13)이 소정의 거리만큼 이격된 3개의 사각형의 형상으로 노출된다. 그리고, 상기 제1 포토레지스트를 제거한다.
제1층(17)은 상기와 같이 사각형의 형상으로 노출된 식각방지층(13)의 상부 및 제1 희생층(14)의 상부에 적층된다. 제1층(17)은 질화물 또는 금속과 같은 경질의 물질을 저압화학기상증착(LPCVD) 방법으로 0.1∼1.0㎛의 두께를 가지도록 형성한다. 하부전극층(23)은 제1층(17)의 상부에 적층된다. 하부전극층(23)은 백금(Pt), 탄탈륨(Ta) 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 스퍼터링 방법 또는 화학기상증착 방법을 이용하여 0.1∼1.0㎛의 두께를 갖게 형성한다. 하부전극층(23)의 상부에는 압전 물질로 이루어진 제2층(25)이 적층된다. 제2층(25)은 졸-겔법으로 제조된 PZT를 스퍼터링하여 0.4㎛의 두께를 갖게 형성한다. 이어서, 제2층(25)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 상부전극층(28)은 제2층(25)의 상부에 적층된다. 상부전극층(28)은 백금, 탄탈륨, 은(Ag) 또는 백금-탄탈륨 등의 금속을 스퍼터링 방법 또는 화학기상증착 방법을 이용하여 0.1∼1.0㎛의 두께를 갖게 형성한다.
도 3b를 참조하면, 상부전극층(28)의 상부에 제2 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 이를 마스크로 이용하여 상부전극층(28)을 각기 직사각 평판의 형상을 가지며, 서로 소정의 거리만큼 이격되어 나란하게 형성된 제1 및 제2 상부전극(29, 30)으로 패터닝한 다음, 제2 포토레지스트를 제거한다.
계속하여, 상부전극층(28)을 패터닝하는 방법과 동일한 방법으로 제2층(25)을 패터닝하여 각기 직사각 평판의 형상을 가지며, 서로 소정의 거리만큼 이격되어 나란하게 형성된 제1 및 제2 변형층(26, 27)을 형성한다. 이 경우, 도 1에 도시한 바와 같이, 제1 및 제2 변형층(26, 27)은 각기 제1 및 제2 상부전극(29, 30)보다 약간 넓은 면적의 직사각 평판의 형상을 갖게 패터닝된다. 이어서, 상부전극층(28)을 패터닝하는 방법과 동일한 방법으로 하부전극층(23)을 패터닝하여 후에 형성되는 지지라인(20)에 대하여 거울상의 'ㄷ'자의 형상을 가지며, 제1 앵커(21)를 향하여 계단형으로 형성된 돌출부들을 갖는 하부전극(24)을 형성한다. 이 경우, 하부전극(24)의 2개의 암들은 각기 제1 및 제2 변형층(26, 27)보다 넓은 면적의 직사각 평면의 형상을 갖는다. 또한, 하부전극층(23)을 패터닝할 때, 제1층(17)의 일측 상부에 하부전극(24)과 수직한 방향으로 공통전극선(32)이 하부전극(24)과 동시에 형성된다. 공통전극선(32)은 후에 형성되는 지지라인(20)의 상부에 하부전극(24)과 소정의 거리만큼 이격되어 형성된다.
계속하여, 제1층(17)을 패터닝하여 지지층(19), 지지라인(20), 제1 앵커(21) 그리고 제2 앵커들(22a, 22b)을 포함하는 지지요소(18)를 형성한다. 이 때, 제1층(17) 중 상기 3개의 사각형의 형상으로 노출된 식각방지층(13)에 접촉되는 부분 중 양측부는 제2 앵커들(22a,22b)이 되며, 중앙부는 제1 앵커(21)가 된다. 제1 앵커(21) 및 제2 앵커들(22a,22b)은 각기 사각 상자의 형상을 가지며, 제1 앵커(21)의 아래에는 제2 금속층(10)의 홀 및 제1 금속층(8)의 드레인패드가 형성되어 있다.
계속하여, 지지요소(18) 및 액츄에이터(31)의 상부에 제3 포토레지스트(도시되지 않음)를 도포하고 패터닝하여 지지라인(19) 상에 형성된 공통전극선(32)으로부터 제1 및 제2 상부전극(29, 30)의 일부를 노출시킨다. 이 때, 제1 앵커(21)로부터 하부전극(24)의 돌출부까지도 함께 노출된다. 이어서, 상기 노출된 부분에 아몰퍼스실리콘 또는 저온산화물인 산화규소 또는 오산화인 등을 증착하고 이를 패터닝함으로써, 제1 상부전극(29)의 일부로부터 제1 변형층(26) 및 하부전극(24)을 통하여 지지층(19)의 일부까지 제1 절연층(34)을 형성하고, 동시에 제2 상부전극(30)의 일부로부터 제2 변형층(27) 및 하부전극(24)을 통하여 지지층(19)의 일부까지 제2 절연층(35)을 형성한다. 제1 및 제2 절연층(34, 35)은 저압화학기상증착(LPCVD) 방법을 사용하여 각기 0.2∼0.4㎛의 두께를 갖게 형성한다.
그리고, 아래에 제2 금속층(10)의 홀 및 제1 금속층(8)의 드레인 패드가 형성된 부분인 제1 앵커(21)의 중앙부로부터 제1 앵커(21), 식각방지층(13), 제2 보호층(12) 및 제1 보호층(9)을 식각하여 상기 드레인패드까지 비어홀(38)을 형성한 후, 드레인패드로부터 비어홀(38)을 통하여 하부전극(24)의 돌출부까지 비어컨택(39)을 형성한다. 이와 동시에, 제1 상부전극(29)으로부터 제1 절연층(34) 및 지지층(19)의 일부를 통하여 공통전극선(32)까지 제1 상부전극연결부재(36)가 형성되며, 제2 상부전극(30)으로부터 제2 절연층(35) 및 지지층(19)의 일부를 통하여 공통전극선(32)까지 제2 상부전극연결부재(37)가 형성된다.
비어컨택(39), 제1 및 제2 상부전극연결부재(36, 37)는 각기 백금, 탄탈륨 또는 백금-탄탈륨을 스퍼터링 방법 또는 화학기상증착 방법으로 0.1∼0.2㎛의 두께를 갖게 증착시킨 후, 상기 증착된 금속을 패터닝하여 형성한다. 제1 및 제2 상부전극연결부재(36, 37)는 각기 제1 및 제2 상부전극(29, 30)과 공통전극선(32)을 연결하며, 하부전극(24)은 비어컨택(39)을 통하여 드레인패드와 연결된다.
도 3c를 참조하면, 액츄에이터(31) 및 지지요소(18)의 상부에 아큐플로(accuflo)를 스핀코팅하여 제2 희생층(42)을 형성한다. 이어서, 거울(41) 및 포스트(40)를 형성하기 위하여 제2 희생층(42)의 상부에 알루미늄 또는 산화규소(SiO2)로 이루어진 하드마스크(hard mask)(45)를 약 3000Å 정도의 두께로 형성하고 통상의 사진식각 방법으로 하드마스크(45)를 패터닝한 후, 이러한 하드마스크(45) 패턴을 따라 제2 희생층(42)을 패터닝하여 거울상의 'ㄷ'자의 하부전극(24) 중 지지라인(20)과 인접하지 않고 평행하게 형성된 부분의 일부(즉, 그 상부에 제1 및 제2 상부전극(29, 30)이 형성되지 않은 부분)를 노출시킨다. 하드마스크(45)는 후에 형성되는 거울(41)과 동일한 알루미늄을 사용하여, 스퍼터링 방법 또는 화학기상증착 방법으로 형성한다.
다음에, 노출된 하부전극(24)의 일부 및 하드마스크(45)의 상부에 반사성이 우수한 알루미늄(Al)과 같은 금속을 스퍼터링 방법 또는 화학기상증착 방법을 사용하여 약 0.1∼1.0㎛ 정도의 두께로 증착하고, 상기 증착된 금속을 패터닝하여 사각 평판의 형상을 갖는 거울(41)과 거울(41)을 지지하는 포스트(40)를 동시에 형성한다. 그리고, 제2 희생층(42)을 플라즈마애싱 방법으로 제거한 후, 제1 희생층(14)을 플루오르화크세논(XeF2) 또는 플루오르화브롬(BrF2)을 사용하여 제거하고 세정 및 건조 처리를 수행하여 도 1에 도시한 바와 같은 TMA 소자를 완성한다.
그러나, 상술한 박막형 광로조절 장치의 제조 방법에 있어서, 절연층을 형성하는 동안, 절연층에 크랙이 발생되고, 이러한 크랙을 통하여 제1 및 제2 상부전극연결부재가 하부전극까지 연장되어 상부전극과 하부전극간의 전기적 단락이 유발되는 문제가 발생한다. 이를 도면을 참조하여 설명하면 다음과 같다.
도 4는 도 3c의 'B'부분을 확대한 도면이다. 도 4를 참조하면, 지지라인(20) 상에 형성된 공통전극선(32)으로부터 제1 및 제2 상부전극(29, 30)의 일부를 노출시킨 후, 상기 노출된 부분에 저온산화물을 증착하여 제1 및 제2 절연층(34, 35)을 형성함에 있어서, 제1 및 제2 변형층(26, 27)과 하부전극(24)의 단차로 인한 스텝커버리지(step coverage)를 극복하지 못하여 절연층 중 제1 및 제2 변형층(26, 27)의 측부에 각기 크랙(C)이 발생되고, 또한 이러한 크랙(C)이 하부전극까지 연장된다. 이에 따라, 이 후 제1 및 제2 절연층(34, 35)의 상부에 금속을 증착시켜 제1 및 제2 상부전극연결부재(36, 37)를 형성함에 있어서, 금속이 크랙을 통해 하부전극(24)에 연결되어 제1 및 제2 상부전극(29, 30)과 하부전극(24)간에 전기적 단락이 발생하게 되는 문제점이 있다. 이렇게 제1 및 제2 상부전극(29, 30)과 하부전극(24) 사이에 전기적인 단락이 발생하면 엑츄에이터가 구동하지않게 되어 결국 화소의 포인트 결함을 유발하는 문제가 발생한다.
따라서, 본 발명의 목적은 상부전극과 하부전극 간의 전기적 단락을 방지함으로써 화소의 포인트 결함을 최소화할 수 있는 박막형 광로조절 장치의 제조방법을 제공하는 것이다.
도 1은 본 출원인의 선행 출원에 기재된 박막형 광로조절 장치의 사시도이다.
도 2는 도 1에 도시한 장치를 A1-A2선으로 자른 단면도이다.
도 3a 내지 도 3c는 도 2에 도시한 장치의 제조 공정도이다.
도 4는 도 3c의 'B' 부분을 확대한 단면도이다.
도 5는 본 발명에 따른 박막형 광로조절 장치의 사시도이다.
도 6은 도 5에 도시한 장치를 D1-D2선으로 자른 단면도이다.
도 7은 도 5에 도시한 장치를 E1-E2선으로 자른 단면도이다.
도 8a 내지 도 8k는 도 6 및 도 7에 도시한 장치의 제조 공정도이다.
<도면의 주요 부분에 대한 부호의 설명〉
100 : 액티브매트릭스 101 : 기판
120 : 트랜지스터 135 : 제1 금속층
140 : 제1 보호층 145 : 제2 금속층
150 : 제2 보호층 155 : 식각방지층
160 : 제1 희생층 165 : 제1 에어갭
170 : 지지층 171 : 제1 앵커
172a, 172b : 제2 앵커 174 : 지지라인
175 : 지지요소 180 : 하부전극
190, 191 : 제1 및 제2 변형층 200, 201 : 제1 및 제2 상부전극
210 : 액츄에이터 220, 221 : 제1 및 제2 절연층
230, 231 : 제1 및 제2 상부전극연결부재
240 : 공통전극선 241 : 제3 포토레지스트
242, 243 : 제3 포토레지스트패턴 250 : 포스트
260 : 거울 270 : 비어홀
280 : 비어컨택 300 : 제2 희생층
310 : 제2 에어갭 330 : 하드마스크
350, 351 : 제3 및 제4 에어갭
상술한 본 발명의 목적을 달성하기 위하여 본 발명은, 액티브매트릭스를 제공하는 단계, 액츄에이터를 형성하는 단계, 지지요소를 형성하는 단계, 그리고 거울을 형성하는 단계를 포함하는 박막형 광로조절 장치의 제조 방법을 제공한다. 상기 액티브매트릭스에는 MOS 트랜지스터가 내장되며, 상기 트랜지스터의 드레인으로부터 연장된 드레인패드를 갖는 제1 금속층이 형성된다. 상기 액츄에이터 및 상기 지지요소는 상기 액티브매트릭스의 상부에 제1층, 하부전극층, 제2층 및 상부전극층을 형성한 후, 상부전극층으로부터 순차적으로 패터닝하여 형성된다. 상기 액츄에이터는 제1 및 제2 상부전극, 제1 및 제2 변형층, 그리고 하부전극을 포함하며, 상기 지지요소는 제1층을 패터닝하여 형성된 지지층, 지지라인, 그리고 제1 앵커 및 제2 앵커를 포함한다. 상기 지지라인의 상부에는 공통전극선이 형성되고, 상기 공통전극선으로부터 상기 제1 및 제2 상부전극까지는 각기 브리지 형상의 제1 및 제2 상부전극연결부재가 형성된다. 상기 제1 및 제2 상부전극연결부재는 상기 제1 및 제2 상부전극의 일부로부터 상기 지지층을 통하여 상기 공통전극선의 일부까지 각각 포토레지스트패턴을 형성한 후, 상기 포토레지스트패턴에 자외선 큐어링(UV-curing)을 실시하고, 상기 포토레지스트패턴의 상부에 전도성물질을 증착하여 형성된다.
본 발명에 의하면, 제1 및 제2 상부전극과 공통전극선을 연결하는 제1 및 제2 상부전극연결부재를 각기 에어갭을 개재한 브리지형으로 형성함으로써, 제1 및 제2 상부전극과 하부전극이 연결되어 전기적 단락이 발생되는 것을 방지할 수 있으므로, 화소의 포인트결함을 최소화할 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 박막형 광로조절 장치를 상세하게 설명한다.
도 5는 본 발명에 따른 박막형 광로조절 장치의 사시도를 도시한 것이며, 도 6은 도 5의 장치를 D1-D2선으로 자른 단면도를 도시한 것이고, 도 7은 도 5의 장치를 E1-E2선으로 자른 단면도를 도시한 것이다.
도 5 내지 도 6을 참조하면, 본 발명에 따른 박막형 광로조절 장치는 액티브매트릭스(100), 액티브매트릭스(100)의 상부에 형성된 지지요소(175), 지지요소(175)의 상부에 형성된 액츄에이터(210) 그리고 액츄에이터(210)의 상부에 형성된 거울(260)을 포함한다.
액티브매트릭스(100)는, M×N(M, N은 정수) 개의 P-MOS 트랜지스터(120)가 내장된 기판(101), P-MOS 트랜지스터(120)의 드레인(105) 및 소오스(110)로부터 연장되어 기판(101)의 상부에 형성된 제1 금속층(135), 제1 금속층(135)의 상부에 형성된 제1 보호층(140), 제1 보호층(140)의 상부에 형성된 제2 금속층(145), 제2 금속층(145)의 상부에 형성된 제2 보호층(150), 그리고 제2 보호층(150)의 상부에 형성된 식각방지층(155)을 포함한다.
도 5 내지 도 7을 참조하면, 지지요소(175)는 지지라인(174), 지지층(170), 제1 앵커(171) 및 제2 앵커들(172a, 172b)을 포함한다. 지지라인(174) 및 지지층(170)은 제1 에어 갭(165)을 개재하여 식각방지층(155)의 상부에 수평하게 형성된다. 지지라인(174)의 일부 상에는 공통전극선(240)이 형성되며 지지라인(174)은 이러한 공통전극선(240)을 지지하는 기능을 수행한다.
지지층(170)은 사각형의 고리 형상, 바람직하게는 직사각형의 고리 형상을 갖고 지지라인(174)과 동일 평면상에서 직교하는 방향을 따라 지지라인(174)과 일체로 형성된다. 사각형의 고리 형상을 갖는 지지층(170) 중 지지라인(174)과 직교하는 방향으로 수평하게 연장된 2개의 암들 사이의 하부에는 제1 앵커(171)가 상기 2개의 암들과 일체로 형성되어 식각방지층(155)에 부착되며, 상기 2개의 암들의 외측 하부에는 2개의 제2 앵커들(172a, 172b)이 상기 2개의 암들과 일체로 형성되어 식각방지층(155)에 부착된다. 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 각기 사각 상자의 형상을 갖는다.
지지층(170)은 제1 앵커(171)에 의해 중앙부가 지지되며 제2 앵커들(172a, 172b)에 의하여 양측부가 지지되어, 지지층(170) 및 앵커들(171, 172a, 172b)의 단면은 도 6에 도시한 바와 같이 'T'자의 형상을 갖는다.
제1 앵커(171)는 식각방지층(155) 중 아래에 제1 금속층(135)의 드레인패드가 형성된 부분 상에 형성된다. 제1 앵커(171)의 중앙부에는 식각방지층(155), 제2 보호층(150), 제2 금속층(145)의 홀(도시되지 않음) 및 제1 보호층(140)을 통하여 제1 금속층(135)의 드레인패드까지 비어홀(270)이 형성되며, 비어홀(270)의 내부에는 비어컨택(280)이 형성된다.
액츄에이터(210)는 지지라인(174)에 대하여 거울상의 'ㄷ'자의 형상을 갖고 지지층(170)의 상부에 형성된다. 액츄에이터(210)는 하부전극(180), 제1 변형층(190), 제2 변형층(191), 제1 상부전극(200) 그리고 제2 상부전극(201)을 포함한다. 하부전극(180)은 지지라인(174)에 대하여 소정의 거리만큼 이격된 거울상의 'ㄷ'자의 형상을 가지며, 하부전극(180)의 일측에는 제1 앵커(171)를 향하여 계단형으로 돌출부들이 서로 대응하여 형성된다. 하부전극(180)의 돌출부들은 각기 제1 앵커(171)에 형성된 비어홀(270)의 주위까지 연장된다.
비어컨택(280)은 드레인패드로부터 비어홀(280)을 통하여 하부전극(180)의 돌출부까지 형성되어 드레인패드와 하부전극(180)을 전기적으로 연결한다.
하부전극(180)의 2개의 암들은 각기 직사각 평판의 형상을 가지며, 제1 및 제2 변형층(190, 191)은 각기 하부전극(180)의 2개의 암들보다 좁은 면적의 직사각 평판의 형상을 갖고 하부전극(180)의 2개의 암들의 상부에 형성된다. 또한, 제1 및 제2 상부전극(200, 201)은 각기 제1 및 제2 변형층(190, 191)보다 좁은 면적의 직사각 평판의 형상을 갖고 제1 및 제2 변형층(190, 191)의 상부에 형성된다.
지지요소(175) 및 액츄에이터(210)의 상부에는 제1 상부전극(200)의 일측과 공통전극선(240)의 일측을 연결하는 제1 상부전극연결부재(230)와 제2 상부전극(201)의 일측과 공통전극선(240)의 타측을 연결하는 제2 상부전극연결부재(231)가 형성된다. 제1 및 제2 상부전극연결부재(230, 231)는 각기 제3 및 제4 에어갭(350, 351)을 개재하여 브리지(bridge) 형상으로 형성되며, 제1 및 제2 상부전극(200, 201)과 하부전극(180)이 서로 연결되어 전기적인 단락이 일어나는 것을 방지한다.
또한, 공통전극선(240)의 상부로부터 지지라인(174)의 일부까지 각기 제1 및 제2 절연층(220, 221)이 형성된다.
거울상의 'ㄷ'자형의 하부전극(180) 중 제1 및 상부전극(200, 201)이 형성되지 않은 부분, 즉 지지라인(174)에 대하여 나란하게 형성된 부분에는 거울을 지지하는 포스트(250)가 형성된다. 거울(260)은 포스트(250)에 의하여 중앙부가 지지되며 양측이 제2 에어 갭(310)을 개재하여 액츄에이터(210)의 상부에 수평하게 형성된다. 상기 거울(260)의 하부에는 포스트홀을 정확히 패터닝하기 위한 하드마스크(330)가 형성된다. 거울(260)은 광원(도시되지 않음)으로부터 입사되는 광을 소정의 각도로 반사하는 역할을 한다.
이하 본 발명에 따른 박막형 광로조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 8a 내지 도 8k는 도 6 및 도 7에 도시한 장치의 제조 방법을 설명하기 위한 도면들이다. 도 8a 내지 도 8k에 있어서, 도 6 및 도 7과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.
도 8a를 참조하면, n형으로 도핑된 규소로 이루어진 웨이퍼인 기판(101)에 실리콘부분산화법(LOCOS)을 이용하여 액티브영역 및 필드영역을 구분하기 위한 소자분리막(125)을 형성한다. 이어서, 상기 액티브영역의 상부에 불순물이 도핑된 다결정규소와 같은 도전물질로 이루어진 게이트(115)를 형성한 후, 이온주입 공정을 이용하여 p+소오스(110) 및 드레인(105)을 형성함으로써, 기판(101)에 M×N(M, N은 정수) 개의 P-MOS 트랜지스터(120)를 형성한다.
P-MOS 트랜지스터(120)가 형성된 결과물의 상부에 산화물로 이루어진 절연막(130)을 형성한 후, 절연막(130)에 사진식각 방법을 사용하여 소오스(110) 및 드레인(105)의 일측 상부를 각각 노출시키는 홀(도시되지 않음)을 형성한다. 이어서, 상기 홀이 형성된 절연막(130)의 상부에 티타늄, 질화티타늄, 텅스텐 및 질화물 등으로 이루어진 제1 금속층(135)을 증착한 후 제1 금속층(135)을 사진식각 방법으로 패터닝한다. 이와 같이 패터닝된 제1 금속층(135)은 상기 P-MOS 트랜지스터(120)의 드레인(105)으로부터 후에 형성되는 제1 앵커(171)의 아래까지 연장되는 드레인패드를 포함한다.
제1 금속층(135) 및 트랜지스터(120)가 형성된 기판(101)의 상부에는 제1 보호층(140)이 적층된다. 제 1보호층(140)은 인실리케이트유리(PSG)를 화학기상증착(CVD) 방법을 이용하여 약 8000Å 정도의 두께를 가지도록 형성한다. 제1 보호층(140)은 후속하는 공정의 영향으로 인하여 P-MOS 트랜지스터(120)가 내장된 기판(101)이 손상을 입게 되는 것을 방지한다.
제1 보호층(140)의 상부에는 제2 금속층(145)이 형성된다. 제2 금속층(145)은 티타늄을 스퍼터링 방법을 사용하여 300Å 정도의 두께로 티타늄층을 형성한 후, 상기 티타늄층의 상부에 질화티타늄을 물리기상증착(PVD) 방법을 사용하여 질화티타늄층을 형성함으로써 완성된다. 제2 금속층(145)은 광원으로부터 입사되는 광이 거울(260)뿐만 아니라, 거울(260)이 덮고 있는 부분을 제외한 부분에도 입사됨으로 인하여, 액티브매트릭스(100)에 광전류가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 제2 금속층(145) 중 후속 공정에서 비어홀(270)이 형성될 부분, 즉 그 아래에 제1 금속층(135)의 드레인패드가 형성되어 있는 부분을 식각하여 제2 금속층(145)에 홀(도시되지 않음)울 형성한다.
제2 금속층(145)의 상부에는 제2 보호층(150)이 적층된다. 제2 보호층(150)은 인실리케이트유리(PSG)를 화학기상증착 방법을 사용하여 약 2000Å 정도의 두께를 가지도록 형성한다. 제2 보호층(150)은 후속하는 공정 동안 기판(101) 및 기판(101) 상에 형성된 상기 결과물들이 손상을 입게 되는 것을 방지한다.
제2 보호층(150)의 상부에는 식각방지층(155)이 적층된다. 식각방지층(155)은 제2 보호층(150) 및 기판(101) 상의 결과물들이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다. 식각방지층(155)은 산화규소(SiO2) 또는 오산화인(P2O5) 등의 저온산화물(LTO)로 이루어진다. 식각방지층(155)은 저압화학기상증착(LPCVD) 방법을 사용하여 약 350∼450℃ 정도의 온도에서 약 0.2∼0.8㎛ 정도의 두께를 갖도록 형성한다. 따라서, 트랜지스터가 내장된 기판(101), 제1 금속층(135), 제1 보호층(140), 제2 금속층(145), 제2 보호층(150) 및 식각방지층(155)을 포함하는 액티브매트릭스(100)가 완성된다.
식각방지층(155)의 상부에는 제1 희생층(160)이 적층된다. 제1 희생층(160)은 액츄에이터(210)를 구성하는 박막들의 적층을 용이하게 하는 기능을 수행한다. 제1 희생층(160)은 폴리실리콘을 500℃ 이하의 온도에서 저압화학기상증착(LPCVD) 방법을 사용하여 약 2.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 제1 희생층(160)의 표면을 화학기계적연마(CMP) 방법을 이용하여 연마함으로써 제1 희생층(160)이 약 1.1㎛ 정도의 두께를 갖도록 그 표면을 평탄화시킨다.
도 8b는 제1 희생층(160)을 패터닝한 상태를 나타내는 평면도이다. 도 8b를 참조하면, 제1 희생층(160)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 이를 패터닝한 후, 상기 제1 포토레지스트를 마스크로 이용하여 제1 희생층(160) 중 아래에 제2 금속층(145)의 홀(도시되지 않음)이 형성된 부분 및 이와 양측으로 인접한 부분들을 식각하여 식각방지층(155)의 일부를 노출시킴으로써, 후에 형성되는 지지층(170)을 지지하는 제1 앵커(171) 및 제2 앵커들(172a, 172b)이 형성될 위치를 만든다. 따라서, 상기 식각방지층(155)이 소정의 거리만큼 이격된 3개의 사각형의 형상으로 노출된다. 이어서, 상기 제1 포토레지스트를 제거한다.
도 8c를 참조하면, 제1층(169)은 상기와 같이 사각형의 형상으로 노출된 식각방지층(155)의 상부 및 제1 희생층(160)의 상부에 적층된다. 제1층(169)은 질화물 또는 금속과 같은 경질의 물질을 저압화학기상증착(LPCVD) 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 제1층(169)은 후에 지지층(170), 지지라인(174) 및 앵커들(171, 172a, 172b)을 포함하는 지지요소(175)로 패터닝된다.
하부전극층(179)은 제1층(179)의 상부에 적층된다. 하부전극층(179)은 백금(Pt), 탄탈륨(Ta) 또는 백금-탄탈륨(Pt-Ta) 등의 전기전도성을 갖는 금속을 스퍼터링 방법 또는 화학기상증착 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 하부전극층(179)은 후에 외부로부터 제1 신호(화상 신호)가 인가되며 거울상의 'ㄷ'자의 형상을 갖는 하부전극(180)으로 패터닝된다.
상기 하부전극층(179)의 상부에는 PZT 또는 PLZT 등의 압전물질로 이루어진 제2층(189)이 적층된다. 바람직하게는, 제2층(189)은 졸-겔법으로 제조된 PZT를 스핀코팅하여 약 0.4㎛ 정도의 두께를 가지도록 형성한다. 이어서, 상기 제2층(189)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 제2층(189)은 후에 제1 상부전극(200)과 하부전극(180) 사이에 발생하는 제1 전기장에 의하여 변형을 일으키는 제1 변형층(190) 및 제2 상부전극(210)과 하부전극(180) 사이에 발생하는 제2 전기장에 의하여 변형을 일으키는 제2 변형층(191)으로 패터닝된다.
상부전극층(199)은 제2층(189)의 상부에 적층된다. 상부전극층(199)은 백금, 탄탈륨, 은 또는 백금-탄탈륨 등의 전기전도성을 갖는 금속을 스퍼터링 방법 또는 화학기상증착 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 상부전극층(199)은 후에 제2 신호(바이어스 신호)가 각기 인가되며 소정의 거리만큼 이격되는 제1 및 제2 상부전극(200, 201)으로 패터닝된다.
도 8d를 참조하면, 상기 상부전극층(199)의 상부에 제2 포토레지스트(도시되지 않음)를 도포하고 이를 패터닝한 후, 상기 제2 포토레지스트를 마스크로 이용하여 상부전극층(199)을 각기 사각형의 평판의 형상, 바람직하게는 직사각형의 평판의 형상을 가지며, 서로 소정의 거리만큼 분리되어 나란하게 형성된 제1 상부전극(200) 및 제2 상부전극(201)으로 패터닝한다. 제1 및 제2 상부전극(200, 201)에는 각기 외부로부터 후에 형성되는 공통전극선(240)을 통하여 제2 신호가 인가된다. 이어서, 상기 제2 포토레지스트를 제거한다.
계속하여, 상부전극층(199)을 패터닝하는 방법과 동일한 방법으로 제2층(189)을 패터닝하여 각기 직사각형의 형상을 가지며, 서로 소정의 거리만큼 분리되어 나란하게 형성된 제1 변형층(190) 및 제2 변형층(191)을 형성한다. 이 경우, 도 5에 도시한 바와 같이 제1 및 제2 변형층(190, 191)은 각기 제1 및 제2 상부전극(200, 201)보다 약간 넓은 직사각형의 평판 형상을 갖도록 패터닝된다.
이어서, 상부전극층(199)을 패터닝하는 방법과 동일한 방법으로 하부전극층(179)을 패터닝하여 후에 형성되는 지지라인(174)에 대하여 거울상의 'ㄷ'자의 형상을 가지며, 제1 앵커(171)를 향하여 계단형으로 형성된 돌출부를 갖는 하부전극(180)을 형성한다. 이 경우, 하부전극(180)의 2개의 암들은 각기 제1 및 제2 변형층(190, 191)보다 넓은 면적의 직사각 평판의 형상을 갖는다
또한, 하부전극층(179)을 패터닝할 때, 제1층(169)의 일측 상부에 하부전극(180)과는 수직한 방향으로 공통전극선(240)이 하부전극(180)과 동시에 형성된다. 공통전극선(240)은 후에 형성되는 지지라인(174)의 상부에 하부전극(180)과 소정의 거리만큼 이격되어 형성된다. 따라서, 제1 및 제2 상부전극(200, 201), 제1 및 제2 변형층(190, 191), 그리고 하부전극(180)을 포함하는 액츄에이터(210)가 완성된다.
계속하여, 제1층(169)을 패터닝하여 지지층(170), 지지라인(174), 제1 앵커(171) 그리고 제2 앵커들(172a, 172b)을 포함하는 지지요소(175)를 형성한다. 이 때, 제1층(169) 중 상기 3개의 사각형의 형상으로 노출된 식각방지층(155)에 접촉되는 부분 중 양측부는 제2 앵커들(172a, 172b)이 되며, 중앙부는 제1 앵커(171)가 된다. 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 각기 사각 상자의 형상을 가지며, 제1 앵커(171)의 아래에는 제2 금속층(145)의 홀(도시되지 않음) 및 제1 금속층(135)의 드레인패드가 형성되어 있다.
제1 및 제2 상부전극(200, 201)은 각기 지지층(170) 중 지지라인(174)과 직교하는 방향으로 수평하게 연장된 2개의 암들의 상부에 서로 나란하게 형성된다. 따라서, 제1 앵커(171)는 하부전극(180) 사이의 하부에 형성되며, 제2 앵커들(172a, 172b)은 각기 하부전극(180)의 외측 하부에 형성된다.
도 8e 내지 도 8g를 참조하면, 액츄에이터(210) 및 지지요소(175)의 상부에 제3 포토레지스트(241)를 도포하고 패터닝하여 제1 상부전극(200)의 일부로부터 제1 변형층(190), 하부전극(180) 및 지지층(170)을 통하여 공통전극선(240)의 일부까지, 그리고 제2 상부전극(201)의 일부로부터 제2 변형층(191), 하부전극(180) 및 지지층(170)을 통하여 공통전극선(240)의 일부까지 각기 소정의 형상, 바람직하게는 두 개의 직육면체의 형상으로 제3 포토레지스트패턴(242, 243)을 형성한다.
계속하여, 상기 제3 포토레지스트패턴(242, 243)에 자외선 큐어링(UV-curing)을 실시한다. 상기와 같이 제3 포토레지스트패턴(242, 243)에 자외선 큐어링을 실시하게 되면, 이 후 수행되는 제1 및 제2 상부전극연결부재(230, 231)를 형성하기 위한 리프트-오프 공정시 상기 포토레지스트패턴(242, 243)이 제거되는 것을 방지할 수 있다.
이어서, 아래에 제2 금속층(145)의 홀 및 제1 금속층(135)의 드레인패드(132)가 형성된 부분인 제1 앵커(171)의 중앙으로부터 제1 앵커(171), 식각방지층(155), 제2 보호층(150) 및 제1 보호층(140)을 식각하여 드레인패드까지 비어홀(270)을 형성한다.
도 8h 및 도 8i를 참조하면, 제3 포토레지스트패턴(242, 243)의 상부에 리프트-오프(lift-off)공정을 이용하여 전도성물질, 바람직하게는 백금 또는 백금-탄탈륨을 약 0.1∼0.2㎛ 정도의 두께를 갖도록 증착시킨다. 따라서, 제1 상부전극(200)의 일측으로부터 공통전극선(240)까지 제1 상부전극연결부재(230)가 형성되며, 제2 상부전극(201)의 일측으로부터 공통전극선(240)까지 제2 상부전극연결부재(231)가 형성되고, 동시에 드레인패드로부터 비어홀(270)을 통하여 하부전극(180)의 돌출부들까지 비어컨택(280)이 형성된다.
도 8j를 참조하면, 제1 및 제2 상부전극연결부재(230, 231)를 형성한 후, 제3 포토레지스트패턴(242, 243)을 플라즈마애싱(plasma ashing) 방법으로 제거함으로써, 제1 상부전극연결부재(230)의 하부에 제3 에어갭(350)이 형성되고, 제2 상부전극연결부재(231)의 하부에 제4 에어갭(351)이 형성된다. 따라서, 제1 및 제2 상부전극연결부재(230, 231)는 각기 제3 및 제4 에어갭(350, 351)을 개재하여 브리지(bridge)형으로 형성되며, 제1 및 제2 상부전극(200, 201)과 공통전극선(240)을 각기 연결한다. 이 경우, 상기 제3 포토레지스트패턴(242, 243)을 플라즈마애싱 방법으로 제거하여 제3 및 제4 에어갭(350, 351)을 형성하는 공정은, 후에 수행되는 제2 희생층(300)의 제거하여 제2 에어갭(310)을 형성하는 공정과 동시에 수행될 수도 있다.
상술한 바와 같이 제1 및 제2 상부전극연결부재(230, 231)를 각기 제3 및 제4 에어갭(350, 351)을 개재하여 제1 및 제2 상부전극(200, 201)과 공통전극선(240)을 연결하는 브리지형으로 형성하게 되면, 종래의 단차가 심한 액츄에이터의 측부에 절연층 및 상부전극연결부재를 형성함으로써 크랙이 발생하여 상부전극과 하부전극 간의 전기적 단락이 발생하는 것을 방지할 수 있으므로, 상부전극과 하부전극 간의 전기적 단락으로 인한 화소의 포인트결함을 방지할 수 있다.
도 8k를 참조하면, 액츄에이터(210) 및 지지요소(175)의 상부에 아큐플로(accuflo)를 사용하여 제2 희생층(300)을 형성한다. 이러한 아큐플로는 스핀코팅 방법을 이용하여 상기 액츄에이터(210) 및 지지요소(175)의 상부에 도포하고, 후에 에싱(ashing) 방법을 이용하여 제거된다.
이어서, 제2 희생층(300)의 상부에 하드마스크(330)를 형성한다. 하드마스크(330)는 알루미늄 또는 산화규소(SiO2)를 스퍼터링 방법 또는 저압화학기상증착 방법을 사용하여 약 3000Å 정도의 두께를 갖도록 형성한다.
계속하여, 사진식각 방법으로 하드마스크(330)를 패터닝한 후, 이러한 하드마스크(330) 패턴을 따라 제2 희생층(300)을 패터닝하여 거울상의 'ㄷ'자의 하부전극(180) 중 지지라인(174)과 인접하지 않고 평행하게 형성된 부분의 일부(즉, 그 상부에 제1 및 제2 상부전극(200, 201)이 형성되지 않은 부분)를 노출시킴으로써 포스트홀을 형성한다.
그리고, 포스트홀의 상부 및 하드마스크(330)의 상부에 반사성을 갖는 알루미늄(Al)과 같은 금속을 스퍼터링 방법 또는 화학기상증착 방법을 사용하여 약 0.1∼1.0㎛ 정도의 두께로 증착하고, 상기 증착된 금속을 패터닝하여 사각 평판의 형상을 갖는 거울(260)과 거울(260)을 지지하는 포스트(250)를 동시에 형성한다.
그리고, 제2 희생층(300)을 플라즈마애싱(plasma ashing) 방법으로 제거한 후, 제1 희생층(160)을 플루오르화크세논(XeF2) 또는 플루오르화브롬(BrF2)을 사용하여 제거하고 세정 및 건조 처리를 수행하여 도 5에 도시한 바와 같은 TMA 소자를 완성한다. 상기와 같이 제2 희생층(300)이 제거되면 제2 희생층(300) 및 포토레지스트(320)의 위치에 제2 에어갭(310)이 형성되고 제1 희생층(160)이 제거되면 제1 희생층(160)의 위치에 제1 에어갭(165)이 형성된다.
본 발명에 따르면, 상기 액츄에이터 및 지지요소의 상부에 포토레지스트를 도포하고, 이를 패터닝하여 상기 제1 및 제2 상부전극의 일부로부터 지지층을 통하여 상기 제1 및 제2 상부전극에 인접한 공통전극선의 일부까지 각기 포토레지스트패턴을 형성한 다음, 상기 포토레지스트패턴에 자외선 큐어링을 하고, 상기 포토레지스트패턴의 상부에 전도성 물질을 증착하여 상기 공통전극선으로부터 상기 제1 및 제2 상부전극까지 각기 제1 및 제2 상부전극연결부재를 형성한 후, 상기 포토레지스트패턴을 제거한다. 따라서, 제1 및 제2 상부전극연결부재가 에어갭을 개재한 브리지형으로 형성되어, 제1 및 제2 상부전극과 공통전극선이 안정하게 연결됨으로, 상부전극과 하부전극 간의 전기적 단락으로 인한 화소의 포인트결함을 방지할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

  1. MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장된 드레인 패드를 갖는 액티브매트릭스를 제공하는 단계;
    상기 액티브매트릭스의 상부에 하부전극, 제1 및 제2 변형층, 그리고 제1 및 제2 상부전극을 포함하는 액츄에이터를 형성하는 단계;
    상기 액티브매트릭스와 상기 액츄에이터의 사이에 지지층, 지지라인 그리고 제1 앵커 및 제2 앵커들을 포함하는 지지수단을 형성하는 단계;
    상기 지지라인의 상부에 공통전극선을 형성하는 단계;
    ⅰ) 상기 액츄에이터 및 상기 지지수단의 상부에 포토레지스트를 도포한 후, 상기 포토레지스트를 패터닝하여 상기 제1 및 제2 상부전극의 일부로부터 상기 지지층을 통하여 상기 공통전극선의 일부까지 각각 포토레지스트패턴을 형성하는 단계, ⅱ) 상기 포토레지스트패턴에 자외선 큐어링(UV-curing)을 실시하는 단계, 그리고 ⅲ) 상기 포토레지스트패턴의 상부에 전도성물질을 증착하는 단계를 포함하며, 상기 공통전극선으로부터 상기 제1 및 제2 상부전극까지 각기 브리지(bridge)형의 상부전극연결수단을 형성하는 단계; 그리고
    상기 액츄에이터의 상부에 제2 희생층을 형성한 후, 상기 제2 희생층의 상부에 거울을 형성하는 단계를 포함하는 것을 특징으로 하는 박막형 광로조절 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1 및 제2 상부전극연결부재를 형성하는 단계는 동시에 수행되며, 상기 제1 및 제2 상부전극연결부재를 형성한 후, 상기 포토레지스트패턴을 플라즈마애싱 방법으로 제거하여 에어갭을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로조절 장치의 제조 방법.
  3. 제2항에 있어서, 상기 포토레지스트패턴을 제거하여 에어갭을 형성하는 단계는 상기 거울을 형성한 후, 상기 포토레지스트패턴과 상기 제2 희생층을 플라즈마애싱 방법으로 동시에 제거하여 수행되는 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.
KR1019980060694A 1998-12-30 1998-12-30 박막형 광로조절 장치의 제조방법 KR20000044203A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060694A KR20000044203A (ko) 1998-12-30 1998-12-30 박막형 광로조절 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060694A KR20000044203A (ko) 1998-12-30 1998-12-30 박막형 광로조절 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20000044203A true KR20000044203A (ko) 2000-07-15

Family

ID=19567458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060694A KR20000044203A (ko) 1998-12-30 1998-12-30 박막형 광로조절 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR20000044203A (ko)

Similar Documents

Publication Publication Date Title
KR100276663B1 (ko) 박막형 광로조절 장치의 제조방법
KR100276664B1 (ko) 박막형 광로조절 장치 및 그 제조 방법
KR100294406B1 (ko) 박막형광로조절장치의제조방법
KR100276662B1 (ko) 박막형 광로조절 장치의 제조 방법
KR100276666B1 (ko) 박막형 광로조절 장치
KR100276667B1 (ko) 박막형 광로조절 장치 및 그 제조방법_
KR100270991B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR20000044203A (ko) 박막형 광로조절 장치의 제조방법
KR20000032305A (ko) 박막형 광로조절 장치의 제조 방법
KR20000044183A (ko) 박막형 광로조절 장치 및 그 제조 방법
KR20000044202A (ko) 화소의 포인트 결함을 방지할 수 있는 박막형 광로조절 장치의제조방법
KR20000044212A (ko) 박막형 광로조절 장치의 제조방법
KR20000032901A (ko) 박막형 광로조절 장치의 제조 방법
KR20000032900A (ko) 박막형 광로조절 장치의 제조 방법
KR20000032899A (ko) 박막형 광로조절 장치의 제조 방법
KR20000024882A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000032306A (ko) 박막형 광로조절 장치의 제조 방법
KR20000003889A (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR20000004787A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000044201A (ko) 박막형 광로조절 장치의 제조방법
KR20000044208A (ko) 박막형 광로조절 장치 및 그 제조방법
KR20000044211A (ko) 박막형 광로조절 장치 및 그 제조방법
KR20000044210A (ko) 박막형 광로조절 장치의 제조방법
KR20000032303A (ko) 박막형 광로조절 장치의 제조 방법
KR20000026436A (ko) 박막형 광로 조절 장치의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid