KR20000044192A - 박막형 광로조절 장치의 제조방법 - Google Patents

Abstract

거울의 평탄도를 향상시킬 수 있는 박막형 광로조절 장치의 제조방법이 개시된다. 액티브매트릭스의 상부에 지지요소 및 액츄에이터를 형성하고, 액츄에이터 및 지지요소의 상부에 폴리실리콘을 수회 도포하여 제2 희생층을 증착하고 이를 패터닝하여 제2 희생층에 포스트 홀을 형성한 후, 제2 희생층 및 포스트 홀의 상부에 거울 및 포스트를 형성한다. 액츄에이터 및 지지요소의 상부에 폴리실리콘을 도포한 후 상기 도포된 폴리실리콘을 평탄화하는 공정을 수회 반복하여 제2 희생층을 형성함으로써, 평탄한 제2 희생층을 형성할 수 있으므로, 그 상부에 형성되는 거울의 평탄도를 향상시킬 수 있고, 폴리실리콘으로 이루어진 제2 희생층을 상온에서 플루오르화크세논으로 제거하여 거울에 가해지는 응력을 최소화함으로써, 휘어짐이 없는 평탄한 거울을 형성할 수 있으므로, 광의 광효율을 향상시킬 수 있다.

Description

박막형 광로조절 장치의 제조방법

본 발명은 TMA(Thin-film Micromirror Array-Actuated)를 이용한 박막형 광로조절 장치의 제조방법에 관한 것으로, 보다 상세하게는 평탄한 거울을 형성함으로써, 스크린에 투영되는 화상의 화질을 향상시킬 수 있는 박막형 광로조절 장치의 제조방법에 관한 것이다.

광학 에너지를 스크린 상에 투영하기 위한 광로조절 장치 또는 공간적 광변조기(spatial light modulator)는 광통신, 화상처리 그리고 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 통상적으로 이러한 광변조기를 이용한 화상처리 장치들은 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상표시 장치와 투사형 화상표시 장치로 구분된다.

직시형 화상 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상표시 장치로는 액정표시 장치(LCD), DMD(Deformable Mirror Device) 및 AMA를 들 수 있다. 이러한 투사형 화상표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광변조기로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광변조기로 분류될 수 있다.

LCD와 같은 전송 광변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정재료에 고유하게 존재하는 문제, 예를 들면 응답속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광변조기의 최대 광효율은 1∼2% 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광변조기가 개발되었다.

DMD는 5% 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트(contrast)가 향상되어 보다 밝고 선명한 화상을 얻을 수 있다.

이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로조절 장치는 그레고리 엄(Gregory Um) 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브매트릭스에 장착한 후, 쏘잉(sawing) 방법을 사용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.

이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로조절 장치(TMA)가 개발되었다. 상기 박막형 광로조절 장치는 본 출원인이 1998년 6월 30일 대한민국 특허청에 특허출원한 특허출원 제98-26319호(발명의 명칭: 광효율을 향상시킬 수 있는 박막형 광로조절 장치의 제조방법)에 개시되어 있다.

상기 선행 출원에 기재된 박막형 광로조절 장치의 제조방법은 다음과 같다.

도 1은 상기 선행출원에 개시된 박막형 광로조절 장치의 사시도를 도시한 것이며, 도 2는 도 1의 장치를 A₁­A₂선으로 자른 단면도를 도시한 것이고, 도 3a 내지 도 3c는 도 2에 도시한 장치의 제조방법을 설명하기 위한 도면들이다.

도 3a를 참조하면, n형으로 도핑된 실리콘 웨이퍼인 기판(1)에 실리콘부분산화(LOCOS) 방법을 이용하여 액티브영역 및 필드영역을 구분하기 위한 소자분리막(6)을 형성한다. 이어서, 상기 액티브영역의 상부에 폴리실리콘으로 이루어진 게이트(4)를 형성한 후, 이온주입 공정으로 p⁺소오스(3) 및 드레인(2)을 형성함으로써, 기판(1)에 M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(5)를 형성한다.

상기 P-MOS 트랜지스터(5)가 형성된 결과물의 상부에 산화물로 이루어진 절연막(7)을 형성한 후, 사진식각 방법으로 소오스(3) 및 드레인(2)의 일측 상부를 각기 노출시키는 개구부들을 형성한다. 이어서, 상기 개구부들이 형성된 결과물의 상부에 티타늄, 질화티타늄, 텅스텐 및 질화물 등으로 이루어진 제1 금속층(8)을 증착한 후 제1 금속층(8)을 패터닝한다. 이와 같이 패터닝된 제1 금속층(8)은 P-MOS 트랜지스터(5)의 드레인(2)으로부터 제1 앵커(21)의 하부까지 연장되는 드레인패드를 포함한다.

제1 금속층(8) 및 기판(1)의 상부에는 후속 공정 동안 P-MOS 트랜지스터(5)가 내장된 기판(1)이 손상을 입는 것을 방지하는 제1 보호층(9)이 형성된다. 제1 보호층(9)은 인실리케이트유리(PSG)를 화학기상증착(CVD) 방법으로 8000Å의 두께를 갖게 증착한다. 제1 보호층(9)의 상부에는 제2 금속층(10)이 형성된다. 제2 금속층(10)은 티타늄을 스퍼터링하여 300Å의 두께로 티타늄층을 형성한 후, 상기 티타늄층의 상부에 질화티타늄을 물리기상증착(PVD) 방법으로 1200Å의 두께를 갖는 질화티타늄층을 형성하여 완성한다. 제2 금속층(10)은 입사광이 거울(41)이 덮고 있는 부분을 제외한 부분에도 입사하여, 액티브매트릭스(16)에 광전류가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 제2 금속층(10) 중 후에 비어홀(38)이 형성될 부분인 그 아래에 제1 금속층(8)의 드레인패드가 위치한 부분을 식각하여 제2 금속층(10)에 홀(도시되지 않음)을 형성한다.

상기 제2 금속층(10)의 상부에는 인실리케이트유리(PSG)로 구성된 제2 보호층(12)이 적층된다. 제2 보호층(12)은 화학기상증착 방법으로 2000Å 정도의 두께를 갖도록 형성한다. 제2 보호층(12)의 상부에는 제2 보호층(12) 및 기판(1) 상의 결과물들이 후속하는 식각공정 동안 식각되는 것을 방지하는 식각방지층(13)이 적층된다. 식각방지층(13)은 산화규소(SiO₂) 또는 오산화인(P₂O₅) 등의 저온산화물(LTO)을 저압화학기상증착(LPCVD) 방법으로 0.2∼0.8㎛의 두께로 증착하여 형성한다.

식각방지층(13)의 상부에는 제1 희생층(14)이 적층된다. 제1 희생층(14)은 폴리실리콘을 650℃이하의 온도에서 저압화학기상증착(LPCVD) 방법으로 2.0∼3.0㎛의 두께로 증착하여 형성한 다음, 제1 희생층(14)의 표면을 화학기계적연마(CMP) 방법으로 연마하여 그 표면을 평탄화시킨다. 계속하여, 제1 희생층(14)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 이를 마스크로 이용하여 제1 희생층(14) 중 아래에 제2 금속층(10)의 홀이 위치한 부분 및 이와 양측으로 인접한 부분들을 식각하여 식각방지층(13)의 일부를 노출시킴으로써, 후에 형성되는 지지층(19)을 지지하는 제1 앵커(21) 및 제2 앵커들(22a, 22b)이 형성될 위치를 만들고 제1 포토레지스트를 제거한다. 이에 따라, 식각방지층(13)이 소정의 거리만큼 이격된 3개의 사각형의 형상으로 노출된다.

제1층(17)은 상기와 같이 노출된 식각방지층(13)의 상부 및 제1 희생층(14)의 상부에 적층된다. 제1층(17)은 질화물을 저압화학기상증착(LPCVD) 방법으로 0.1∼1.0㎛의 두께로 증착하여 형성한다. 하부전극층(23)은 제1층(17)의 상부에 적층된다. 하부전극층(23)은 백금(Pt), 탄탈륨(Ta) 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 스퍼터링 방법 또는 화학기상증착 방법을 이용하여 0.1∼1.0㎛의 두께를 갖도록 증착한다.

하부전극층(23)의 상부에는 압전물질로 이루어진 제2층(25)이 적층된다. 제2층(25)은 졸-겔법으로 제조된 PZT를 스핀코팅하여 0.4㎛의 두께를 갖게 형성한다. 이어서, 상기 제2층(25)을 구성하는 압전물질을 급속열처리(RTA) 방법으로 열처리하여 상변이시킨다. 상부전극층(28)은 제2층(25)의 상부에 적층된다. 상부전극층(28)은 백금, 탄탈륨, 은 또는 백금-탄탈륨 등의 금속을 스퍼터링 방법 또는 화학기상증착 방법을 이용하여 0.1∼1.0㎛의 두께를 갖게 적층한다.

도 3b를 참조하면, 상부전극층(28)의 상부에 제2 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 이를 마스크로 이용하여 상부전극층(28)을 각기 직사각평판의 형상을 갖고 나란하게 형성된 제1 및 제2 상부전극(29, 30)으로 패터닝한 다음, 제2 포토레지스트를 제거한다.

이어서, 상부전극층(28)을 패터닝하는 방법과 동일한 방법으로 제2층(25)을 패터닝하여 각기 직사각평판의 형상을 갖고 나란하게 형성된 제1 및 제2 변형층(26, 27)을 형성한다. 이 경우, 도 1에 도시한 바와 같이 제1 및 제2 변형층(26, 27)은 각기 제1 및 제2 상부전극(29, 30)보다 약간 넓은 직사각평판의 형상을 갖는다. 계속하여, 하부전극층(23)을 패터닝하여 후에 형성되는 지지라인(20)에 대하여 거울상의 'ㄷ'자의 형상을 가지며, 제1 앵커(21)를 향하여 계단형으로 형성된 돌출부들을 갖는 하부전극(24)을 형성한다. 이 때, 상기 하부전극(22)의 2개의 암들은 각기 제1 및 제2 변형층(26, 27)보다 넓은 면적의 직사각평판의 형상을 갖는다. 또한, 하부전극층(23)을 패터닝할 때, 상기 제1층(17)의 일측 상부에는 공통전극선(32)이 하부전극(24)과 함께 형성된다. 공통전극선(32)은 후에 형성되는 지지라인(20)의 상부에 하부전극(24)과 소정의 거리만큼 이격되어 형성된다.

계속하여, 제1층(17)을 패터닝하여 지지층(19), 지지라인(20), 제1 앵커(21) 그리고 제2 앵커들(22a, 22b)을 포함하는 지지요소(18)를 형성한다. 이 때, 제1층(17) 중 상기 3개의 사각형 형상으로 노출된 식각방지층(13)에 접촉되는 부분 중 양측부는 제2 앵커들(22a, 22b)이 되며, 중앙부는 제1 앵커(21)가 된다. 제1 앵커(21) 및 제2 앵커들(22a, 2b)은 각기 사각상자의 형상을 가지며, 제1 앵커(21)의 아래에는 제2 금속층(10)의 홀 및 제1 금속층(8)의 드레인패드가 위치한다.

계속하여, 지지요소(18) 및 액츄에이터(31)의 상부에 제3 포토레지스트(도시되지 않음)를 도포하고 패터닝하여 지지라인(19) 상에 형성된 공통전극선(32)으로부터 제1 및 제2 상부전극(29, 30)의 일부를 각기 노출시킨다. 이 때, 제1 앵커(21)로부터 하부전극(24)의 돌출부들까지도 함께 노출된다. 이어서, 상기 노출된 부분에 아몰퍼스 실리콘 또는 저온산화물인 산화규소 또는 오산화인 등을 증착하고 패터닝함으로써, 제1 상부전극(29)의 일부로부터 제1 변형층(26) 및 하부전극(24)을 통하여 지지층(19)의 일부까지 제1 절연층(34)을 형성하고, 동시에 제2 상부전극(30)의 일부로부터 제2 변형층(27) 및 하부전극(24)을 통하여 지지층(19)의 일부까지 제2 절연층(35)을 형성한다. 제1 및 제2 절연층(34, 35)은 저압화학기상증착 방법으로 각기 0.2∼0.4㎛의 두께를 갖도록 형성한다.

그리고, 아래에 제2 금속층(10)의 홀 및 제1 금속층(8)의 드레인패드가 위치한 제1 앵커(21)의 중앙부로부터 제1 앵커(21), 식각방지층(13), 제2 보호층(12) 및 제1 보호층(9)을 식각하여 드레인패드까지 비어홀(38)을 형성한 후, 드레인패드로부터 비어홀(38)을 통하여 하부전극(24)의 돌출부들까지 비어컨택(39)을 형성한다. 이와 동시에, 제1 상부전극(29)으로부터 제1 절연층(34) 및 지지층(19)의 일부를 통하여 공통전극선(32)까지 제1 상부전극연결부재(36)와 제2 상부전극(30)으로부터 제2 절연층(35) 및 지지층(19)의 일부를 통하여 공통전극선(32)까지 제2 상부전극연결부재(37)가 형성된다. 상기 비어컨택(39)과 제1 및 제2 상부전극연결부재(36, 37)는 각기 백금 또는 백금-탄탈륨을 스퍼터링 방법 또는 화학기상증착 방법으로 0.1∼0.2㎛의 두께를 갖도록 증착한 후, 이를 패터닝하여 형성한다. 제1 및 제2 상부전극연결부재(36, 37)는 각기 제1 및 제2 상부전극(29, 30)과 공통전극선(32)을 연결하며, 하부전극(24)은 비어컨택(39)을 통하여 드레인패드와 연결된다.

도 3c를 참조하면, 상기 액츄에이터(31) 및 지지요소(18)의 상부에 아큐플로(accuflo)를 스핀코팅하여 제2 희생층(42)을 형성한다. 이어서, 포스트(40)를 형성하기 위하여 제2 희생층(42)을 패터닝하여, 거울상의 'ㄷ'자의 하부전극(24) 중 지지라인(20)과 인접하지 않고 평행하게 형성된 부분의 일부(즉, 그 상부에 제1 및 제2 상부전극(29, 30)이 형성되지 않은 부분)를 노출시킨다.

다음에, 상기 노출된 하부전극(24) 및 제2 희생층(42)의 상부에 반사성을 갖는 금속인 알루미늄을 스퍼터링 방법 또는 화학기상증착 방법으로 0.1∼1.0㎛의 두께로 증착한 후, 상기 증착된 금속의 상부에 제4 포토레지스트(44)를 스핀코팅 방법으로 도포한다. 이어서, 상기 제4 포토레지스트(44)를 패터닝한 후, 이를 마스크로 이용하여 상기 증착된 금속을 패터닝하여 사각평판의 형상을 갖는 거울(41)과 거울(41)을 지지하는 포스트(40)를 동시에 형성한다. 그리고, 제2 희생층(42)을 플라즈마애싱(plasma ashing) 방법으로 제거한 후, 제1 희생층(14)을 플루오르화크세논(XeF₂) 또는 플루오르화브롬(BrF₂)을 사용하여 제거하고 세정 및 건조 처리를 수행하여 도 1에 도시한 바와 같은 TMA 소자를 완성한다.

그러나, 상술한 박막형 광로조절 장치의 제조방법에 있어서, 아큐플로를 스핀코팅 방법으로 수회 코팅하여 제2 희생층을 형성할 때, 액티브매트릭스의 상부에 미세한 입자가 존재하게 되면, 스핀코팅시 미세한 입자도 같이 회전됨으로써 미세한 입자가 존재하는 부분에는 제2 희생층이 형성되지 않게 되어 제2 희생층에 혜성 형상의 결함이 발생된다. 이와 같이 제2 희생층에 결함이 발생되면, 제2 희생층의 상부에 형성되는 거울의 평탄도가 저하된다. 또한, 아큐플로로 이루어진 제2 희생층을 제거할 때 사용되는 플라즈마애싱 공정은 약 250℃ 정도의 고온에서 수행됨으로 인하여, 제2 희생층의 상부에 형성된 거울의 주변부가 상방으로 휘어지는 문제점이 발생한다. 이와 같이 거울의 평탄도가 저하되고, 거울의 주변부가 휘어지게 되면, 광효율이 저하되고 이에 따라 스크린에 투영되는 화상의 화질이 저하되는 문제점이 있다.

따라서, 본 발명의 목적은 평탄한 제2 희생층을 형성하여, 거울의 평탄도를 향상시킴으로써, 광의 광효율을 향상시킬 수 있는 박막형 광로조절 장치의 제조방법을 제공하는 것이다.

도 1은 본 출원인의 선행 출원에 기재된 박막형 광로조절 장치의 사시도이다.

도 2는 도 1에 도시한 장치를 A₁-A₂선으로 자른 단면도이다.

도 3a 내지 도 3c는 도 2에 도시한 장치의 제조 공정도이다.

도 4 본 발명에 따른 박막형 광로조절 장치의 사시도이다.

도 5는 4에 도시한 장치를 B₁-B₂선으로 자른 단면도이다.

도 6a 내지 도 6f는 도 4 및 도 5에 도시한 장치의 제조 공정도이다.

<도면의 주요 부분에 대한 부호의 설명〉

100 : 액티브매트릭스 101 : 기판

120 : 트랜지스터 135 : 제1 금속층

140 : 제1 보호층 145 : 제2 금속층

150 : 제2 보호층 155 : 식각방지층

160 : 제1 희생층 165 : 제1 에어갭

170 : 지지층 171 : 제1 앵커

172a, 172b : 제2 앵커 174 : 지지라인

175 : 지지요소 180 : 하부전극

190, 191 : 제1 및 제2 변형층

200, 201 : 제1 및 제2 상부전극 210 : 액츄에이터

220, 221 : 제1 및 제2 절연층

230, 231 : 제1 및 제2 상부전극연결부재

250 : 포스트 260 : 거울

270 : 비어 홀 280 : 비어컨택

300 : 제2 희생층 310 : 제2 에어갭

상술한 본 발명의 목적을 달성하기 위하여 본 발명은, 액티브매트릭스를 제공하는 단계, 액츄에이터를 형성하는 단계, 지지요소를 형성하는 단계, 그리고 거울을 형성하는 단계를 포함하는 박막형 광로조절 장치의 제조 방법을 제공한다. 상기 액티브매트릭스에는 MOS 트랜지스터가 내장되며, 상기 트랜지스터의 드레인으로부터 연장된 드레인패드를 갖는 제1 금속층이 형성된다. 상기 액츄에이터 및 상기 지지요소는 상기 액티브매트릭스의 상부에 제1층, 하부전극층, 제2층 및 상부전극층을 형성한 후, 상부전극층으로부터 순차적으로 패터닝하여 형성된다. 상기 액츄에이터는 제1 및 제2 상부전극, 제1 및 제2 변형층, 그리고 하부전극을 포함하며, 상기 지지요소는 제1층을 패터닝하여 형성된 지지층, 지지라인, 그리고 제1 앵커 및 제2 앵커를 포함한다. 상기 거울을 형성하는 단계는 상기 지지요소 및 상기 액츄에이터의 상부에 폴리실리콘을 도포한 후 상기 도포된 폴리실리콘을 평탄화하는 것을 수회 반복하여 제2 희생층을 형성한 후, 제2 희생층의 상부에 거울을 형성하고, 제2 희생층을 플루오르화크세논으로 제거함으로써 수행된다.

본 발명에 따르면, 지지요소 및 액츄에이터의 상부에 형성되는 제2 희생층을 폴리실리콘 도포 및 평탄화 공정을 수회 반복하여 형성함으로써, 제2 희생층의 내부에 보이드(void)와 같은 결함이 발생하는 것을 방지하여 평탄하고 결함이 없는 제2 희생층을 형성할 수 있으므로, 그 상부에 형성되는 거울의 평탄도를 향상시킬 수 있고, 또한 제2 희생층을 상온에서 플루오르화크세논을 이용하여 제거함으로써, 거울에 가해지는 응력으로 인하여 거울의 주변부가 상방으로 휘어지는 것을 방지할 수 있으므로, 거울의 수평도를 향상시킬 수 있다.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 박막형 광로조절 장치의 제조방법을 상세하게 설명한다.

도 4는 본 발명에 따른 박막형 광로조절 장치의 사시도를 도시한 것이며, 도 5는 도 4의 장치를 B₁-B₂선으로 자른 단면도를 도시한 것이다.

도 4를 참조하면, 본 발명에 따른 박막형 광로조절 장치는 액티브매트릭스(100), 액티브매트릭스(100)의 상부에 형성된 지지요소(175), 지지요소(175)의 상부에 형성된 액츄에이터(210), 그리고 액츄에이터(210)의 상부에 형성된 거울(260)을 포함한다.

도 4 및 도 5을 참조하면, 상기 액티브매트릭스(100)는 M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(120)가 내장된 기판(101), 상기 P-MOS 트랜지스터(120)의 드레인(105) 및 소오스(110)로부터 연장되어 기판(101)의 상부에 형성된 제1 금속층(135), 제1 금속층(135)의 상부에 형성된 제1 보호층(140), 제1 보호층(140)의 상부에 형성된 제2 금속층(145), 제2 금속층(145)의 상부에 형성된 제2 보호층(150), 그리고 제2 보호층(150)의 상부에 형성된 식각방지층(155)을 포함한다.

제1 금속층(135)은 제1 신호(화상 신호)를 전달하기 위하여 P-MOS 트랜지스터(120)의 드레인(105)으로부터 연장되는 드레인패드를 포함하며, 제2 금속층(145)은 티타늄층 및 질화티타늄층으로 이루어진다.

도 4를 참조하면, 상기 지지요소(175)는 지지라인(174), 지지층(170), 제1 앵커(171) 및 제2 앵커들(172a, 172b)을 포함한다. 지지라인(174) 및 지지층(170)은 제1 에어갭(165)을 개재하여 식각방지층(155)의 상부에 수평하게 형성된다. 지지라인(174)의 상부에는 공통전극선(240)이 형성되며, 지지라인(174)은 공통전극선(240)을 지지하는 기능을 수행한다.

상기 지지층(170)은 사각고리의 형상, 바람직하게는 직사각고리의 형상을 갖고 지지라인(174)에 대하여 동일 평면상에서 직교하는 방향을 따라 지지라인(174)과 일체로 형성된다. 상기 사각고리 형상의 지지층(170) 중 지지라인(174)과 직교하는 방향으로 수평하게 연장된 2개의 암들 사이의 하부에는 제1 앵커(171)가 상기 2개의 암들과 일체로 형성되어 식각방지층(155)에 부착되며, 상기 2개의 암들의 외측 하부에는 2개의 제2 앵커들(172a, 172b)이 상기 2개의 암들과 일체로 형성되어 식각방지층(155)에 부착된다. 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 각기 사각상자의 형상을 갖는다.

지지층(170)은 제1 앵커(171)에 의해 중앙부가 지지되며 제2 앵커들(172a, 172b)에 의하여 양측부가 지지된다. 제1 앵커(171)는 식각방지층(155) 중 아래에 제1 금속층(135)의 드레인패드가 위치한 부분에 형성된다. 제1 앵커(171)의 중앙부에는 식각방지층(155), 제2 보호층(150), 제2 금속층(145)의 홀(도시되지 않음) 및 제1 보호층(140)을 통하여 제1 금속층(135)의 드레인패드까지 비어홀(270)이 형성된다.

상기 액츄에이터(210)는 지지라인(174)에 대하여 거울상의 'ㄷ'자의 형상으로 지지층(170)의 상부에 형성된다. 액츄에이터(210)는 하부전극(180), 제1 변형층(190), 제2 변형층(191), 제1 상부전극(200) 및 제2 상부전극(201)을 포함한다. 하부전극(180)은 지지라인(174)에 대하여 소정의 거리만큼 이격된 거울상의 'ㄷ'자의 형상을 가지며, 하부전극(180)의 일측의 양측부에는 제1 앵커(171)를 향하여 계단형으로 돌출부들이 서로 대응하여 형성된다. 상기 하부전극(180)의 돌출부들은 각기 제1 앵커(171)에 형성된 비어홀(270)의 주위까지 연장된다.

비어컨택(280)은 제1 금속층(135)의 드레인패드로부터 비어홀(280)을 통하여 하부전극(180)의 돌출부들까지 형성되어 드레인패드와 하부전극(180)을 전기적으로 연결한다.

상기 거울상의 'ㄷ'자 형상의 하부전극(180)의 2개의 암들은 각기 직사각평판의 형상을 가지며, 제1 및 제2 변형층(190, 191)은 각기 하부전극(180)의 2개의 암들보다 좁은 면적의 직사각평판의 형상을 갖고 하부전극(180)의 2개의 암들의 상부에 형성된다. 또한, 제1 및 제2 상부전극(200, 201)은 각기 제1 및 제2 변형층(190, 191)보다 좁은 면적의 직사각평판의 형상을 갖고 제1 및 제2 변형층(190, 191)의 상부에 형성된다.

상기 제1 상부전극(200)의 일측으로부터 제1 변형층(190) 및 하부전극(180)을 통하여 지지층(170)의 일부까지 제1 절연층(220)이 형성되며, 제1 상부전극(200)의 일측으로부터 제1 절연층(220) 및 지지층(170)의 일부를 통하여 공통전극선(240)까지 제1 상부전극연결부재(230)가 형성된다. 제1 상부전극연결부재(230)는 제1 상부전극(200)과 공통전극선(240)을 서로 연결하며, 제1 절연층(220)은 제1 상부전극(200)과 하부전극(180)의 일측이 서로 연결되어 전기적인 단락(short)이 일어나는 것을 방지한다. 또한, 제2 상부전극(201)의 일측으로부터 제2 변형층(191) 및 하부전극(180)을 통하여 지지층(170)의 일부까지 제2 절연층(221)이 형성되며, 제2 상부전극(201)의 일측으로부터 제2 절연층(221) 및 지지층(170)의 일부를 통하여 공통전극선(240)까지 제2 상부전극연결부재(231)가 형성된다. 제2 절연층(221) 및 제2 상부전극연결부재(231)는 각기 제1 절연층(220) 및 제1 상부전극연결부재(230)와 나란하게 형성된다. 제2 상부전극연결부재(231)는 제2 상부전극(201)과 공통전극선(240)을 서로 연결하며, 제2 절연층(221)은 제2 상부전극(201)과 하부전극(180)의 타측이 서로 연결되어 전기적인 단락이 일어나는 것을 방지한다.

상기 하부전극(280) 중 제1 및 제2 상부전극(200, 201)이 형성되지 않은 부분, 즉 지지라인(174)에 대하여 평행하게 형성된 부분의 일부에는 거울(260)과 거울(260)을 지지하는 포스트(250)가 형성된다. 거울(260)은 포스트(250)에 의하여 중앙부가 지지되며 양측이 제2 에어갭(310)을 개재하여 액츄에이터(210)의 상부에 수평하게 형성된다. 거울(260)은 광원(도시되지 않음)으로부터 입사되는 광을 소정의 각도로 반사하여 스크린에 화상이 투영되도록 한다.

이하 본 발명에 따른 박막형 광로조절 장치의 제조방법을 도면을 참조하여 상세하게 설명한다.

도 6a 내지 도 6f는 도 4 및 도 5에 도시한 장치의 제조방법을 설명하기 위한 도면들이다. 도 6a 내지 도 6f에 있어서, 도 4 및 도 5과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.

도 6a를 참조하면, 먼저, 실리콘부분산화(LOCOS)법을 이용하여 n형으로 도핑된 실리콘 웨이퍼인 기판(101)에 액티브영역 및 필드영역을 구분하기 위한 소자분리막(125)을 형성한다. 이어서, 상기 액티브영역의 폴리실리콘과 같은 도전물질로 이루어진 게이트(115)를 형성한 후, 이온주입 공정으로 p⁺소오스(110) 및 드레인(105)을 형성함으로써, 기판(101)에 M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(120)를 형성한다.

상기 P-MOS 트랜지스터(120)가 형성된 결과물의 상부에 산화물로 이루어진 절연막(130)을 형성한 후, 사진식각 방법으로 상기 트랜지스터(120)의 소오스(110) 및 드레인(105)의 일측 상부를 각각 노출시키는 개구부들을 형성한다. 계속하여, 상기 개구부들이 형성된 결과물의 상부에 티타늄, 질화티타늄, 텅스텐 및 질화물 등으로 이루어진 제1 금속층(135)을 증착한 후, 증착된 제1 금속층(135)을 사진식각 방법으로 패터닝한다. 이와 같이 패터닝된 제1 금속층(135)은 상기 트랜지스터(120)의 드레인(205)으로부터 지지층(170)을 지지하는 제1 앵커(171)의 아래까지 연장되는 드레인패드를 포함한다.

제1 금속층(135) 및 트랜지스터(120)가 형성된 기판(101)의 상부에는 제1 보호층(140)이 적층된다. 제1 보호층(140)은 인실리케이트유리(PSG)를 화학기상증착(CVD) 방법으로 증착하여 약 8000Å 정도의 두께를 갖도록 형성된다. 제1 보호층(140)은 후속 공정 동안 상기 P-MOS 트랜지스터(120)가 내장된 기판(101)이 손상을 입는 것을 방지한다.

제1 보호층(140)의 상부에는 티타늄층과 질화티타늄층으로 이루어진 제2 금속층(145)이 형성된다. 상기 티타늄층은 스퍼터링 방법으로 증착하여 약 300Å 정도의 두께를 갖도록 형성되며, 상기 질화티타늄층은 티타늄층의 상부에 물리기상증착 (PVD) 방법으로 증착하여 약 1200Å 정도의 두께를 갖도록 형성된다. 제2 금속층(145)은 광원으로부터 입사되는 광이 거울(260)뿐만 아니라, 거울(260)이 덮고 있는 부분을 제외한 부분에도 입사됨으로 인하여, 기판(101)에 광누설전류(photo leakage current)가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 제2 금속층(145) 중 후속 공정에서 비어홀(270)이 형성될 부분, 즉 그 아래에 제1 금속층(135)의 드레인패드가 위치하고 있는 부분을 식각하여 제2 금속층(145)에 홀(도시되지 않음)을 형성한다.

제2 금속층(145)의 상부에는 제2 보호층(150)이 적층된다. 제2 보호층(150)은 인실리케이트유리를 화학기상증착 방법으로 증착하여 약 2000Å 정도의 두께를 갖도록 형성된다. 제2 보호층(150)은 후속 공정 동안 기판(101) 및 기판(101) 상에 형성된 상기 결과물들이 손상을 입는 것을 방지한다.

제2 보호층(150)의 상부에는 식각방지층(155)이 적층된다. 식각방지층(155)은 제2 보호층(150) 및 기판(101) 상의 결과물들이 후속되는 식각공정 동안 식각되어 손상을 입는 것을 방지한다. 식각방지층(155)은 산화규소 또는 오산화인 등의 저온산화물을 사용하여 형성한다. 상기 식각방지층(155)은 저압화학기상증착(LPCVD) 방법으로 약 350∼450℃ 정도의 온도에서 약 0.2∼0.8㎛ 정도의 두께를 갖도록 형성된다. 따라서, 트랜지스터(120)가 내장된 기판(101), 제1 금속층(135), 제1 보호층(140), 제2 금속층(145), 제2 보호층(150) 및 식각방지층(155)을 포함하는 액티브매트릭스(100)가 완성된다.

상기 식각방지층(155)의 상부에는 폴리실리콘으로 이루어진 제1 희생층(160)이 적층된다. 제1 희생층(160)은 액츄에이터(210)를 구성하는 박막들의 적층을 용이하게 하는 기능을 수행한다. 제1 희생층(160)은 약 500℃ 이하의 온도에서 저압화학기상증착 방법으로 증착하여 약 2.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 제1 희생층(160)의 표면을 화학기계적연마(CMP) 방법을 이용하여 연마함으로써 제1 희생층(160)이 약 1.1㎛ 정도의 두께를 갖도록 그 표면을 평탄화시킨다.

도 6b는 제1 희생층(160)을 패터닝한 상태를 나타내는 평면도이다. 도 6a 및 도 6b를 참조하면, 제1 희생층(160)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 제1 포토레지스트를 마스크로 이용하여 제1 희생층(160) 중 아래에 제2 금속층(145)의 홀이 위치한 부분 및 이와 양측으로 인접한 부분들을 식각하여 식각방지층(155)의 일부를 노출시킴으로써, 후에 제1 앵커(171) 및 제2 앵커들(172a, 172b)이 형성될 위치를 만들고 제1 포토레지스트를 제거한다. 이에 따라, 상기 식각방지층(155)이 소정의 거리만큼 이격된 3개의 사각형의 형상으로 노출된다.

도 6c를 참조하면, 제1층(169)은 상기와 같이 노출된 식각방지층(155)의 상부 및 제1 희생층(160)의 상부에 적층된다. 제1층(169)은 질화물 또는 금속과 같은 경질의 물질을 저압화학기상증착(LPCVD) 방법으로 증착하여 약 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 제1층(169)은 후에 지지층(170), 지지라인(174) 및 앵커들(171, 172a, 172b)을 포함하는 지지요소(275)로 패터닝된다.

하부전극층(179)은 제1층(169)의 상부에 적층된다. 하부전극층(179)은 백금, 탄탈륨 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학기상증착 방법으로 증착하여 약 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 하부전극층(179)은 후에 외부로부터 제1 신호가 인가되며, 일측의 양측부에 계단형의 돌출부들이 서로 대응하여 형성된 거울상의 'ㄷ'자형의 하부전극(180)으로 패터닝된다.

상기 하부전극층(179)의 상부에는 PZT 또는 PLZT 등의 압전물질로 이루어진 제2층(189)이 형성된다. 바람직하게는, 제2층(189)은 졸-겔법으로 제조된 PZT를 스핀코팅하여 약 0.4㎛ 정도의 두께를갖도록 형성한다. 이어서, 상기 제2층(189)을 구성하는 압전물질을 급속열처리(RTA) 방법으로 열처리하여 상변이시킨다. 제2층(189)은 후에 제1 상부전극(200)과 하부전극(180)의 일측 사이에 발생하는 제1 전기장에 의하여 변형을 일으키는 제1 변형층(190) 및 제2 상부전극(201)과 하부전극(180)의 타측 사이에 발생하는 제2 전기장에 의하여 변형을 일으키는 제2 변형층(191)으로 패터닝된다.

상부전극층(199)은 제2층(189)의 상부에 적층된다. 상부전극층(199)은 백금, 탄탈륨, 은 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학기상증착 방법으로 증착하여 약 0.1∼1.0㎛ 정도의 두께를 갖게 형성한다. 상부전극층(199)은 후에 제2 신호(바이어스 신호)가 각기 인가되며 소정의 거리만큼 이격되는 제1 상부전극(200) 및 제2 상부전극(201)으로 패터닝된다.

도 6d를 참조하면, 상기 상부전극층(199)의 상부에 제2 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 제2 포토레지스트를 마스크로 이용하여 상부전극층(199)을 각기 사각평판의 형상, 바람직하게는 직사각평판의 형상을 가지며 서로 소정의 거리만큼 이격되어 나란하게 형성된 제1 상부전극(200) 및 제2 상부전극(201)으로 패터닝한 다음, 제2 포토레지스트를 제거한다. 제1 및 제2 상부전극(200, 201)에는 각기 외부로부터 후에 형성되는 공통전극선(240)을 통하여 제2 신호가 인가된다.

계속하여, 상부전극층(199)을 패터닝하는 방법과 동일한 방법으로 제2층(189)을 패터닝하여 각기 직사각평판의 형상을 가지며, 서로 소정의 거리만큼 떨어져서 나란하게 형성된 제1 변형층(190) 및 제2 변형층(191)을 형성한다. 이 경우, 도 5에 도시한 바와 같이 제1 및 제2 변형층(190, 191)은 각기 제1 및 제2 상부전극(300, 301)보다 약간 넓은 면적의 직사각평판의 형상을 갖는다.

이어서, 하부전극층(179)을 패터닝하여 후에 형성되는 지지라인(174)에 대하여 거울상의 'ㄷ'자의 형상을 가지며, 제1 앵커(171)를 향하여 계단형으로 형성된 돌출부들을 갖는 하부전극(180)을 형성한다. 이 때, 하부전극(180)의 2개의 암들은 각기 제1 및 제2 변형층(190, 191)보다 넓은 면적의 직사각평판의 형상을 갖도록 형성된다. 또한, 하부전극층(179)을 패터닝할 때, 제1층(169)의 일측 상부에 하부전극(180)에 대하여 직교하는 방향으로 공통전극선(240)이 하부전극(180)과 동시에 형성된다. 공통전극선(240)은 후에 형성되는 지지라인(174)의 상부에 하부전극(180)과는 소정의 거리만큼 이격되어 형성된다. 따라서, 제1 및 제2 상부전극(200, 201), 제1 및 제2 변형층(190, 191), 그리고 하부전극(180)을 포함하는 액츄에이터(210)가 완성된다.

계속하여, 제1층(169)을 패터닝하여 지지층(170), 지지라인(174), 제1 앵커(171) 그리고 제2 앵커들(172a, 172b)을 포함하는 지지요소(175)를 형성한다. 제1층(169)에 있어서, 상기 3개의 사각형의 모양으로 노출된 식각방지층(155)에 접촉되는 부분 중 양측부는 제2 앵커들(172a, 172b)이 되며, 중앙부는 제1 앵커(171)가 된다. 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 각기 사각상자의 형상을 가지며, 제1 앵커(171)의 아래에는 제2 금속층(145)의 홀 및 제1 금속층(135)의 드레인패드가 위치한다. 제1 및 제2 변형층(190, 191)은 각기 지지층(170) 중 지지라인(174)과 직교하는 방향으로 수평하게 연장된 2개의 암들의 위에 서로 나란하게 형성된다. 따라서, 제1 앵커(171)는 거울상의 'ㄷ'자 모양의 하부전극(180) 사이의 하부에 형성되며, 제2 앵커들(172a, 172b)은 각기 하부전극(180)의 외측 하부에 형성된다.

다음에, 지지요소(175) 및 액츄에이터(210)의 상부에 제3 포토레지스트(도시되지 않음)를 도포하고 패터닝하여 지지라인(274) 상에 형성된 공통전극선(240)으로부터 제1 및 제2 상부전극(200, 201)의 일부들을 노출시킨다. 이 때, 제1 앵커(171)로부터 하부전극(180)의 돌출부들까지도 함께 노출된다.

이어서, 상기 노출된 부분에 아몰퍼스 실리콘 또는 산화규소 내지 오산화인 과 같은 저온산화물을 증착하고 패터닝함으로써, 제1 상부전극(200)의 일부로부터 제1 변형층(190) 및 하부전극(180)을 통하여 지지층(170)의 일부까지 제1 절연층(220)을 형성하고, 동시에 제2 상부전극(201)의 일부로부터 제2 변형층(191) 및 하부전극(180)을 통하여 지지층(170)의 일부까지 제2 절연층(221)을 형성한다. 제1 및 제2 절연층(220, 221)은 저압화학기상증착 방법(LPCVD) 방법으로 각기 약 0.2∼0.4㎛ 정도의 두께를 갖도록 형성된다.

계속하여, 아래에 제2 금속층(145)의 홀 및 제1 금속층(135)의 드레인패드가 형성된 부분인 제1 앵커(171)의 중앙 상부로부터 제1 앵커(171), 식각방지층(155), 제2 보호층(150) 및 제1 보호층(140)의 일부를 식각하여 제1 금속층(135)의 드레인패드까지 비어홀(270)을 형성한 후, 상기 드레인패드로부터 비어홀(270)을 통하여 하부전극(180)의 돌출부들까지 비어컨택(280)을 형성한다(도 4 참조). 이와 동시에, 제1 상부전극(200)으로부터 제1 절연층(220) 및 지지층(170)의 일부를 통하여 공통전극선(240)까지 제1 상부전극연결부재(230)를 형성하며, 제2 상부전극(201)으로부터 제2 절연층(221) 및 지지층(170)의 일부를 통하여 공통전극선(240)까지 제2 상부전극연결부재(231)를 형성한다.

상기 비어컨택(280), 제1 및 제2 상부전극연결부재(230, 231)는 각기 백금, 탄탈륨 또는 백금-탄탈륨을 스퍼터링 방법 또는 화학기상증착으로 약 0.1∼0.2㎛ 정도의 두께를 갖도록 증착한 후, 이러한 증착된 금속을 패터닝하여 형성한다. 제1 및 제2 상부전극연결부재(230, 231)는 각기 제1 및 제2 상부전극(200, 201)과 공통전극선(240)을 연결하며, 하부전극(180)은 비어컨택(280)을 통하여 제1 금속층(135)의 드레인패드와 연결된다.

도 6e를 참조하면, 상기 액츄에이터(210) 및 지지요소(175)의 상부에 폴리실리콘(polysilicon)를 플라즈마 증대화학기상증착(PECVD) 방법을 사용하여 일차로 적층하고, 화학기계적연마(CMP) 방법으로 평탄화시킨 후, 다시 평탄화된 폴리실리콘의 상부에 이차로 폴리실리콘을 적층한 후, 화학기계적연마 방법으로 평탄화시킨다. 상기와 같은 폴리실리콘의 적층 및 평탄화 공정은 폴리실리콘이 액츄에이터(210)를 완전히 덮을 수 있도록 충분한 높이를 갖을 때까지 수행된다. 따라서, 액츄에이터(210) 및 지지요소(175)의 상부에는 평탄한 제2 희생층(300)이 형성된다.

상술한 바와 같이 제2 희생층(300)을 형성함에 있어서 폴리실리콘의 도포 및 평탄화 공정을 수회 반복하여 수행함으로써 제2 희생층을 형성하게 되면, 액티브매트릭스(100) 상에 미세한 입자가 존재하여도 제2 희생층(300)의 내부에 보이드(void)와 같은 결함이 발생하지 않게 되고, 따라서 평탄한 제2 희생층(300)을 형성할 수 있으므로, 그 상부에 형성되는 거울(260)의 평탄도를 향상시킬 수 있고, 결국 거울(260)에 입사되는 광의 광효율을 향상시켜 스크린에 투영되는 화상의 화질을 개선할 수 있다.

도 6f를 참조하면, 제2 희생층(300)을 패터닝하여 하부전극(180) 중 지지라인(174)에 대하여 평행하게 형성된 부분(즉, 그 상부에 제1 및 제2 상부전극(200, 201)이 형성되지 않은 부분)의 일부를 노출시켜 제2 희생층(300)으로부터 하부전극(180)까지 포스트홀을 형성함으로써, 후속하여 거울(260)을 지지하는 포스트(250)가 형성될 위치를 만든다.

그리고, 상기 포스트홀 및 제2 희생층(300)의 상부에 반사성을 갖는 금속, 바람직하게는 알루미늄(Al)을 스퍼터링 방법 또는 화학기상증착 방법으로 증착하여 거울(260) 및 포스트(250)를 동시에 형성한다.

계속하여, 플루오르화크세논(XeF₂)을 사용하여 상온에서 제2 희생층(300)을 제거한다. 이 경우, 상기와 같은 플루오르화크세논(XeF₂)을 사용한 제2 희생층의 제거 공정은 상온에서 수행되므로, 제2 희생층(300)의 상부에 형성된 거울(260)에 응력이 가해지지 않게 된다. 따라서, 거울(260)의 주변부가 휘어지는 현상을 방지하여 거울(260)의 수평도를 향상시킬 수 있다. 이어서, 플루오르화크세논(XeF₂) 또는 플루오르화브롬(BrF₂)을 사용하여 상기 제1 희생층(160)을 제거한 후, 세정 및 건조 처리를 수행하여 도 4에 도시한 바와 같은 TMA 소자를 완성한다. 이와 같이 제1 및 제2 희생층(160, 300)이 제거되면 각기 제1 및 제2 에어갭(165, 310)이 형성된다.

본 발명에 따른 박막형 광로조절 장치의 제조방법에 의하면, 지지요소 및 액츄에이터의 상부에 형성되는 제2 희생층을 폴리실리콘 도포 및 평탄화 공정을 수회 반복하여 형성함으로써, 제2 희생층의 내부에 보이드(void)와 같은 결함이 발생하는 것을 방지하여 평탄하고 결함이 없는 제2 희생층을 형성할 수 있으므로, 그 상부에 형성되는 거울의 평탄도를 향상시킬 수 있고, 또한 제2 희생층을 상온에서 플루오르화크세논을 이용하여 제거함으로써, 거울에 가해지는 응력으로 인하여 거울의 주변부가 상방으로 휘어지는 것을 방지할 수 있으므로, 거울의 수평도를 향상시킬 수 있다. 이에 따라, 거울에 입사되는 광의 광효율을 향상시킬 수 있으므로, 스크린에 투영되는 화상의 화질을 개선할 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

1. MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장된 드레인패드를 갖는 제1 금속층을 포함하는 액티브매트릭스를 제공하는 단계;

   상기 액티브매트릭스의 상부에 제1 희생층을 형성한 후, 상기 제1 희생층을 패터닝하여 상기 액티브매트릭스 중 상기 제1 금속층의 드레인패드가 형성된 부분 및 상기 드레인패드가 형성된 부분의 양측부를 노출시키는 단계;

   상기 노출된 액티브매트릭스 및 상기 제1 희생층의 상부에 제1층, 하부전극층, 제2층 및 상부전극층을 형성하고, 상기 상부전극층, 상기 제2층 및 상기 하부전극층을 패터닝하여 제1 및 제2 상부전극, 제1 및 제2 변형층 그리고 하부전극을 포함하는 액츄에이터를 형성하는 단계;

   상기 제1층을 패터닝하여 지지라인, 지지층, 그리고 제1 앵커 및 제2 앵커들을 포함하는 지지수단을 형성하는 단계;

   상기 지지수단 및 상기 액츄에이터의 상부에 폴리실리콘을 수회 도포하는 단계 및 상기 도포된 폴리실리콘을 수회 평탄화시키는 단계를 포함하는 제2 희생층을 형성하는 단계;

   상기 제2 희생층을 패터닝하여 포스트홀을 형성하는 단계; 그리고

   상기 포스트홀 및 상기 제2 희생층의 상부에 거울 및 포스트를 형성하는 단계를 포함하는 박막형 광로조절 장치의 제조방법.
2. 제1항에 있어서, 상기 제2 희생층을 형성하는 단계는 상기 지지수단 및 상기 액츄에이터의 상부에 폴리실리콘을 도포한 후 상기 도포된 폴리실리콘을 평탄화하는 공정을 수회 반복하여 수행하는 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.
3. 제1항에 있어서, 상기 폴리실리콘을 도포하는 단계는 상기 폴리실리콘을 플라즈마증대화학기상증착(PECVD) 방법을 사용하여 수행되며, 상기 도포된 폴리실리콘을 평탄화하는 단계는 화학기계적연마(CMP) 방법을 사용하여 수행되는 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.