KR20000042479A - Method for fabricating capacitor of semiconductor device - Google Patents
Method for fabricating capacitor of semiconductor device Download PDFInfo
- Publication number
- KR20000042479A KR20000042479A KR1019980058646A KR19980058646A KR20000042479A KR 20000042479 A KR20000042479 A KR 20000042479A KR 1019980058646 A KR1019980058646 A KR 1019980058646A KR 19980058646 A KR19980058646 A KR 19980058646A KR 20000042479 A KR20000042479 A KR 20000042479A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- semiconductor device
- etching
- lower electrode
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
Abstract
Description
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로서, 특히 고유전물질을 사용하는 캐패시터의 식각공정시 발생한 폴리머 및 식각잔류물을 탈이온수(deionized water)와 테트라메틸 암모늄 하이드록사이드(tetramethyl-ammonium hydroxide, 이하 TMAH 라 함)의 혼합용액을 사용하여 제거함으로써 하부층이 손상되는 것을 방지하여 패턴의 리프팅현상을 없애고, 그에 따른 소자의 특성 및 신뢰성을 개선하여 수율을 향상시키는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a capacitor of a semiconductor device. In particular, the polymer and the etching residue generated during the etching process of a capacitor using a high dielectric material are deionized water and tetramethyl-ammonium hydroxide. By using a mixed solution of TMAH (hereinafter referred to as TMAH), the lower layer is prevented from being damaged, thereby eliminating the lifting phenomenon of the pattern, thereby improving the characteristics and reliability of the device and improving the yield.
일반적으로, 반도체소자의 고집적화가 증가됨에 따라 캐패시터의 고정전용량이 요구되고 있다. 이를 해결하기 위해 캐패시터의 유전상수가 높은 물질을 사용하거나, 유전체막의 두께를 얇게 하거나, 전하저장전극의 표면적을 증대시키는 방법 등이 대두되고 있다. 이를 해결하기 위한 방안 중의 하나로서 높은 유전상수를 갖는 물질을 적용하려는 시도가 이루어지고 있다.In general, as the high integration of semiconductor devices increases, a fixed capacitance of a capacitor is required. To solve this problem, a method of using a material having a high dielectric constant of a capacitor, reducing the thickness of a dielectric film, or increasing the surface area of a charge storage electrode has emerged. In order to solve this problem, attempts have been made to apply a material having a high dielectric constant.
상기와 같이 유전상수가 높은 물질로는 고유전물질과 강유전물질이 있는데, 상기 강유전물질은 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remainent polarization) 상태를 갖는 강유전체로 박막화하여 전원이 꺼진 상태에서도 데이타를 기억하는 비휘발성(nonvolatile)메모리인 FeRAM 소자 개발에 적용되고 있다.As the material having a high dielectric constant, a high dielectric material and a ferroelectric material are used. The ferroelectric material has a dielectric constant of several hundreds to thousands at room temperature and is thinned into a ferroelectric having two stable residual polarization states. It is applied to FeRAM device development which is a nonvolatile memory which stores data even in this off state.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 캐패시터 형성방법을 설명하기로 한다.Hereinafter, a method of forming a capacitor of a semiconductor device according to the prior art will be described with reference to the accompanying drawings.
도 1 은 종래기술에 따른 반도체소자의 캐패시터 형성방법에 의해 하부전극을 식각한 후 폴리머가 잔류하는 것을 도시한 SEM 사진이고, 도 2 는 종래기술에 따른 반도체소자의 캐패시터 형성방법에 의해 식각된 상부전극의 SEM 사진이다.FIG. 1 is a SEM photograph showing that a polymer remains after etching a lower electrode by a method of forming a capacitor of a semiconductor device according to the prior art, and FIG. 2 is an upper part etched by a method of forming a capacitor of a semiconductor device according to the prior art. SEM photo of the electrode.
먼저, 소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택플러그를 구비하는 층간절연막을 형성한다.First, an interlayer insulating film having a storage electrode contact plug is formed on a semiconductor substrate on which a predetermined lower structure is formed.
다음, 상기 구조 상부에 접착층인 Ti막 및 확산방지막인 TiN막을 형성하고, 상기 확산방지막 상부에 하부전극용 박막을 형성한다. 이때, 상기 하부전극용 박막으로 Pt막, Ir막, Ru막, IrO2막 및 RuO2막 등을 사용한다.Next, a Ti film as an adhesive layer and a TiN film as a diffusion barrier layer are formed on the structure, and a thin film for lower electrodes is formed on the diffusion barrier layer. In this case, a Pt film, an Ir film, a Ru film, an IrO 2 film, and a RuO 2 film may be used as the lower electrode thin film.
그 다음, 저장전극 마스크를 이용하여 상기 하부전극용 박막, 확산방지막 및 접착층을 식각하여 하부전극, 확산방지막 패턴 및 접착층 패턴을 형성한다.Next, the lower electrode thin film, the diffusion barrier and the adhesive layer are etched using the storage electrode mask to form the lower electrode, the diffusion barrier pattern and the adhesive layer pattern.
그 후, 상기 식각공정으로 발생한 폴리머 및 잔류물(ⓐ)을 제거하기 위한 세정공정을 실시한다.Thereafter, a washing process for removing the polymer and residue (ⓐ) generated by the etching process is performed.
다음, 전체표면 상부에 유전체막 및 상부전극용 박막을 형성한다.Next, a dielectric film and an upper electrode thin film are formed over the entire surface.
이때, 상기 유전체막은 BST((Ba1-xSrx)TiO3), PZT(Pb(ZrTi1-x)O3) 또는 Y-1(SrBi2Ta2O9)으로 형성하고, 상기 상부전극용 박막은 상기 하부전극용 박막과 동일한 물질을 사용하여 형성한다.In this case, the dielectric layer may be formed of BST ((Ba 1-x Sr x ) TiO 3 ), PZT (Pb (ZrTi 1-x ) O 3 ) or Y-1 (SrBi 2 Ta 2 O 9 ), and the upper electrode The thin film is formed using the same material as the lower electrode thin film.
그 다음, 상부전극 마스크를 이용한 식각공정으로 상기 상부전극용 박막 및 유전체막을 식각한다.Next, the thin film and the dielectric film for the upper electrode are etched by an etching process using the upper electrode mask.
그 후, 상기 식각공정으로 발생한 폴리머 및 잔류물(ⓑ)을 제거하기 위한 세정공정을 실시한다.Thereafter, a washing process for removing the polymer and residue (ⓑ) generated by the etching process is performed.
상기와 같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 도 1 및 도 2 에 도시된 바와 같이 고유전물질로 형성되는 하부전극, 고유전체막 및 상부전극의 식각공정후 잔류물 및 폴리머가 발생되고, 상기 식각잔류물 및 폴리머는 후속공정에서 파티클(particle)로 발생될 소지가 있어 오염의 원인이 되기 때문에 하이드록실아민이 주성분인 솔벤트를 사용하여 세정공정을 실시하는 방법을 사용하였으나, 하부의 확산방지막 및 접착층에 대하여 화학적으로 침투하여, 장시간 처리하거나 울트라소닉(ultrasonic) 등을 사용하게 되면, 저장전극 패턴이 리프팅(lifting)되는 문제점이 있다.As described above, in the method of forming a capacitor of a semiconductor device according to the related art, residues and polymers are generated after an etching process of a lower electrode, a high dielectric film, and an upper electrode formed of a high dielectric material, as shown in FIGS. 1 and 2. Since the etching residue and the polymer may be generated as particles in a subsequent process and cause contamination, a method of performing a washing process using a solvent having a hydroxylamine as a main component is used. Chemically penetrating the diffusion barrier and the adhesive layer, there is a problem that the storage electrode pattern is lifted when a long time treatment or ultrasonic or the like is used.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 고유전물질을 사용하는 캐패시터 제조공정에서 하부전극 및 상부전극의 식각공정시 발생한 폴리머 및 식각잔류물을 탈이온수와 TMAH의 혼합용액을 이용하여 세정함으로써 하부막이 손상되는 것을 방지하여 저장전극 패턴의 리프팅없이 상기 폴리머 및 식각잔류물을 제거하여 소자의 특성 및 신뢰성을 향상시키는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.The present invention is to solve the problems of the prior art, by using a mixed solution of deionized water and TMAH in the polymer and the etching residue generated during the etching process of the lower electrode and the upper electrode in the capacitor manufacturing process using a high dielectric material It is an object of the present invention to provide a method for forming a capacitor of a semiconductor device which prevents damage to a lower layer by removing the polymer and etch residue without lifting a storage electrode pattern, thereby improving device characteristics and reliability.
도 1 은 종래기술에 따른 반도체소자의 캐패시터 형성방법에 의해 하부전극을 식각한 후 폴리머가 잔류하는 것을 도시한 SEM 사진.1 is a SEM photograph showing that a polymer remains after etching a lower electrode by a method of forming a capacitor of a semiconductor device according to the prior art.
도 2 는 종래기술에 따른 반도체소자의 캐패시터 형성방법에 의해 식각된 상부전극의 SEM 사진.2 is a SEM photograph of an upper electrode etched by a method of forming a capacitor of a semiconductor device according to the prior art.
도 3 은 본 발명에 따른 반도체소자의 캐패시터 형성방법에 의해 식각된 하부전극의 SEM 사진.3 is a SEM photograph of a lower electrode etched by a method of forming a capacitor of a semiconductor device according to the present invention.
도 4 는 본 발명에 따른 반도체소자의 캐패시터 형성방법에 의해 식각된 상부전극을 세정한 후의 SEM 사진.Figure 4 is a SEM photograph after cleaning the upper electrode etched by the method of forming a capacitor of the semiconductor device according to the present invention.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 캐패시터 형성방법은,In order to achieve the above object, a method of forming a capacitor of a semiconductor device according to the present invention,
고유전물질을 사용하는 반도체소자의 캐패시터 형성방법에 있어서,In the method of forming a capacitor of a semiconductor device using a high dielectric material,
상기 고유전물질로 형성된 캐패시터의 식각공정 후 발생한 폴리머 및 식각잔류물을 탈이온수와 TMAH의 혼합용액을 사용하여 세정하는 공정을 포함하는 것을 특징으로 한다.And a step of washing the polymer and the etching residue generated after the etching process of the capacitor formed of the high dielectric material using a mixed solution of deionized water and TMAH.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 3 은 본 발명에 따른 반도체소자의 캐패시터 형성방법에 의해 식각된 하부전극의 SEM 사진이고, 도 4 는 본 발명에 따른 반도체소자의 캐패시터 형성방법에 의해 식각된 상부전극을 세정한 후의 SEM 사진이다.3 is an SEM photograph of a lower electrode etched by the method of forming a capacitor of a semiconductor device according to the present invention, and FIG. 4 is an SEM photograph of the upper electrode etched by the method of forming a capacitor of a semiconductor device according to the present invention. .
먼저, 반도체기판 (도시안됨) 상에 소자분리 절연막(도시안됨)과 게이트 절연막(도시안됨)을 형성하고, 게이트전극(도시안됨)과 소오스/드레인전극(도시안됨)으로 구성되는 모스 전계효과 트랜지스터를 형성하고, 상기 구조 상부에 저장전극 콘택 플러그를 구비하는 층간절연막(도시안됨)을 형성한다.First, a MOSFET isolation layer (not shown) and a gate insulating layer (not shown) are formed on a semiconductor substrate (not shown), and a MOS field effect transistor including a gate electrode (not shown) and a source / drain electrode (not shown) is provided. And an interlayer insulating film (not shown) having a storage electrode contact plug on the structure.
다음, 상기 구조 상부에 Ti막으로 접착층을 형성하고, 그 상부에 TiN막으로 확산방지막을 형성하여 후속공정으로 형성되는 하부전극용 박막이 상기 층간절연막에 잘 접착되도록 한다.Next, an adhesive layer is formed on the structure with a Ti film and a diffusion barrier is formed on the TiN film so that the lower electrode thin film formed in a subsequent process is well adhered to the interlayer insulating film.
그 다음, 상기 확산방지막 상부에 하부전극용 박막을 형성하되, 고유전물질인 Pt막, Ir막, Ru막 Iro2막 또는 RuO2막 등을 사용하여 형성한다.Next, a thin film for lower electrode is formed on the diffusion barrier layer, and is formed using a Pt film, an Ir film, a Ru film, an Iro 2 film, or a RuO 2 film.
다음, 상기 하부전극용 박막 상부에 하부전극으로 예정되는 부분을 보호하는 감광막 패턴(도시안됨)을 형성하고, 상기 감광막 패턴을 식각마스크로 사용하여 상기 하부전극용 박막, 확산방지막 및 접착층을 순차적으로 식각한 후, 상기 감광막 패턴을 제거한다. 이때, 상기 식각공정으로 식각잔류물 및 폴리머가 형성된다.Next, a photoresist pattern (not shown) is formed on the lower electrode thin film to protect a portion intended as the lower electrode, and the thin film for diffusion, the diffusion barrier and the adhesive layer are sequentially formed using the photoresist pattern as an etching mask. After etching, the photoresist pattern is removed. In this case, an etching residue and a polymer are formed by the etching process.
그 다음, 세정공정을 실시하여 상기 식각잔류물 및 폴리머를 제거한다.Next, a washing process is performed to remove the etch residue and the polymer.
상기 세정공정은 하부의 접착층 및 확산방지막에 대한 식각이 잘 일어나지 않는 10 ∼ 70℃ 바람직하게는 60℃의 탈이온수와 1 ∼ 99% 바람직하게는 2.38%의 TMAH 혼합용액을 사용하여 1 ∼ 10분 바람직하게는 5분간 실시한다. 이때, 상기 세정공정의 공정온도 및 혼합용액의 농도는 상기 식각잔류물 및 폴리머의 제거속도에 변화를 주고, 제거능력에는 변화없다.The cleaning process is performed for 1 to 10 minutes using 10 to 70 ° C., preferably 60 ° C. deionized water and 1 to 99% and preferably 2.38% of TMAH mixed solution, in which etching to the lower adhesive layer and the diffusion barrier is difficult. Preferably it is carried out for 5 minutes. At this time, the process temperature of the cleaning process and the concentration of the mixed solution change the removal rate of the etching residue and the polymer, and the removal capacity does not change.
상기 세정공정을 더욱 효과적으로 실시하기 위하여 울트라소닉(ultrasonic), 메가소닉(megasonic) 또는 스터링바(stirring bar)등의 기계적 방법(mechanical method)를 함께 사용하여 실시한다.In order to perform the cleaning process more effectively, mechanical methods such as ultrasonic, megasonic, or stirling bars are used together.
도 3 에 도시된 바와 같이 하부전극 사이에 존재하던 식각잔류물 및 폴리머들이 완전히 제거되고, 하부층의 손상이 발생하지 않아 하부전극의 리프팅이 일어나지 않는다.As shown in FIG. 3, the etch residues and the polymers existing between the lower electrodes are completely removed, and the damage of the lower layer does not occur, so that the lifting of the lower electrode does not occur.
다음, 전체표면 상부에 유전체막과 상부전극용 박막을 형성한다. 이때, 상기 유전체막은 고유전물질인 BST((Ba1-xSrx)TiO3) 또는 강유전물질인 Y-1(SrBi2Ta2O9), PZT(Pb(ZrxTi1-x)O3)를 사용하여 형성한다. 상부전극용 박막을 형성하되, 상기 하부전극용 박막과 동일한 물질을 사용하여 형성한다.Next, a dielectric film and an upper electrode thin film are formed over the entire surface. In this case, the dielectric layer may be BST ((Ba 1-x Sr x ) TiO 3 ), which is a high dielectric material, or Y-1 (SrBi 2 Ta 2 O 9 ), which is a ferroelectric material, or PZT (Pb (Zr x Ti 1-x ) O. 3 ) using. A thin film for the upper electrode is formed, but is formed using the same material as the lower electrode thin film.
그 다음, 상부전극 마스크를 사용한 식각공정으로 상기 상부전극용 박막을 식각한다. 상기 식각공정으로 발생한 식각잔류물 및 폴리머는 상기 하부전극형성공정후 세정공정과 동일한 세정공정을 실시하여 도 4 에 도시된 바와 같이 상기 식각잔류물 및 폴리머를 완전히 제거한다.Next, the thin film for the upper electrode is etched by an etching process using the upper electrode mask. Etch residues and polymers generated by the etching process are subjected to the same cleaning process as the cleaning process after the lower electrode forming process to completely remove the etching residues and polymers as shown in FIG. 4.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 고유전물질을 사용하는 캐패시터 형성방법에서 하부전극 또는 상부전극 식각공정후 발생하는 폴리머 및 식각잔류물을 탈이온수 및 TMAH용액으로 세정하여 세정공정시 하부의 접착층 및 확산방지막이 손실되어 하부전극 및 상부전극이 리프팅되는 것을 방지하여 소자의 특성 및 신뢰성을 향상시키는 이점이 있다.As described above, in the method of forming a capacitor of a semiconductor device according to the present invention, in the method of forming a capacitor using a high dielectric material, the polymer and the etching residue generated after the lower electrode or the upper electrode are etched with deionized water and TMAH solution. Therefore, the lower adhesive layer and the diffusion barrier are lost during the cleaning process, thereby preventing the lower electrode and the upper electrode from being lifted, thereby improving the characteristics and reliability of the device.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980058646A KR20000042479A (en) | 1998-12-24 | 1998-12-24 | Method for fabricating capacitor of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980058646A KR20000042479A (en) | 1998-12-24 | 1998-12-24 | Method for fabricating capacitor of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000042479A true KR20000042479A (en) | 2000-07-15 |
Family
ID=19565726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980058646A KR20000042479A (en) | 1998-12-24 | 1998-12-24 | Method for fabricating capacitor of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000042479A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100413478B1 (en) * | 2001-04-18 | 2003-12-31 | 주식회사 하이닉스반도체 | Method for forming capacitor of semiconductor device |
KR100436050B1 (en) * | 2001-08-24 | 2004-06-12 | 주식회사 하이닉스반도체 | Method of fabricating capacitor |
-
1998
- 1998-12-24 KR KR1019980058646A patent/KR20000042479A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100413478B1 (en) * | 2001-04-18 | 2003-12-31 | 주식회사 하이닉스반도체 | Method for forming capacitor of semiconductor device |
KR100436050B1 (en) * | 2001-08-24 | 2004-06-12 | 주식회사 하이닉스반도체 | Method of fabricating capacitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4515333B2 (en) | Manufacturing method of semiconductor device | |
JP4838613B2 (en) | Manufacturing method of semiconductor device | |
JP3166746B2 (en) | Capacitor and method of manufacturing the same | |
JP3159257B2 (en) | Method for manufacturing semiconductor device | |
KR20000042479A (en) | Method for fabricating capacitor of semiconductor device | |
KR100390833B1 (en) | A method for forming capacitor in semiconductor device | |
KR100329612B1 (en) | Capacitor Manufacturing Method of Semiconductor Device | |
US20060166379A1 (en) | Method for manufacturing ferroelectric capacitor | |
KR100362198B1 (en) | A method of forming ferroelectric capacitor in semiconductor device | |
JP4011219B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100353805B1 (en) | A method for forming capacitor in semiconductor device | |
KR100337926B1 (en) | Method of forming storage electrode of semiconductor device | |
KR100324815B1 (en) | Manufacturing method for capacitor of semiconductor device | |
KR100334528B1 (en) | Capacitor Manufacturing Method of Ferroelectric Ram | |
KR20020003067A (en) | Method for forming semiconductor memory device capable of preventing loss of glue layer during wet cleaning process | |
KR100513363B1 (en) | Method for manufacturing charge storage electrode of semiconductor device | |
KR100333538B1 (en) | Method for forming charge storage electrode of semiconductor device | |
KR19990055794A (en) | Manufacturing method of semiconductor device | |
KR19990053728A (en) | Capacitor Manufacturing Method of Semiconductor Device | |
JP2000223464A (en) | Board cleaning method | |
KR20000042490A (en) | Method for fabricating storage electrode of semiconductor device | |
KR20000026633A (en) | Method for manufacturing capacitor of ferroelectric ram | |
KR20020055105A (en) | Method for fabricating ferroelectric random access memory | |
KR20010004293A (en) | Method for forming ferroelectric capacitor capable of preventing short between top and bottom electrode | |
KR20030054310A (en) | Method for fabricating capacitor in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |