KR20000041232A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20000041232A
KR20000041232A KR1019980057059A KR19980057059A KR20000041232A KR 20000041232 A KR20000041232 A KR 20000041232A KR 1019980057059 A KR1019980057059 A KR 1019980057059A KR 19980057059 A KR19980057059 A KR 19980057059A KR 20000041232 A KR20000041232 A KR 20000041232A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
layer
conductive layer
semiconductor package
semiconductor
Prior art date
Application number
KR1019980057059A
Other languages
English (en)
Inventor
백중현
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980057059A priority Critical patent/KR20000041232A/ko
Publication of KR20000041232A publication Critical patent/KR20000041232A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 본 발명에서는 폴리이미드층과 반도체칩 사이에 양쪽면이 예컨대, 접착제층으로 커버된 열전도층을 배치한다. 이때, 본 발명의 열전도층은 예컨대, 카파 또는 알루미늄으로 이루어진 금속재질을 갖으며, 접착제층은 예컨대, 폴리이미드 재질을 갖는다.
이러한 열전도층의 재질을 이루는 카파 또는 알루미늄은 널리 알려진 바와 같이, 열전도도가 매우 높기 때문에, 본 발명의 열전도층이 폴리이미드층과 반도체칩 사이에 개재되는 경우, 반도체칩은 상술한 열전도층을 매개로 좀더 신속한 열방출을 달성할 수 있게 되며, 결국, 특별한 고장 없이, 자신에게 주어진 기능을 정상적으로 유지할 수 있게 된다.

Description

반도체 패키지
본 발명은 반도체 패키지, 예컨대, BGA 타입(Ball Grid Array type) 반도체 패키지에 관한 것으로, 좀더 상세하게는 종래의 엘라스토머를 금속재질의 다른 구성물로 교체하고, 이를 이용하여, 반도체칩의 고속동작에 의해 발생되는 열을 외부로 신속히 방출시킴으로써, 방열장애로 인한 반도체칩의 고장을 미리 방지할 수 있도록 하는 반도체 패키지에 관한 것이다.
최근, 전자·정보기기의 메모리용량이 대용량화되어 감에 따라 DRAM 및 SRAM과 같은 반도체칩이 고집적화되면서 반도체칩의 사이즈가 점점 커지고 있다. 그럼에도 불구하고, 전자·정보기기의 소형화, 경량화에 추세에 따라 반도체 칩을 포장하는 패키지 기술은 경박단소화 및 고신뢰성이 요구되고 있는 실정이다.
또한, 전자·정보기기의 고기능화에 따라 반도체 칩 패키지의 하이핀(high pin)화가 진행되어 왔고, 그 결과, 기존의 QFP(quad flat package)로서는 반도체 칩 사이즈를 그대로 유지하면서 반도체 칩의 하이핀 요구를 더 이상 충족시킬 수 없는 한계에 이르렀다.
그래서, 하이핀의 요구를 충족시키고 반도체 칩 사이즈가 작으면서 제조원가 가 낮은 BGA 반도체 패키지와 같은 표면실장형 반도체 패키지가 개발되었으며, 최근에는 반도체 칩의 크기의 120％에 근접하는 칩 스케일 패키지 형태의 파인 피치 BGA(fine pitch BGA) 반도체 패키지가 개발되었다.
이러한 종래의 BGA 반도체 패키지의 구조는 예컨대, 미국특허공보 제 5663593 호 "리드 프레임을 갖는 볼 그리드 어레이 패키지(Ball grid array package with lead frame)", 미국특허공보 제 5706178 호 "패키지의 패드솔더 내부에 배치된 비아를 갖는 볼 그리드 어레이 집적회로 패키지(Ball grid array integrated circuit package that has vias located within the solder pads of a package)", 미국특허공보 제 5708567 호 "링 타입 히트싱크를 갖는 볼 그리드 어레이 반도체 패키지(Ball grid array semiconductor package with ring-type heat sink)", 미국특허공보 제 5729050 호 "반도체 패키지 기판 및 이를 이용한 볼 그리드 어레이 반도체 패키지(Semiconductor package substrate and ball grid array semiconductor package using same)", 미국특허공보 제 5741729 호 "집적회로용 볼 그리드 어레이 패키지(Ball grid array package for an integrated circuit)", 미국특허공보 제 5748450 호 "더미 볼을 사용한 비지에이 패키지 및 이의 리페어링 방법(BGA package using a dummy ball and a repairing method thereof)", 미국특허공보 제 5796170 호 "볼 그리드 어레이 집적회로 패키지(Ball grid array integrated circuit packages)" 등에 좀더 상세하게 제시되어 있다.
근래에 들어, 전자기기와 정보기기의 정보처리 속도가 고속화함에 따라 이에 사용되는 BGA 반도체 패키지의 구동속도 또한 매우 빠르게 고속화되고 있으며, 이러한 BGA 반도체 패키지의 고속화 추세에 맞추어 BGA 반도체 패키지에서 발생하는 열을 원활하게 방출시키기 위한 다양한 방법들이 심도깊게 연구되고 있다.
상술한 종래의 BGA 반도체 패키지에서, 통상, 폴리이미드층과 반도체칩 사이에는 "엘라스토머"라 명명되는 비도전성의 응력완충제가 개재되는 것이 일반적이다. 이러한 엘라스토머는 외부의 충격이 반도체칩으로 전달되는 것을 완충 차단시킴으로써, 반도체칩이 외력에 의해 손상되는 것을 미리 방지시키는 역할을 수행한다.
그런데, 이러한 엘라스토머는 반도체칩을 외력으로부터 보호하는 중요한 역할을 수행하기는 하지만, 상술한 바와 같이, 비도전성 특성을 보유하기 때문에, 반도체칩의 열방출 측면에서보면, 엘라스토머는 오히려, 반도체칩의 원활한 열방출을 크게 방해하여, 반도체칩의 열방출 특성을 현저히 저하시키는 주요 원인으로 작용하게 된다.
이와 같이, 엘라스토머가 반도체칩의 신속한 열방출을 방해하는 요인으로 작용하고, 이로 인해, 반도체칩의 열방출 특성이 현저히 저하되는 경우, 반도체칩은 정상적인 동작을 수행하지 못하게 되고, 결국, 반도체칩은 "열화고장" 등의 문제점을 일으키게 된다.
이러한 문제점으로 인해, 반도체칩이 정상적인 동작을 수행하지 못하는 경우, 이를 채용한 전자기기, 정보기기 또한 원활한 동작을 수행하지 못하게 되며, 결국, 제품의 신뢰성 및 수명이 현저히 단축되는 또 다른 문제점이 야기된다.
따라서, 본 발명의 목적은 종래의 엘라스토머를 다른 구성물로 대체하고, 이를 통해, "반도체칩 보호기능"과 반도체칩의 "원활한 열방출"이 동시에 확보될 수 있도록 하는데 있다.
본 발명의 다른 목적은 반도체칩의 원활한 열방출을 유도함으로써, 반도체칩의 정상적인 동작을 확보하는데 있다.
본 발명의 또 다른 목적은 반도체칩의 정상적인 동작을 유도함으로써, 이를 채용한 전자기기, 정보기기의 신뢰성 및 수명을 정상적으로 유지시키는데 있다.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.
도 1은 본 발명에 따른 반도체 패키지의 형상을 도시한 사시도.
도 2는 도 1의 단면도.
도 3은 본 발명에 따른 반도체 패키지를 실장한 인쇄회로기판이 마더보드상에 탑재되는 형상을 도시한 예시도.
상기와 같은 목적을 달성하기 위하여 본 발명에서는 폴리이미드층과 반도체칩 사이에 배치되어 있던 종래의 엘라스토머를 제거하고, 그 자리에 양쪽면이 예컨대, 접착제층으로 커버된 열전도층을 배치한다. 이때, 본 발명의 열전도층은 예컨대, 카파 또는 알루미늄으로 이루어진 금속재질을 갖으며, 접착제층은 예컨대, 폴리이미드 재질을 갖는다.
여기서, 열전도층의 재질을 이루는 카파 또는 알루미늄은 널리 알려진 바와 같이, 열전도도가 매우 높기 때문에, 본 발명의 열전도층이 폴리이미드층과 반도체칩 사이에 개재되는 경우, 반도체칩은 상술한 열전도층을 매개로 좀더 신속한 열방출을 달성할 수 있다.
또한, 접착제층을 이루는 폴리이미드는 널리 알려진 바와 같이, 충격 완충도가 매우 높기 때문에, 본 발명의 열전도층이 접착제층을 양쪽면에 형성한 상태로 폴리이미드층과 반도체칩 사이에 개재되는 경우, 접착제층은 외부의 충격이 반도체칩으로 전달되는 것을 완충 차단시키게 되고, 결국, 본 발명의 접착제층을 개재시킨 반도체칩은 외력에 의한 손상을 미리 방지받을 수 있게 된다.
이와 같이, 본 발명이 실시되는 경우, 열전도층은 "반도체칩 보호기능"과 반도체칩의 "원활한 열방출"을 동시에 수행할 수 있게 되며, 그 결과, 반도체칩은 특별한 고장 없이, 자신에게 주어진 기능을 정상적으로 유지할 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지를 좀더 상세히 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 본 발명에 따른 반도체 패키지는 전체적으로 보아, 반도체칩(10), 폴리이미드층(30), 솔더볼들(60)로 구성된다.
이때, 반도체칩(10)의 일면, 예컨대, 상부면에는 다수개의 본딩패드들(50)이 배치되는데, 이러한 본딩패드들(50)은 일례로, 반도체칩(10)의 테두리를 따라 줄지어 형성될 수도 있고, 다른 예로, 반도체칩(10)의 중앙을 따라 줄지어 형성될 수도 있다.
도 1에는 일례로, 본딩패드들(50)이 반도체칩(10)의 에지를 따라 줄지어 형성된 경우가 도시된다. 이 경우, 본 발명의 반도체칩(10)은 에지 본딩패드 타입을 이룬다.
이러한 본딩패드들(50)은 후술하는 빔리드들(40)과 전기적으로 연결되어, 외부의 회로블록, 예컨대, 인쇄회로기판(200)과 일련의 통전로를 형성함으로써, 인쇄회로기판(200)으로부터 출력된 전기적인 신호가 반도체칩(10)으로 신속히 입력될 수 있도록 하거나, 그 반대로, 반도체칩(10)으로부터 출력된 전기적인 신호가 인쇄회로기판(200)으로 신속히 입력될 수 있도록 하는 역할을 수행한다.
이때, 도면에 도시된 바와 같이, 반도체칩(10)의 상부에는 일례로, 25㎛~125㎛의 두께를 갖는 열전도층(20)이 배치되는데, 이러한 열전도층(20)은 자신의 양쪽면을 예컨대, 25㎛~75㎛의 두께를 유지하며, 폴리이미드 재질을 갖는 접착제층(23)으로 커버하고 있다. 이러한 접착제층(23)은 일례로, 열전도층(20)의 하부면을 커버한 언더 접착제층(21)과 열전도층(20)의 상부면을 커버한 어퍼 접착제층(22)으로 이루어진다. 물론, 상술한 접착제층(23)의 두께 25㎛~75㎛는 언더 접착제층(21)과 어퍼 접착제층(22)이 각각 개별적으로 유지하는 두께이다.
이 열전도층(20)은 종래의 엘라스토머를 대체할 수 있는 본 발명의 요지를 이루는 구성물로, 물론, 종래의 반도체 패키지에는 전혀 구비되지 않았던 완전히 새로운 구성물이다.
이러한 본 발명의 열전도층(20)은 바람직하게, 금속재질, 예컨대, 카파 또는 알루미늄 재질로 이루어진다.
통상, 열전도층(20)의 재질을 이루는 카파 또는 알루미늄은 열전도도가 매우 높은 물질로 알려져 있기 때문에, 이러한 재질을 갖는 본 발명의 열전도층(20)이 폴리이미드층(30)과 반도체칩(10) 사이에 개재되는 경우, 반도체칩(10)은 종래의 엘라스토머가 배치되어 있던 것과 대조적으로, 열전도층(20)을 매개로 하여 매우 원활한 열방출을 달성할 수 있다.
종래의 경우, 폴리이미드층과 반도체칩 사이에 개재되었던 엘라스토머는 비도전성 특성을 보유하였기 때문에, 반도체칩의 원활한 열방출을 크게 방해하여, 반도체칩의 열방출 특성을 현저히 저하시키는 주요 원인으로 작용하였으며, 그 결과, 이를 채용한 반도체칩은 정상적인 동작을 수행하지 못하였고, 결국, 반도체칩은 "열화고장" 등의 문제점을 일으키게 되었다.
그러나, 본 발명의 경우, 폴리이미드층(30)과 반도체칩(10) 사이에 개재되는 열전도층(20)은 상술한 바와 같이, 열전도 특성이 우수한 카파 또는 알루미늄 재질로 이루어지기 때문에, 결국, 본 발명의 열전도층(20)은 반도체칩(10)이 좀더 원활한 열방출을 이룰 수 있도록 유도하게 되며, 그 결과, 이를 채용한 반도체칩(10)은 "열화고장" 등의 문제점 없이 정상적인 동작을 신속히 수행할 수 있게 된다.
결국, 본 발명이 실시되면, 반도체칩(10)은 정상정인 동작을 장시간 유지할 수 있으며, 이를 채용한 전자기기, 정보기기 또한 자신의 신뢰성 및 수명을 정상적으로 유지할 수 있다.
이때, 만약, 생산라인에서, 열전도층(20)에 별다른 추가 구조물을 설치하지 않은 상태로, 단지, 열전도층(20)만을 단독으로 폴리이미드층(30)과 반도체칩(10) 사이에 개재시키면, 반도체칩(10)이 외력으로부터 안정적으로 보호받지 못하는 또 다른 문제점이 야기될 수 있다.
이는 종래의 엘라스토머는 내충격성이 우수한 응력완충재질로 이루어져, 비록, 열방출 능력에는 한계를 지니고 있지만, 반도체칩 보호측면에서만은 매우 우수한 특성을 나타낼 수 있는데 반해, 본 발명의 열전도층은 열전도성이 우수한 금속재질로 이루어져, 비록 열전도성에는 우수한 특성을 지니고 있지만, 반도체칩 보호 측면에서만은 큰 신뢰성을 보유하고 있지 못하기 때문이다.
본 발명에서는 이를 감안하여, 상술한 바와 같이, 열전도층(20)의 양쪽면에 폴리이미드 재질의 접착제층(23)을 미리 형성시킨다.
이 접착제층(23)을 이루는 폴리이미드는 널리 알려진 바와 같이, 충격 완충도가 매우 높기 때문에, 본 발명의 열전도층(20)이 접착제층(23)을 양쪽면에 형성한 상태로 폴리이미드층(30)과 반도체칩(10) 사이에 개재되는 경우, 접착제층(23)은 외부의 충격이 반도체칩(10)으로 전달되는 것을 완충 차단시키게 되고, 결국, 본 발명의 접착제층(23)을 개재시킨 반도체칩(10)은 외력에 의한 손상을 미리 방지받을 수 있게 된다.
결국, 본 발명이 실시되면, 반도체 패키지는 열전도층(20)의 작용에 의해 신속한 "반도체칩 열방출기능"을 수행받을 수 있음과 아울러, 접착제층(23)의 작용에 의해 안정적인 "반도체칩 보호기능"를 수행받을 수 있게 된다. 즉, 본 발명이 실시되면, 반도체 패키지는 "반도체칩 열방출기능"과 "반도체칩 보호기능"을 동시에 수행받을 수 있게 됨으로써, 우수한 성능을 장시간 유지할 수 있게 되는 것이다.
이때, 도면에 도시된 바와 같이, 접착제층(23)의 어느 하나, 예컨대, 어퍼 접착제층(22)의 상부에는 어퍼 접착제층(22)과 접촉된 상태로 폴리이미드층(30)의 저부에 매설되며, 폴리이미드층(30)의 외부로 연장되는 빔리드들(40)이 배치된다. 이러한 빔리드들(40)은 반도체칩(10)의 에지를 따라 연속 배열된 본딩패드들(50)과 전기적으로 연결되는데, 이 경우, 반도체칩(10)과 외부의 인쇄회로기판(200)은 빔리드들(40)을 매개로하여, 일련의 전기적인 통전로를 형성한다.
여기서, 폴리이미드층(30)의 상부면에는 예컨대, 원형상을 갖는 다수개의 솔더볼윈도우들(31)이 형성된다. 이러한 솔더볼윈도우들(31)은 솔더볼들(60)이 안착될 수 있는 영역을 미리 정의하는 역할을 수행함과 아울러, 폴리이미드층(30)을 오픈시켜, 폴리이미드층(30)의 저부에 매설된 빔리드들(40)이 솔더볼들(60)과 접촉될 수 있도록 하는 게이트 역할을 수행한다. 이 경우, 솔더볼윈도우들(31)에 안착된 솔더볼들(60)은 외부로 노출된 빔리드들(40)과 전기적으로 연결된다.
이러한 솔더볼들(60)은 도 2에 도시된 바와 같이, 빔리드들(40)과 전기적으로 접촉된 상태로 인쇄회로기판(200)과 전기적으로 연결되며, 이 경우, 반도체칩(10)으로부터 출력되어 빔리드들(40)을 통해 전달되는 전기적인 신호는 솔더볼들(60)을 경유하여 인쇄회로기판(200)으로 신속히 입력될 수 있다.
이때, 솔더볼들(60)과 빔리드들(40) 사이에는 예컨대, Ni, Au 합금재질의 도금층(52)이 개재되는데, 이러한 도금층(52)은 빔리드들(40)의 표면에 개별적으로 코팅된 상태로 각 솔더볼들(60)과 접촉됨으로써, 솔더볼윈도우들(31)에 안착된 솔더볼들(60)이 빔리드들(40)과 좀더 안정적인 접촉구조를 이룰 수 있도록 보조한다.
여기서, 도면에 도시된 바와 같이, 빔리드들(40)과 폴리이미드층(30)과의 계면에는, 접촉층(51)이 개재되는데, 이러한 접촉층(51)은 일정한 접촉력을 빔리드들(40)에 제공하여, 빔리드들(40)이 폴리이미드층(30)과 좀더 견고한 접촉력을 장시간 유지할 수 있도록 보조한다.
상술한 본 발명에서, 인쇄회로기판(200)으로부터 출력된 전기적인 신호는 솔더볼(60), 빔리드(40), 본딩패드(50) 등을 경유하여, 반도체칩(10)으로 입력된다. 역으로, 반도체칩(10)으로부터 출력된 전기적인 신호는 본딩패드(50), 빔리드(40), 솔더볼(60)을 경유하여 인쇄회로기판(200)으로 입력된다. 이러한 전기신호 입·출력 과정을 통해 반도체칩(10)은 신속한 구동을 이루게 되며, 이에 비례하여, 반도체칩(10)에서는 많은 량의 열이 방출되게 된다.
이때, 본 발명에서는 상술한 바와 같이, 반도체칩(10)과 폴리이미드층(30) 사이에 열전도도가 매우 높은 금속재질의 열전도층(20)을 배치하기 때문에, 반도체칩(10)이 고속동작에 의해 많은 양의 열을 발산하더라도, 이를 열전도층(20)을 이용하여, 좀더 원활하게 방출할 수 있게 되며, 그 결과, 열방출의 미비로 인한 반도체칩(10)의 고장을 미리 방지할 수 있다.
여기서, 반도체칩(10)의 고속동작에 의해 발생된 열의 약 90%는 본딩패드들(50), 빔리드들(40), 솔더볼들(60), 인쇄회로기판(200)으로 구성되는 일련의 경로와, 반도체칩(10)의 이면, 열전도층(20), 솔더볼들(60), 인쇄회로기판(200)으로 구성되는 다른 일련의 경로를 따라 외부로 신속히 방출된다.
한편, 도 3에 도시된 바와 같이, 본 발명의 반도체 패키지(100)를 실장한 인쇄회로기판(200,201)은 소켓(301)의 소켓홈(302)에 자신의 측부를 삽입시켜, 마더보드(300)상에 탑재됨으로써, 전자기기 또는 정보기기의 핵심부품으로 작용한다.
이때, 종래의 경우, 반도체 패키지는 엘라스토머에 의한 열방출 제한으로 인해, 인쇄회로기판상에 10개 이상이 실장되기가 힘들었다.
그러나, 본 발명의 반도체 패키지(100)는 상술한 열전도층(20)의 작용으로 인해 종래에 비해 약 13%~20% 정도 향상된 열방출을 달성할 수 있기 때문에, 인쇄회로기판(200,201)의 양 면에 예컨대, 각각 8개씩 16개가 실장될 수 있다. 도 3에는 일례로, 본 발명의 반도체 패키지(100)가 인쇄회로기판(201,201)의 양 면에 각각 6개씩 12개가 실장된 경우가 도시된다.
또한, 종래의 경우, 반도체 패키지를 실장한 인쇄회로기판은 반도체 패키지의 열방출 미비로 인해, 마더보드상에 1개 이상이 실장되기가 힘들었다.
그러나, 본 발명의 반도체 패키지(100)를 실장한 인쇄회로기판(200,201)은 상술한 바와 같이, 본 발명의 반도체 패키지(100)가 원활한 열방출을 이룰 수 있기 때문에, 마더보드(300)상에 예컨대, 3개까지 탑재될 수 있다. 도 3에는 일례로, 인쇄회로기판(200,201)이 마더보드(300)상에 2개가 탑재된 경우가 도시된다.
이후, 인쇄회로기판(200,201)을 매개로 마더보드(300)상에 탑재된 본 발명의 반도체 패키지(100)는 인쇄회로기판(200,201)과 신속한 전기신호 교환을 실행함으로써, 마더보드(300)와 연계된 전자기기, 정보기기가 자신에게 부여된 동작을 안정적으로 실행할 수 있도록 한다.
이상의 설명에서와 같이, 본 발명에서는 엘라스토머를 금속재질의 다른 구성물로 교체하고, 이를 통해, 반도체칩의 고속동작에 의해 발생되는 열이 신속히 방출될 수 있도록 함으로써, 반도체칩의 고장을 미리 방지할 수 있다.
이러한 본 발명은 생산라인에서 제조되는 전 품종의 반도체 패키지에서 전반적으로 유용한 효과를 나타낸다.
그리고, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.
이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 반도체 패키지에서는 폴리이미드층과 반도체칩 사이에 양쪽면이 예컨대, 접착제층으로 커버된 열전도층을 배치한다. 이때, 본 발명의 열전도층은 예컨대, 카파 또는 알루미늄으로 이루어진 금속재질을 갖으며, 접착제층은 예컨대, 폴리이미드 재질을 갖는다.
이러한 열전도층의 재질을 이루는 카파 또는 알루미늄은 널리 알려진 바와 같이, 열전도도가 매우 높기 때문에, 본 발명의 열전도층이 폴리이미드층과 반도체칩 사이에 개재되는 경우, 반도체칩은 상술한 열전도층을 매개로 좀더 신속한 열방출을 달성할 수 있게 되며, 결국, 특별한 고장 없이, 자신에게 주어진 기능을 정상적으로 유지할 수 있게 된다.

Claims (6)

  1. 일면에 다수개의 본딩패드들을 갖는 반도체칩과;
    양쪽면에 접착제층이 형성되며, 한쪽면에 형성된 상기 접착제층을 매개로 상기 일면상에 부착된 열전도층과;
    상기 열전도층의 다른 한쪽면에 형성된 상기 접착제층을 매개로 상기 열전도층상에 부착되며, 다수개의 솔더볼윈도우들이 배치된 폴리이미드층과;
    상기 다른 한쪽면에 형성된 상기 접착제층과 접촉되며, 상기 폴리이미드층의 저부에 매설되고, 상기 솔더볼윈도우들을 통해 상기 폴리이미드층의 상부로 노출되며, 상기 폴리이미드층의 저부로 연장되어 상기 본딩패드들과 전기적으로 연결되는 빔리드들과;
    상기 빔리드들과 전기적으로 접촉된 상태로 상기 솔더볼윈도우들상에 얹혀지며, 인쇄회로기판과 전기적으로 접촉되는 다수개의 솔더볼들을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 열전도층의 재질은 금속인 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서, 상기 금속은 카파 또는 알루미늄으로 이루어진 그룹으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서, 상기 열전도층은 25㎛~125㎛의 두께를 갖는 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서, 상기 접착제층은 폴리이미드 재질로 이루어지는 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서, 상기 접착제층은 25㎛~75㎛의 두께를 갖는 것을 특징으로 하는 반도체 패키지.
KR1019980057059A 1998-12-22 1998-12-22 반도체 패키지 KR20000041232A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057059A KR20000041232A (ko) 1998-12-22 1998-12-22 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057059A KR20000041232A (ko) 1998-12-22 1998-12-22 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20000041232A true KR20000041232A (ko) 2000-07-15

Family

ID=19564469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057059A KR20000041232A (ko) 1998-12-22 1998-12-22 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20000041232A (ko)

Similar Documents

Publication Publication Date Title
KR0163871B1 (ko) 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지
KR100842910B1 (ko) 스택 패키지
US5990550A (en) Integrated circuit device cooling structure
US7473993B2 (en) Semiconductor stack package and memory module with improved heat dissipation
KR100301649B1 (ko) 반도체장치
KR101146973B1 (ko) 패키지 프레임 및 그를 이용한 반도체 패키지
KR100876899B1 (ko) 반도체 패키지
WO2006132151A1 (ja) インタポーザおよび半導体装置
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
KR20060136262A (ko) 패키지 프레임 및 그를 이용한 반도체 패키지
US7723843B2 (en) Multi-package module and electronic device using the same
KR960000222B1 (ko) 히트-싱크를 갖춘 반도체 패키지
KR100980526B1 (ko) 낮은 저항 및 인덕턴스를 갖는 고 전류 반도체 디바이스 및고 전류 전자 시스템
US7310224B2 (en) Electronic apparatus with thermal module
KR20000041232A (ko) 반도체 패키지
CN111213234B (zh) 半导体组装件
US7190056B2 (en) Thermally enhanced component interposer: finger and net structures
KR100233861B1 (ko) Bga 반도체 패키지
KR100276858B1 (ko) 향상된패드설계를갖는전자패키지
KR100570512B1 (ko) 칩 스케일형 반도체 패키지
KR100195504B1 (ko) 열 방출형 볼 그리드 어레이(bga) 패키지
US6265769B1 (en) Double-sided chip mount package
US20070096333A1 (en) Optimal stacked die organization
KR20120031817A (ko) 반도체 칩 내장 기판 및 이를 포함하는 적층 반도체 패키지
US20230268290A1 (en) Semiconductor Devices Having Supportive Plating Structures

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination