KR20000039664A - Frequency variable manchester coding system - Google Patents

Frequency variable manchester coding system Download PDF

Info

Publication number
KR20000039664A
KR20000039664A KR1019980055070A KR19980055070A KR20000039664A KR 20000039664 A KR20000039664 A KR 20000039664A KR 1019980055070 A KR1019980055070 A KR 1019980055070A KR 19980055070 A KR19980055070 A KR 19980055070A KR 20000039664 A KR20000039664 A KR 20000039664A
Authority
KR
South Korea
Prior art keywords
manchester
clock
event
output
data
Prior art date
Application number
KR1019980055070A
Other languages
Korean (ko)
Other versions
KR100285538B1 (en
Inventor
조경연
이철동
최종찬
이성철
Original Assignee
김춘호
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김춘호, 전자부품연구원 filed Critical 김춘호
Priority to KR1019980055070A priority Critical patent/KR100285538B1/en
Publication of KR20000039664A publication Critical patent/KR20000039664A/en
Application granted granted Critical
Publication of KR100285538B1 publication Critical patent/KR100285538B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/02Input circuits
    • H03K21/026Input circuits comprising logic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

PURPOSE: A frequency variable manchester coding system is provided to vary a manchester code into RF signal and generate original data and data clock by decoding the varied manchester code. CONSTITUTION: A frequency variable manchester coding system comprises a manchester encoding unit and a manchester decoding unit. The manchester encoding unit comprises a first clock divider(200) dividing the frequency of system clock into 1/(2*n) a data generating system, and a manchester encoder(300) encoding the data generated from the generator to generate manchester codes coded to 2*n times frequency. The manchester decoding unit comprises a positive edge detector(500), a negative edge detector(600), a gate portion(700), an effective event detector(800), a data reproduction portion(750) and a decoding clock generator(800).

Description

주파수 가변 맨체스터 코딩 시스템Frequency Adjustable Manchester Coding System

본 발명은 맨체스터 코딩 시스템에 관한 것으로, 보다 상세하게는 자기장을 이용하는 무선(radio frequency) 통신에 적합하도록 고주파 신호로 주파수 가변된 맨체스터 코드를 생성하고, 주파수 가변된 맨체스터 코드를 원래의 데이터로 복원하는 주파수 가변 맨체스터 코딩 시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Manchester coding system, and more particularly, to generate a Manchester code having a frequency variable with a high frequency signal suitable for radio frequency communication using a magnetic field, and to restore the Manchester code having the frequency variable to original data. A variable frequency Manchester coding system.

일반적으로 디지탈 데이터를 수신할 때, 그 수신단에서는 노이즈 및 지터(jitter)가 수신 데이터에 도입되는 문제가 있으며, 특히 클럭이 없는 경우에, 입력 데이터의 시작 및 끝을 알수가 없으며, 비트셀의 폭과 입력 데이터의 순서를 결정할 수가 없다. 또한, 2진화 데이터는 대부분의 수신기들이 처리할 수 없는 비트패턴에 따른 DC성분 또는 제로 주파수신호를 포함하고 있으므로, 이러한 DC성분을 제거하거나 수용하는데 부가적인 회로가 필요하다.In general, when receiving digital data, there is a problem that noise and jitter are introduced into the received data at the receiving end. In particular, when there is no clock, the start and end of the input data cannot be known, and the width of the bit cell is unknown. Cannot determine the order of input data. In addition, since the binarized data includes a DC component or a zero frequency signal according to a bit pattern that cannot be processed by most receivers, additional circuits are required to remove or accommodate such DC components.

상술한 디지탈 데이터의 수신시 발생하는 클럭의 비동기 및 DC 레벨의 문제를 극복하기 위하여, 도 1에 예시된 바와 같이, 송신될 데이터를 코드 변환하여 전송하는 맨체스터 코딩이 제안되었다. 맨체스터 코딩은 송신측에서 XOR (Exclusive-OR) 게이트로 구성된 맨체스터 인코더(20)를 이용하여 시스템(10)에서 생성된 데이터와 데이터 클럭(CLK)을 XOR함으로써 데이터를 맨체스터 코드로 변환하여 전송하는 것이다.In order to overcome the problems of asynchronous and DC levels of the clock generated when receiving the digital data described above, Manchester coding has been proposed to transcode and transmit the data to be transmitted, as illustrated in FIG. 1. Manchester coding converts data into Manchester code by XORing the data generated by the system 10 and the data clock CLK using a Manchester encoder 20 configured with an XOR (Exclusive-OR) gate at the transmitting side. .

한편, 도 2에는 도 1의 맨체스터 인코더측에서 전송된 맨체스터 코드를 수신하여 이를 원래의 데이터로 복호화하기 위한 맨체스터 디코더의 상세 구성으로서, 이 맨체스터 디코더는 본 발명과 동일한 출원인에 의해 1994년8월3일 제21890호로 특허출원되고 1998년6월9일 등록된 특허 제149720호에 개시되어 있다. 도 2에 도시된 종래 기술의 맨체스터 디코더는 입력되는 맨체스터 코드 데이터의 이벤트(event), 즉 상승 에지와 하강 에지를 검출하여 검출된 이벤트중에서 유효한 이벤트만을 받아들이는 구조로 되어 있다. 보다 상세히 말해서, 도 2의 맨체스터 디코더는 로컬 클럭에 따라서 맨체스터 코드 데이터의 상승 에지 이벤트를 검출하는 제 1 검출기(30), 로컬 클럭에 따라서 맨체스터 코드 데이터의 하강 에지 이벤트를 검출하는 제 2 검출부(40), 제 1 및 제 2 검출부(30 및 40)에 의해 검출된 상승 또는 하강 이벤트 검출신호를 윈도우 신호에 따라 선택적으로 출력하는 게이팅부(50), 상승 및 하강에지 검출부(30 및 40)로부터의 출력과 게이팅부(50)의 선택적인 이벤트 검출신호를 수신하여 윈도우 신호를 발생하여 게이팅부(300)에 제공하는 윈도우 발생부(60) 및 게이팅부(50)의 출력에 따라서 셋트(set)되거나 리셋트(reset)되어 맨체스터 코드 데이터를 원래의 데이터로 디코딩하여 출력하는 데이터 발생기(60)를 포함한다.On the other hand, Figure 2 is a detailed configuration of the Manchester decoder for receiving the Manchester code transmitted from the Manchester encoder side of Figure 1 to decode it to the original data, which Manchester decoder 3 August 1994 by the same applicant as the present invention Patent No. 21890 is disclosed in patent No. 149720, filed June 9, 1998. The prior art Manchester decoder shown in FIG. 2 is configured to detect an event of input Manchester code data, i.e., a rising edge and a falling edge, and to accept only valid events among the detected events. More specifically, the Manchester decoder of FIG. 2 includes a first detector 30 for detecting a rising edge event of Manchester code data according to a local clock, and a second detector 40 for detecting a falling edge event of Manchester code data according to a local clock. ), The gate unit 50 and the rising and falling edge detection unit 30 and 40 for selectively outputting the rising or falling event detection signal detected by the first and second detection units 30 and 40 according to the window signal. It is set according to the output of the window generator 60 and the gating unit 50 which receives the output and the selective event detection signal of the gating unit 50 to generate a window signal and provide it to the gating unit 300. And a data generator 60 that is reset to decode and output Manchester code data into original data.

윈도우 발생부(70)는 제 1 및 제 2 검출부(30, 40)에서 검출된 상승 및 하강 에지 이벤트중에서 유효 이벤트를 판단하는 카운터를 구비한다. 윈도우 발생부(70)내 카운터는 맨체스터 코드로부터 제 1 검출부(30) 또는 하강에지 검출부(40)에 의해 상승에지 또는 하강에지중 어느하나의 유효 이벤트가 검출되면, 카운트를 시작하고 일정 시간내에 존재하는 이벤트는 무시하는 동작을 수행한다.The window generator 70 includes a counter for determining a valid event among rising and falling edge events detected by the first and second detection units 30 and 40. The counter in the window generating unit 70 starts counting and exists within a predetermined time when the valid event of either the rising edge or the falling edge is detected by the first detection unit 30 or the falling edge detection unit 40 from the Manchester code. The event to ignore is performed.

한편, 래치로 구성된 데이터 생성부(60)는 입력된 맨체스터 코드에 하강 에지가 발생하면 래치를 셋트하여 논리 1을 디코딩된 값으로 생성하고, 상승에지가 발생하면 래치를 리셋하여 논리 0을 디코딩된 값으로 생성하는 방식으로 복원된 데이터를 생성하여 출력한다.On the other hand, the data generation unit 60 configured as a latch generates a logic 1 as a decoded value by setting a latch when a falling edge occurs in the input Manchester code, and resets the latch to decode the logic 0 when a rising edge occurs. The restored data is generated and output in the manner of generating by value.

그러나, 도 2에 도시된 종래의 맨체스터 디코더는 첫 번째 상승 또는 하강에지 이벤트가 발생할 때, 윈도우신호 발생부(50)내 카운터에 클럭을 공급하여 계속적인 카운트 동작을 수행시키도록 구성되어 있다. 따라서, 다음번의 새로운 맨체스터 코드가 일정시간이 경과된 이후에 발생하면, 윈도우신호 발생부(50)내 래치를 리셋트한 다음에야 비로소 다음번의 맨체스터 코드를 받아들여 디코딩 동작을 수행하여야한다.However, the conventional Manchester decoder illustrated in FIG. 2 is configured to supply a clock to the counter in the window signal generator 50 to perform a continuous count operation when the first rising or falling edge event occurs. Therefore, when the next new Manchester code is generated after a predetermined time has elapsed, the next Manchester code must be accepted and the decoding operation can be performed only after the latch in the window signal generator 50 is reset.

또한, 상술한 구성의 맨체스터 코딩 방식은 근본적으로 데이터에 시스템 클럭을 XOR하는 방식을 이용하여 전송 데이터를 인코딩하기 때문에, 결국 인코딩된 맨체스터 코드의 주파수는 시스템 클럭의 주파수 대역의 범위로 국한된다. 이와 같은 저 주파수의 신호는 유선통신 시스템에서는 아무런 문제없이 사용될 수 있다. 그러나, 예로, 약 120KHz 이상의 주파수대역을 이용하는 근거리 무선(radio frequency) 통신 시스템에 저주파 신호를 적용하면, 데이터 전송 효율이 저하된다. 이것은 무선 통신시스템에서 고주파 신호의 전송이 저주파 신호의 전송보다 상대적으로 유리하기 때문인 것으로, 상술한 종래 기술에 따라 생성된 저주파로 국한된 맨체스터 코드를 그대로 무선통신 시스템에 적용하기에는 불리하다는 문제가 있다.In addition, since the Manchester coding scheme of the above-described configuration essentially encodes the transmission data using a method of XORing the system clock to the data, the frequency of the encoded Manchester code is limited to the range of the frequency band of the system clock. Such low frequency signals can be used without any problem in wired communication systems. However, for example, when a low frequency signal is applied to a radio frequency communication system using a frequency band of about 120 KHz or more, data transmission efficiency is lowered. This is because the transmission of the high frequency signal in the wireless communication system is more advantageous than the transmission of the low frequency signal, and there is a problem that it is disadvantageous to apply the Manchester code limited to the low frequency generated according to the above-described prior art to the wireless communication system as it is.

따라서, 상술한 맨체스터 코딩 방식을 이용하여 코딩된 맨체스터 코드를 유선통신에 비하여 상대적으로 고주파를 사용하는 근거리 무선통신에 적용하는 경우에는 시스템 클럭의 주파수 대역의 범위로 국한된 저주파의 맨체스터 코드를 특정한 변조 수단을 이용하여 고주파 신호로 가변시켜 주어야 한다.Therefore, when the Manchester code coded using the above-described Manchester coding scheme is applied to short-range wireless communication using a relatively high frequency compared to wired communication, a low-frequency Manchester code limited to a range of frequency bands of a system clock is specified. It should be converted into high frequency signal by using.

그러므로, 본 발명은 상술한 문제를 해결하고자 안출된 것으로서, 맨체스터 코드를 고주파의 신호로 가변시킬 수 있는 맨체스터 인코딩 장치를 제공하는 것을 그 목적으로 한다.Accordingly, an object of the present invention is to provide a Manchester encoding apparatus capable of varying a Manchester code into a high frequency signal, which is intended to solve the above-described problem.

본 발명의 다른 목적은 주파수 가변된 맨체스터 코드를 디코딩하여 원래의 데이터와 데이터 클럭을 생성할 수 있는 맨체스터 디코딩 장치를 제공하는 것이다.It is another object of the present invention to provide a Manchester decoding apparatus capable of decoding original frequency coded Manchester codes to generate original data and data clocks.

상술한 목적을 달성하기 위한 본 발명의 맨체스터 코딩 시스템은 맨체스터 인코딩 장치와 맨체스터 디코딩 장치를 포함하며,Manchester coding system of the present invention for achieving the above object includes a Manchester encoding device and Manchester decoding device,

상기 맨체스터 인코딩 장치는: 외부로부터 인가되는 시스템 클럭의 주파수를 1/(2*n)배로 분주하여 분주된 클럭을 생성하는 제 1 클럭 분주 수단; 상기 제 1 클럭 분주 수단으로부터 생성된 분주된 클럭에 따라 데이터를 생성하는 데이터 생성 시스템; 상기 시스템 클럭을 인코딩 클럭으로 사용하여 상기 시스템에서 생성된 데이터를 인코딩하여 2*n배의 주파수로 코딩된 맨체스터 코드를 생성하는 맨체스터 인코더를 구비하며;The Manchester encoding apparatus includes: first clock divider means for dividing a frequency of a system clock applied from the outside by 1 / (2 * n) times to generate a divided clock; A data generation system for generating data in accordance with the divided clock generated from said first clock division means; A Manchester encoder that encodes the data generated in the system using the system clock as an encoding clock to produce a Manchester code coded at a frequency of 2 * n times;

상기 맨체스터 디코딩 장치는: 상기 맨체스터 코드의 하강에지 이벤트를 검출하여 하강이벤트 검출신호를 출력하는 하강에지 검출부; 상기 상승 및 하강에지 검출부로부터 출력된 상승및 하강에지 이벤트 신호를 유효 이벤트 판별신호에 따라 선택적으로 출력하는 게이팅 수단; 상기 게이팅 수단으로부터 선택적으로 출력되는 이벤트 검출 신호에 응답하여 동작하여 상기 상승 및 하강 이벤트중의 유효 이벤트를 판별하는 상기 유효 이벤트 판별신호를 상기 게이팅 수단에 제공하는 유효 이벤트 검출부; 상기 게이팅 수단으로부터 선택적으로 전달되는 이벤트 검출신호에 따라서 셋트되거나 리셋트되어 상기 맨체스터 코드로부터 복원된 데이터를 출력하는 데이터 재생부; 상기 게이팅 수단의 선택적인 출력을 1/(2*n)배로 분주하여 분주된 클럭을 디코딩 클럭으로서 생성하는 제 2 클럭 분주 수단을 구비하는 것을 특징으로 한다.The Manchester decoding apparatus includes: a falling edge detector for detecting a falling edge event of the Manchester code and outputting a falling event detection signal; Gating means for selectively outputting the rising and falling edge event signals output from the rising and falling edge detectors according to valid event determination signals; A valid event detection unit operable in response to an event detection signal selectively output from the gating means to provide the gating means with the valid event determination signal for determining a valid event during the rising and falling events; A data reproducing unit which is set or reset according to an event detection signal selectively transmitted from the gating means and outputs data recovered from the Manchester code; And second clock dividing means for dividing the selective output of said gating means by 1 / (2 * n) times to produce a divided clock as a decoded clock.

도 1은 전형적인 맨체스터 인코딩 장치의 개략적인 블록 구성도,1 is a schematic block diagram of a typical Manchester encoding device,

도 2는 종래 기술의 맨체스터 디코딩 장치의 블록 구성도,2 is a block diagram of a Manchester decoding apparatus of the prior art;

도 3은 본 발명에 따른 전송 데이터의 주파수 가변을 위한 맨체스터 인코딩 장치의 블록 구성도,3 is a block diagram of a Manchester encoding apparatus for varying the frequency of transmission data according to the present invention;

도 4는 도 3에 도시된 클럭 분주기의 상세 회로 구성도,4 is a detailed circuit diagram illustrating the clock divider shown in FIG. 3;

도 5는 종래 기술과 본 발명의 맨체스터 인코딩 장치에 의해 생성된 맨체스터 코드를 비교하기 위한 파형도,5 is a waveform diagram for comparing a Manchester code generated by the Manchester encoding apparatus of the prior art with the present invention;

도 6은 본 발명에 따른 주파수 가변된 맨체스터 코드를 복호화하는 맨체스터 디코딩 장치의 블록 구성도,6 is a block diagram of a Manchester decoding apparatus for decoding a frequency variable Manchester code according to the present invention;

도 7은 도 6에 도시된 유효 이벤트 검출부의 동작을 설명하는 파형도,FIG. 7 is a waveform diagram illustrating an operation of a valid event detection unit illustrated in FIG. 6;

도 8은 도 6의 주파수 가변 맨체스터 디코딩 장치에서 발생되는 파형도,8 is a waveform diagram generated in the frequency variable Manchester decoding apparatus of FIG.

도 9a 및 도 9b는 본 발명의 주파수 가변 맨체스터 인코딩 장치에 의해 생성된 맨체스터 코드에 부여되는 헤더 코드를 설명하기 위한 파형도.9A and 9B are waveform diagrams for explaining header codes applied to Manchester codes generated by the frequency variable Manchester encoding apparatus of the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

20, 200 : 맨체스터 인코더 300, 900 : 클럭 분주기20, 200: Manchester encoder 300, 900: Clock divider

500 : 상승 이벤트 검출부 600 : 하강 이벤트 검출부500: rising event detection unit 600: falling event detection unit

700 : 게이팅부 750 : 데이터 재생부700: gating unit 750: data reproducing unit

800 : 유효 이벤트 검출부 810 : 그레이코드 카운터800: valid event detection unit 810: gray code counter

820 : 유효 신호 생성부820: Effective signal generator

이하 본 발명은 첨부된 도면을 참조하여 다음과 같이 상세히 설명될 것이다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따라 구성된 주파수 가변을 위한 맨체스터 인코딩 장치의 블록 구성도로서, 클럭 분주기(200)와 맨체스터 인코더(300)를 포함한다.3 is a block diagram of a Manchester encoding apparatus for varying frequencies configured according to the present invention, and includes a clock divider 200 and a Manchester encoder 300.

클럭 분주기(200)는 시스템 클럭(CLK)을 분주하여 분주된 클럭을 데이터 클럭(도 5 참조)으로서 시스템(100)에 제공한다. 본 발명에서 예시되고 설명되는 시스템(100)은 대략 120KHz 이상의 주파수대역을 이용하는 근거리 무선(radio frequency) 통신에 사용되는 시스템으로, 클럭 분주기(200)에서 분주된 클럭에 따라 수신측으로 전송될 데이터를 생성한다. 본 발명에 따르면, 인코딩 클럭은 클럭 분주기(200)에서 분주된 데이터 클럭보다 높은 주파수를 가지며, 이러한 데이터 클럭은 인코딩 클럭과 다른 별도의 클럭을 사용하는 것보다 클럭의 동기를 맞추는데 유용하게 사용될 수 있다.The clock divider 200 divides the system clock CLK and provides the divided clock to the system 100 as a data clock (see FIG. 5). The system 100 illustrated and described in the present invention is a system used for radio frequency communication using a frequency band of about 120 KHz or more, and transmits data to be transmitted to a receiver according to a clock divided by the clock divider 200. Create According to the present invention, the encoding clock has a higher frequency than the data clock divided in the clock divider 200, and this data clock can be usefully used to synchronize the clock rather than using a separate clock from the encoding clock. have.

도 4를 참조하면, 도 3에 도시된 클럭 분주기(200)의 상세 구성이 도시된다. 도 4에 도시된 바와 같이 클럭 분주기(200)는 직렬 접속된 n개, 예로 두개의 T-형 플립플롭(210, 220)을 구비한다. 직렬 접속된 T-형 플립플롭(210, 220)은 2*n 분주 회로로서 동작하여, 입력된 시스템 클럭의 주파수를 1/(2*n), 즉 1/4 로 감소시킨 데이터 클럭(도 5 참조)을 출력한다. 따라서, 시스템(100)에서 생성되는 데이터는 시스템 클럭보다 1/(2*n), 즉, 1/4배로 감소된 주파수의 클럭에 동기된 데이터를 생성하여 맨체스터 인코더(300)로 제공된다.Referring to FIG. 4, a detailed configuration of the clock divider 200 shown in FIG. 3 is shown. As shown in FIG. 4, the clock divider 200 has n, for example, two T-type flip-flops 210 and 220 connected in series. The serially connected T-type flip-flops 210 and 220 operate as 2 * n frequency divider circuits, reducing the frequency of the input system clock to 1 / (2 * n), i.e., 1/4 (Fig. 5). Output). Accordingly, the data generated in the system 100 generates data synchronized with a clock of a frequency reduced by 1 / (2 * n), that is, 1/4 times the system clock, and is provided to the Manchester encoder 300.

XOR 게이트로 구성되는 맨체스터 인코더(300)는 외부로부터 인가되는 시스템 클럭(CLK)을 인코딩 클럭(도 5 참조)으로 사용하여 시스템(100)에서 제공된 데이터를 인코딩하여 2*n 주파수로 인코딩된 주파수 가변 맨체스터 코드를 출력한다.The Manchester encoder 300 composed of XOR gates uses a system clock (CLK) applied from the outside as an encoding clock (see FIG. 5) to encode data provided by the system 100 so that the frequency is encoded at 2 * n frequencies. Output Manchester code.

도 5는 본 발명의 주파수 가변 맨체스터 인코더에서 발생하는 신호를 예시한 파형도로서, 클럭 분주기(200)에서 출력된 데이터 클럭은 인코딩 클럭보다 1/4로 감소되어 있으며, 시스템(100)에서 생성되는 데이터는 맨체스터 인코더(300)에 의해 상술한 데이터 클럭과 XOR됨으로써 데이터 클럭보다 4배 높은 주파수의 클럭으로 인코딩되어 출력됨을 알 수 있다.FIG. 5 is a waveform diagram illustrating a signal generated by the variable frequency Manchester encoder according to the present invention. The data clock output from the clock divider 200 is reduced to one quarter of the encoding clock and generated by the system 100. The data is XORed by the above-described data clock by the Manchester encoder 300 to be encoded and output as a clock having a frequency four times higher than the data clock.

또한, 도 5에서 본 발명에 의해 생성된 주파수 가변 맨체스터 코드와 종래 기술에서 생성된 맨체스터 코드와의 비교로부터 알 수 있는 바와 같이, 본 발명의 맨체스터 코드는 종래 기술의 맨체스터 코드에 비하여 더욱 높은 주파수를 갖는 코드로서 생성될 수 있기 때문에, 별도의 변조 장비 또는 과정을 도입하지 않더라도 그대로 무선통신에 적용될 수 있을 것이다.In addition, as can be seen from the comparison between the variable frequency Manchester code generated by the present invention and the Manchester code generated in the prior art in FIG. 5, the Manchester code of the present invention has a higher frequency than the Manchester code of the prior art. Since it can be generated as a code having, it can be applied to wireless communication as it is without introducing a separate modulation equipment or process.

도 6은 도 3 및 도 4에 도시된 주파수 가변 맨체스터 인코딩 장치에 의해 전송된 주파수 가변 맨체스터 코드를 원래의 데이터로 복원하는 주파수 가변 맨체스터 디코딩 장치의 상세 블록 구성도를 도시한다.FIG. 6 shows a detailed block diagram of a frequency variable Manchester decoding apparatus for restoring original variable data to a frequency variable Manchester code transmitted by the frequency variable Manchester encoding apparatus shown in FIGS. 3 and 4.

본 발명의 맨체스터 디코딩 장치는 상승에지 검출부(500), 하강에지 검출부(600), 게이팅부(700), 유효 이벤트 검출부(800), 데이터 재생부(750) 및 디코딩 클럭 생성부(800)를 포함한다.The Manchester decoding apparatus of the present invention includes a rising edge detector 500, a falling edge detector 600, a gating unit 700, an effective event detector 800, a data reproducing unit 750, and a decoding clock generator 800. do.

상승에지 검출부(500)는 로컬 클럭에 따라 입력되는 맨체스터 코드의 상승에지변이를 래치하는 제 1의 D-형 플립플롭(510)과, 제 1의 플립플롭(510)의 반전출력(Q/)에 연결된 제 2의 D-형 플립플롭(520)과, 제 1 및 제 2 플립플롭(510 및 520)의 비반전출력(Q)을 논리곱하는 AND 게이트(530)를 구비한다. 한편, 하강에지 검출부(600)는 로컬 클럭에 따라 입력되는 맨체스터 코드의 하강에지변이를 래치하는 제 1의 D-형 플립플롭(610)과, 제 1의 플립플롭(610)의 반전출력(Q/)에 연결된 제 2의 D-형 플립플롭(620)과, 제 1 플립플롭(610) 및 제 2 플립플롭(620)의 반전출력(Q/)을 논리곱하는 AND 게이트(630)를 구비한다.The rising edge detector 500 includes a first D-type flip-flop 510 for latching rising edge variations of the Manchester code input according to a local clock, and an inverted output Q / of the first flip-flop 510. And a second D-type flip-flop 520 coupled to the AND gate 530 for ANDing the non-inverting output Q of the first and second flip-flops 510 and 520. On the other hand, the falling edge detection unit 600 is a first D-type flip-flop 610 for latching the falling edge transition of the Manchester code input in accordance with the local clock, and the inverted output of the first flip-flop 610 ( And a second D-type flip-flop 620 connected to Q /) and an AND gate 630 for ANDing the inverted outputs Q / of the first flip-flop 610 and the second flip-flop 620. do.

통상적으로, 맨체스터 디코더는 입력된 맨체스터 코드에서 0-to-1 트랜지션이 있는 경우 0인 데이터로, 1-to-0 트랜지션이 있는 경우 1인 데이터로 판독하는 것으로, 상승에지 검출부(500)는 자체적으로 발생되는 로컬 클럭에 따라서 입력되는 맨체스터 코드의 0-to-1 이벤트를 상승 에지로서 검출하며, 하강에지 검출부(600)는 로컬 클럭에 따라 맨체스터 코드의 1-to-0 이벤트를 하강 에지로서 검출한다. 상승에지 검출부(500) 및 하강에지 검출부(600)에 의해 검출된 상승에지 검출신호 및 하강에지 검출 신호는 게이팅부(700)로 제공된다.Typically, the Manchester decoder reads 0-to-1 data into 0 data when there is a 0-to-1 transition, and 1-to-0 data to 1, and the rising edge detector 500 itself. The 0-to-1 event of the Manchester code input according to the local clock generated by the rising edge is detected, and the falling edge detector 600 detects the 1-to-0 event of the Manchester code as the falling edge according to the local clock. do. The rising edge detection signal and the falling edge detection signal detected by the rising edge detector 500 and the falling edge detector 600 are provided to the gating unit 700.

게이팅부(700)는 상승에지 검출부(500)로부터의 출력과 유효 이벤트 검출부(800)로부터의 유효 이벤트 판별신호를 논리곱하여 상승에지 검출부(500)의 출력을 반전시켜 출력하는 제 1 NAND 게이트(710)과, 하강에지 검출부(600)로부터의 출력과 유효 이벤트 검출부(800)로부터의 유효 이벤트 판별신호를 논리곱하여 하강에지 검출부(600)의 출력을 반전시켜 출력하는 제 2 NAND 게이트(720)를 구비한다. 상술한 구성을 갖는 게이팅부(700)는 상승 검출부(500) 및 하강에지 검출부(600)에서 각기 검출된 이벤트 신호를 하기 설명되는 유효 이벤트 검출부(800)의 유효 이벤트 판별신호에 따라 데이터 재생부(750)로 선택적으로 전달되게한다. 보다 상세히 말해서, 게이팅부(700)는 유효 이벤트 검출부(800)로부터 유효 이벤트 판별신호가 출력될 때에만 제 1 및 제 2 NAND 게이트(7109, 720)에 제공된 상승 및 하강 이벤트 검출 신호를 반전시켜 데이터 재생부(750)로 전달한다. 게이팅부(700)에 의해 반전된 이벤트 검출 신호는 데이터 재생부(750)에서 상승 이벤트인 경우 논리 0로, 하강 이벤트인 경우 논리 1의 디코딩된 데이터로 생성된다.The gating unit 700 logically multiplies the output from the rising edge detector 500 and the valid event determination signal from the valid event detector 800 to invert and output the output of the rising edge detector 500 to output the first NAND gate 710. ) And a second NAND gate 720 that inverts the output of the falling edge detector 600 by performing an AND operation on the output from the falling edge detector 600 and the valid event determination signal from the valid event detector 800. do. The gating unit 700 having the above-described configuration includes an event signal detected by each of the rising detector 500 and the falling edge detector 600 according to the valid event determination signal of the valid event detector 800 described below. 750). In more detail, the gating unit 700 inverts the rising and falling event detection signals provided to the first and second NAND gates 7109 and 720 only when the valid event determination signal is output from the valid event detecting unit 800. Transfer to regeneration unit 750. The event detection signal inverted by the gating unit 700 is generated by the data reproducing unit 750 as logic 0 in the case of the rising event and logic decoded data in the case of the falling event.

한편, 게이팅부(700)를 통과된 상승 또는 하강 이벤트 검출 신호는 이들 신호를 논리곱하는 2-입력 AND 게이트(760)를 경유하여 유효 이벤트 검출부(800)로 제공된다.On the other hand, the rising or falling event detection signal passing through the gating unit 700 is provided to the valid event detection unit 800 via a two-input AND gate 760 that logically multiplies these signals.

본 발명에 따른 유효 이벤트 검출부(800)는 맨체스터 코드로부터 검출되는 이벤트중에서 유효한 이벤트를 판별하는 기능을 수행하는 수단으로, 카운터(810)와 유효이벤트 신호생성부(820)를 구비한다. 카운터(810)는 3-비트 그레이 코드(gray code) 카운터로 구현되며, 유효 신호생성부(520)는 맨체스터 코드중의 이벤트중에서 유효 이벤트의 판별 타이밍을 조절하는 유효이벤트 판별신호를 생성하는 기능을 수행하는 로직으로 구성된다.The valid event detector 800 according to the present invention is a means for performing a function of determining a valid event among events detected from the Manchester code, and includes a counter 810 and a valid event signal generator 820. The counter 810 is implemented as a 3-bit gray code counter, and the valid signal generation unit 520 generates a valid event discriminating signal for adjusting a timing of discriminating valid events among events in the Manchester code. Consists of logic to perform.

3-비트 그레이 코드 카운터(810)는 게이팅부(700)를 통하여 상승 및 하강에지 검출부(500 및 600)에 의해 맨체스터 코드의 상승 또는 하강 이벤트 검출 신호가 제공되면, 리셋되어 카운트 동작을 시작하고, 카운트 출력이 100(=QCQBQA) 상태가 되면, 그 상태를 새로운 이벤트 검출신호가 제공될 때 까지 그대로 유지한다. 이러한 카운터(810)의 동작은 입력되는 맨체스터 코드에 약간의 타이밍 시프트가 발생하더라도 원래의 데이터를 복원할 수 있도록 유효 신호 생성 타이밍을 조절할 수 있게 한 것이다. 하기 표 1에는 3-비트 그레이 코드카운터(810)의 출력과 유효 신호생성부(820)에서 생성되는 유효신호의 출력을 예시하며, 유효 이벤트 검출부(800)의 타이밍 조절 동작은 도 7의 타이밍도를 참조하여 다음과 같이 보다 상세히 설명된다.The 3-bit gray code counter 810 is reset when a rising or falling event detection signal of the Manchester code is provided by the rising and falling edge detectors 500 and 600 through the gating unit 700, and starts counting operation. When the count output reaches 100 (= Q C Q B Q A ), the state remains until a new event detection signal is provided. The operation of the counter 810 allows the effective signal generation timing to be adjusted to restore the original data even if a slight timing shift occurs in the input Manchester code. Table 1 below illustrates the output of the 3-bit gray code counter 810 and the output of the valid signal generated by the valid signal generator 820. The timing adjustment operation of the valid event detector 800 is illustrated in FIG. Reference is made in more detail as follows.

QC Q C QB Q B QA Q A 유효신호Effective signal 00 00 00 1One 00 00 1One 00 00 1One 1One 00 00 1One 00 00 1One 1One 00 00 1One 1One 1One 00 1One 00 1One 1One 1One 00 00 1One

도 7의 타이밍도에 도시된 바와 같이, 약간의 타이밍 시트프가 발생한 맨체스터 코드의 상승 에지 a가 상승에지 검출기(500)에 의해 검출되면 3-비트 그레이 코드 카운터(810)는 리셋되어 카운트 동작을 개시한다. 이후, 3-비트 그레이코드 카운터(810)는 T 기간동안 카운트 동작을 계속 수행한 다음 카운트 출력 상태가 100(=QCQBQA)이 되면 그 상태를 그대로 유지한다. T 기간동안에는 유효신호 생성부(820)로부터 라인(850)을 통하여 출력되는 유효이벤트 판별신호가 로우레벨을 유지하므로(표 1 참조) 게이팅부(700)의 출력이 금지되어 하강에지 검출기(600)에 의해 검출된 맨체스터 코드의 하강 이벤트 b는 유효 이벤트로 인정되지 않는다. 이후, 카운터(820)에 의한 카운트 상태가 100로 유지되는 동안 예정된 타이밍보다 늦게 발생되는 새로운 이벤트 c가 검출되면 유효 이벤트 검출부(800)내 카운터(810)가 동작을 재시작함으로써, 본 발명의 맨체스터 디코딩 장치는 맨체스터 코드의 디코딩을 속행할 수 있다. 따라서, 하강에지 b가 예정된 타이밍보다 두 클럭 사이클 이후에 발생해도 본 발명의 맨체스터 디코딩 장치는 정확하게 디코딩을 수행할 수 있다. 즉, 근거리 무선통신 시스템에서 자기장을 통하여 전송되는 맨체스터 코드에 약간의 시간 지연이 발생해도 원 데이터를 복원할 수 있다. 이와 관련하여, 유효신호 판단 타이밍은 도 6의 유효 신호생성부(820)를 수정함으로써 조절할 수 있다.As shown in the timing diagram of FIG. 7, the 3-bit gray code counter 810 is reset to perform a count operation when the rising edge a of the Manchester code where some timing sheeting has occurred is detected by the rising edge detector 500. It starts. Thereafter, the 3-bit gray code counter 810 continues the count operation for the T period, and then maintains the state when the count output state reaches 100 (= Q C Q B Q A ). Since the valid event determination signal output from the valid signal generator 820 through the line 850 during the T period is maintained at a low level (see Table 1), the output of the gating unit 700 is inhibited and the falling edge detector 600 is prevented. The falling event b of the Manchester code detected by is not recognized as a valid event. Thereafter, when a new event c occurring later than a predetermined timing is detected while the count state of the counter 820 is maintained at 100, the counter 810 in the valid event detecting unit 800 restarts the operation, thereby decoding the Manchester of the present invention. The device may continue decoding the Manchester code. Therefore, even if the falling edge b occurs two clock cycles after the predetermined timing, the Manchester decoding apparatus of the present invention can perform decoding correctly. That is, even if a slight time delay occurs in the Manchester code transmitted through the magnetic field in the short range wireless communication system, the original data can be restored. In this regard, the valid signal determination timing may be adjusted by modifying the valid signal generator 820 of FIG. 6.

그러므로, 본 발명에 따르면, 3-비트 그레이코드 카운터(810)의 마지막 내부 상태인 100이 되었을 때 카운팅을 멈추어 맨체스터 코드에 새로운 이벤트가 발생하지않는 동안 내부 상태 100을 유지하고 있다가 새로이 발생되는 다음번 이벤트를 유효 이벤트로 인식하여 디코딩을 시작하기 때문에, 한 프레임의 맨체스터 코드가 입력된 이후 일정 시간 경과 후 새로운 프레임의 맨체스터 코드가 입력되더라도 맨체스터 디코더에 특별한 조작없이 원 데이터를 디코딩할 수 있다.Therefore, according to the present invention, when the last internal state of the 3-bit gray code counter 810 reaches 100, the counting stops and maintains the internal state 100 while no new event occurs in the Manchester code. Since the event is recognized as a valid event and the decoding is started, even if the Manchester code of a new frame is input after a certain time after the Manchester code of one frame is input, the original data can be decoded without any special manipulation to the Manchester decoder.

한편, 래치로 구성된 데이터재생부(750)는 게이팅부(700)로부터 반전된 상승 이벤트 검출신호가 제공되면 리셋트되어 디코딩된 데이터로서 논리 0를 생성하여 출력하며, 반전된 하강 이벤트 검출신호가 제공되면 셋트되어 디코딩된 데이터로서 논리 1을 생성하여 출력한다.Meanwhile, when the inverted rising event detection signal is provided from the gating unit 700, the data reproducing unit 750 configured as a latch generates and outputs a logic 0 as decoded data, and the inverted falling event detection signal is provided. If it is set, it generates and outputs logical 1 as decoded data.

디코딩 클럭 생성부(900)는 도 4에 도시된 맨체스터 인코딩 장치의 클럭 분주기(200)와 동일한 구성을 가지므로, 그에 대한 상세 회로도는 생략된다. 디코딩 클럭 생성부(900)는 AND 게이트(760)의 출력을 맨체스터 코드를 인코딩할 때 사용한 클럭 분주기(400)와 같은 비율로 클럭을 분주함으로써, 1/(2*n) 주파수를 갖는 데이터 클럭을 생성한다.Since the decoding clock generator 900 has the same configuration as the clock divider 200 of the Manchester encoding apparatus illustrated in FIG. 4, a detailed circuit diagram thereof is omitted. The decoding clock generator 900 divides the output of the AND gate 760 at the same ratio as the clock divider 400 used when encoding the Manchester code, thereby providing a data clock having a frequency of 1 / (2 * n). Create

상술한 구성을 갖는 본 발명의 맨체스터 디코더의 동작은 도 8의 타이밍도를 참조하여 다음과 같이 상세히 설명될 것이다.The operation of the Manchester decoder of the present invention having the above-described configuration will be described in detail as follows with reference to the timing diagram of FIG.

초기 상태에서, 제 1 및 제 2 검출부(500 및 600)내 D-플립플롭(510, 520; 610, 620)과 데이터 재생부(750) 및 유효 이벤트 검출부(800)내 카운터(810)는 100(=QCQBQA) 상태를 유지하고 있다. 이때, 라인(850)상의 유효 이벤트 생성부(820)의 출력인 유효 이벤트 판별신호의 상태는 표 1에 예시된 바와 같이 하이 레벨 상태로서 게이팅부(700)내 각각의 NAND 게이트(710, 720)에 입력되는 이벤트 검출신호를 통과시키는 상태로 설정되어 있다.In the initial state, the D-flip flops 510, 520; 610, 620 in the first and second detectors 500 and 600, the data reproducing unit 750, and the counter 810 in the effective event detector 800 are 100. (= Q C Q B Q A ) State is maintained. At this time, the state of the valid event determination signal, which is the output of the valid event generator 820 on the line 850, is a high level state as illustrated in Table 1, and the respective NAND gates 710 and 720 of the gating unit 700 are provided. It is set to the state which passes the event detection signal input to.

이제, 도 8의 네 번째 행에 예시된 맨체스터 코드가 입력되면, 하강에지 검출기(600)에 의해 하강 이벤트가 검출되어 라인(650)을 통하여 하강 이벤트 검출신호가 출력되며, 상승에지 검출기(500)에 의해 상승 이벤트가 검출되어 라인(550)을 통하여 상승 이벤트 검출신호가 출력된다. 상승 및 하강 검출부(500, 600)에 의해 검출된 상승 및 하강 이벤트 검출신호는 각기 게이팅부(700)의 NAND 게이트(710, 720)의 일입력으로 제공된다. 이때, 게이팅부(700)의 NAND 게이트(710, 720)의 타입력에는 각기 유효 이벤트 검출부(800)의 출력인 하이레벨의 유효 신호가 인가되고 있으므로, 하강에지 검출부(600)에 의해 최초에 검출된 하강 이벤트 검출신호는 대응하는 NAND 게이트(720)를 경유하여 반전된 신호 상태로서 데이터 재생부(750)의 셋트단자(set)로 인가된다.Now, when the Manchester code illustrated in the fourth row of FIG. 8 is input, a falling event is detected by the falling edge detector 600, and a falling event detection signal is output through the line 650, and the rising edge detector 500 is output. As a result of the rising event, a rising event detection signal is output through the line 550. The rising and falling event detection signals detected by the rising and falling detection units 500 and 600 are provided to one inputs of the NAND gates 710 and 720 of the gating unit 700, respectively. At this time, since the high level valid signal, which is the output of the valid event detector 800, is applied to the type forces of the NAND gates 710 and 720 of the gating unit 700, the falling edge detector 600 detects the first. The falling event detection signal is applied to the set terminal of the data reproducing unit 750 as a signal state inverted via the corresponding NAND gate 720.

한편, NAND 게이트(720)를 경유하여 반전된 하강 이벤트 검출신호는 AND 게이트(760)를 통하여 카운터(810)의 리셋트 단자(RESET)로 제공된다. 따라서, 카운터(810)는 카운트 동작을 시작하고, 카운터(810)의 카운트 출력(QCQBQA)에 따라 유효 신호생성부(820)는 표 1에 예시된 바와 같은 상태의 유효 이벤트 판별신호를 라인(850)을 통하여 게이팅부(700)의 NAND 게이트(710, 720)로 제공한다. 이때, 유효 이벤트 판별신호가 로우 레벨로 발생되는 동안 검출된 이벤트(즉, 도 8의 상승에지(560))는 무시되기 때문에, 라인(550)상의 상승이벤트 검출신호는 게이팅부(700)의 NAND 게이트(710)를 통과하지 못하는 반면, 라인(650)상의 하강 이벤트 검출 신호는 NAND 게이트(720)를 통하여 반전된 다음 데이터 재생부의 래치(750)로 제공될 수 있다.Meanwhile, the falling event detection signal inverted via the NAND gate 720 is provided to the reset terminal RESET of the counter 810 through the AND gate 760. Accordingly, the counter 810 starts a count operation, and according to the count output Q C Q B Q A of the counter 810, the valid signal generation unit 820 determines the valid event in a state as illustrated in Table 1. The signal is provided to the NAND gates 710 and 720 of the gating unit 700 through the line 850. At this time, since the event detected while the valid event determination signal is generated at the low level (that is, the rising edge 560 of FIG. 8) is ignored, the rising event detection signal on the line 550 is NAND of the gating unit 700. While not passing through the gate 710, the falling event detection signal on the line 650 may be inverted through the NAND gate 720 and then provided to the latch 750 of the data reproducing unit.

이후, 3-비트 그레이코드 카운터(810)가 표 1에 예시된 카운트 상태100가 되면, 이 상태를 새로운 이벤트(예를 들면, 도 8의 하강에지(660))가 발생될 때 까지 그대로 유지한다.Thereafter, when the 3-bit gray code counter 810 reaches the count state 100 illustrated in Table 1, the state is maintained until a new event (for example, the falling edge 660 of FIG. 8) occurs. .

따라서, 데이터재생부(750)는 도 8의 마지막 행에 예시된 바와 같이 반전된 하강이벤트 검출신호에 따라 새로운 이벤트(660)가 발생될 때 까지 디코딩된 데이터로서 논리 1을 생성하여 출력한다. 이후, 데이터 재생부의 래치(750)는 반전된 상승이벤트 검출신호가 제공되면, 디코딩된 데이터로서 논리 0를 생성하여 출력하며, 반전된 하강 이벤트 검출신호가 제공되면 디코딩된 데이터로서 논리 1을 생성하여 출력한다.Accordingly, the data reproducing unit 750 generates and outputs logic 1 as decoded data until a new event 660 is generated according to the inverted falling event detection signal as illustrated in the last row of FIG. 8. Thereafter, the latch 750 of the data reproducing unit generates and outputs logic 0 as decoded data when the inverted falling event detection signal is provided, and generates logic 1 as decoded data when the inverted falling event detection signal is provided. Output

상술한 바와 같은 본 발명의 맨체스터 디코더의 동작은 반복적으로 수행됨으로써, 도 8에 예시된 주파수 가변 맨체스터 코드를 원 데이터로 디코딩하게 된다.The operation of the Manchester decoder of the present invention as described above is repeatedly performed, thereby decoding the frequency variable Manchester code illustrated in FIG. 8 into raw data.

한편, 디코딩 클럭 생성부(900)는 디코딩 클럭(34)을 발생하여 상기 출력된 디코딩된 데이터(33)를 다음 단의 디지탈 시스템에 저장시킬 수 있도록 한다.Meanwhile, the decoding clock generator 900 generates a decoding clock 34 to store the output decoded data 33 in a digital system of the next stage.

다시 도 3을 참조하면, 본 발명에 따른 맨체스터 인코딩 장치에서 사용되는 시스템(100)은 상술한 바와 같이 생성된 데이터에 헤더코드를 삽입하여 맨체스터 인코딩더로 제공하는 데, 이 헤더코드는 수신측의 맨체스터 디코딩 장치에서 동기를 맞추기 위하여 사용되는 데이터로서, 하기 도 9을 참조하여 상세히 설명된다.Referring back to FIG. 3, the system 100 used in the Manchester encoding apparatus according to the present invention inserts a header code into the data generated as described above, and provides the header code to the Manchester encoder. Data used for synchronization in the Manchester decoding apparatus, which will be described in detail with reference to FIG.

상술한 바와 같이, 맨체스터 디코딩 장치는 맨체스터 인코딩 장치로부터 무선통신 채널을 통하여 전송된 맨체스터 코드에 존재하는 이벤트를 감지하여 맨체스터 코드를 원래의 데이터로 복호화하는 기능을 수행한다. 그리고, 하나의 이벤트를 감지하면, 카운터(810)에 의해 일정한 기간내에 존재하는 이벤트는 무시하는 동작을 수행하므로, 잘못 감지한 이벤트로 인하여 다음번 코드로 잘못 디코딩할 수 있다. 즉, 맨체스터 디코딩 장치가 처음에 잘못된 이벤트를 감지하면 계속하여 잘못된 데이터로 디코딩할 수 있다는 것이다.As described above, the Manchester decoding device detects an event present in the Manchester code transmitted through the wireless communication channel from the Manchester encoding device and decodes the Manchester code into original data. When one event is detected, the counter 810 ignores an event existing within a predetermined period of time, and thus, may be erroneously decoded into a next code due to an incorrectly detected event. In other words, if a Manchester decoding device initially detects a bad event, it can continue to decode it as bad data.

이러한 상황을 설명하기 위하여, 예를 들면, 도 6에 도시된 맨체스터 디코딩 장치의 상승 및 하강이벤트 감지기(500, 600)가 현재 저장하고 있는 논리 값이 0라고 가정하고, 이때 도 9a에 예시된 바와 같이 맨체스터 디코딩 장치의 입력으로 원 데이터가 ...111인 맨체스터 코드가 제공된다고 가정한다.To illustrate this situation, it is assumed, for example, that a logic value currently stored by the rising and falling event detectors 500 and 600 of the Manchester decoding apparatus illustrated in FIG. 6 is 0, and as illustrated in FIG. 9A. Likewise, it is assumed that a Manchester code having an original data of ... 111 is provided as an input of the Manchester decoding device.

이 경우, 맨체스터 디코딩 장치가 시작점 a에서 디코딩을 시작하면, 맨체스터 디코딩 장치는 하강에지 이벤트를 감지함으로써 데이터 1을 디코딩한다. 그 다음에 발생하는 상강에지 이벤트는 무시되며, 그 다음 타이밍에 발생하는 하강에지 이벤트를 인식하여 원 데이터인 1111을 정상적으로 디코딩할 수 있다. 그러나, 만일 시작점 b부터 디코딩이 시작된다면, 맨체스터 디코딩 장치는 최초의 상승 에지 이벤트를 먼저 감지함으로써 데이터 0를 디코딩하고, 다음번 하강에지 이벤트를 무시하고, 그 다음에 발생하는 상승에지를 이벤트로서 인식하여 원 데이터인 1111을 정상적으로 디코딩하지 못하고 0으로서 디코딩한다. 이러한 문제점을 해결하기 위하여 맨체스터 코드 데이터를 전송하기 전에 먼저 헤더 코드를 맨체스터 디코딩 장치로 전송하게 된다. 본 발명에 따르면, 시스템(100)으로부터 생성되는 데이터에 삽입되는 헤더 코드는 101로 설정된다.In this case, when the Manchester decoding device starts decoding at the starting point a, the Manchester decoding device decodes data 1 by detecting a falling edge event. The rising edge event occurring next is ignored, and the falling edge event occurring at the next timing is recognized and the original data 1111 can be decoded normally. However, if the decoding starts from the starting point b, the Manchester decoding device decodes the data 0 by first detecting the first rising edge event, ignoring the next falling edge event, and recognizing the next rising edge as an event. The original data 1111 cannot be decoded normally but is decoded as 0. In order to solve this problem, the header code is first transmitted to the Manchester decoding apparatus before transmitting the Manchester code data. According to the present invention, the header code inserted into the data generated from the system 100 is set to 101.

본 발명에 의해 설정되는 헤더코드 101가 이벤트 감지에 어떠한 영향을 주는지 도 9b를 참조하여 설명한다.How header code 101 set by the present invention affects event detection will be described with reference to FIG. 9B.

도 9b에서, 원 데이터는 ..00으로 시작되고, 이 원 데이터의 앞 부분에 101이라는 헤더코드가 첨가되어 맨체스터 인코더(200)에 의해 인코딩되었다고 가정한다. 만일 맨체스터 디코딩 장치가 시작점 a에서부터 디코딩을 시작하면, 맨체스터 디코딩 장치는 처음 상승에지 이벤트를 감지하여, 10100을 디코딩한다. 그러나, 시작점 b에서부터 디코딩이 시작된다면, 맨체스터 디코딩 장치는 하강에지 이벤트를 인식하기 때문에, 10100을 디코딩한다. 이러한 경우, 헤더코드로서 전송된 101중 처음 비트 0을 인식하지 못하고 헤더를 10으로 인식하지만, 그 다음에 전송되는 원 데이터인 0은 정상적으로 디코딩할 수 있다. 즉, 헤더코드로서 101을 데이터와 함께 인코딩하여 전송하면, 맨체스터 디코딩 장치는 원 데이터를 정상적으로 디코딩할 수 있게 된다.In FIG. 9B, it is assumed that raw data starts with ..00, and is encoded by the Manchester encoder 200 by adding a header code 101 at the beginning of this raw data. If the Manchester decoding device starts decoding from the starting point a, the Manchester decoding device detects the first rising edge event and decodes 10100. However, if the decoding starts from the starting point b, the Manchester decoding device recognizes the falling edge event and thus decodes 10100. In this case, the first bit 0 of the 101 transmitted as the header code is not recognized and the header is recognized as 10. However, 0, which is the original data transmitted next, can be decoded normally. In other words, when 101 is encoded as data as a header code and transmitted, the Manchester decoding device can normally decode the original data.

그러므로, 본 발명에 따른 맨체스터 인코딩 장치는 맨체스터 코드의 주파수를 보다 높은 주파수로 변환시킴으로써, 특정한 변조수단을 채용하여 맨체스터 코드를 변조시키지 않더라도 무선통신 시스템에 그대로 적용할 수 있다. 또한, 본 발명에 따른 맨체스터 디코딩 장치는 그레이코드 카운터를 사용하여 다음번 프레임의 맨체스터 코드가 입력될 때 까지 지연시킴으로써 자기장을 이용하는 무선통신 시스템에서 시간지연되어 입력되는 매 프레임의 맨체스터 코드를 정확하게 디코딩할 수 있으며, 수신된 주파수 가변 맨체스터 코드로부터 원 데이터의 복원과 함께 무선통신 시스템에서 사용하는데 적합한 디코딩 클럭을 복원할 수 있다.Therefore, the Manchester encoding apparatus according to the present invention can be applied to a wireless communication system without converting the Manchester code by converting the frequency of the Manchester code to a higher frequency without employing a specific modulation means. In addition, the Manchester decoding apparatus according to the present invention can accurately decode the Manchester code of every frame inputted with time delay in a wireless communication system using a magnetic field by delaying until the Manchester code of the next frame is input using a gray code counter. It is possible to recover the decoding clock suitable for use in a wireless communication system with the restoration of the original data from the received frequency variable Manchester code.

Claims (9)

시스템으로부터 생성되어 무선통신 채널을 통하여 전송될 전송 데이터를 인코딩하여 맨체스터 코드를 생성하는 맨체스터 인코딩 장치에 있어서,A Manchester encoding apparatus for generating a Manchester code by encoding transmission data generated from a system to be transmitted through a wireless communication channel, 외부로부터 인가되는 시스템 클럭의 주파수를 1/(2*n)배로 분주하여 분주된 클럭을 생성하는 클럭 분주 수단;Clock dividing means for dividing a frequency of a system clock applied from the outside by 1 / (2 * n) times to generate a divided clock; 상기 시스템 클럭을 인코딩 클럭으로 사용하여 상기 전송 데이터를 인코딩하여 2*n 클럭 주파수를 갖는 주파수 가변된 맨체스터 코드를 생성하는 맨체스터 인코더를 포함하며;A Manchester encoder for encoding said transmission data using said system clock as an encoding clock to produce a frequency variable Manchester code having a 2 * n clock frequency; 상기 시스템은 상기 클럭 분주 수단에 의해 분주된 클럭에 따라 상기 전송 데이터를 생성하며, 상기 전송 데이터에는 수신측과의 동기를 위한 헤더 코드가 삽입되어 있는 것을 특징으로 하는 주파수 가변 맨체스터 인코딩 장치.And said system generates said transmission data in accordance with a clock divided by said clock division means, wherein said transmission data includes a header code for synchronizing with a receiving side. 제 1 항에 있어서, 상기 클럭 분주 수단은:The method of claim 1, wherein the clock divider means: 직렬 접속된 n개의 T-형 플립플롭을 구비하는 것을 특징으로 하는 주파수 가변 맨체스터 인코딩 장치.A variable frequency Manchester encoding device comprising n T-type flip-flops connected in series. 무선통신 채널을 통하여 전송된 2*n 클럭 주파수를 갖는 주파수 가변된 맨체스터 코드를 디코딩하는 맨체스터 디코딩 장치에 있어서,A Manchester decoding device for decoding a frequency-varying Manchester code having a 2 * n clock frequency transmitted through a wireless communication channel, 상기 맨체스터 코드의 상승에지 이벤트를 검출하여 상승이벤트 검출신호를 출력하는 상승에지 검출부;A rising edge detector for detecting a rising edge event of the Manchester code and outputting a rising event detection signal; 상기 맨체스터 코드의 하강에지 이벤트를 검출하여 하강이벤트 검출신호를 출력하는 하강에지 검출부;A falling edge detector for detecting a falling edge event of the Manchester code and outputting a falling event detection signal; 상기 상승 및 하강에지 검출부로부터 출력된 상승및 하강에지 이벤트 신호를 유효 이벤트 판별신호에 따라 선택적으로 출력하는 게이팅 수단;Gating means for selectively outputting the rising and falling edge event signals output from the rising and falling edge detectors according to valid event determination signals; 상기 게이팅 수단으로부터 선택적으로 출력되는 이벤트 검출 신호에 응답하여 동작하여 상기 상승 및 하강 이벤트중의 유효 이벤트를 판별하는 상기 유효 이벤트 판별신호를 상기 게이팅 수단에 제공하는 유효 이벤트 검출부;A valid event detection unit operable in response to an event detection signal selectively output from the gating means to provide the gating means with the valid event determination signal for determining a valid event during the rising and falling events; 상기 게이팅 수단으로부터 선택적으로 전달되는 이벤트 검출신호에 따라서 셋트되거나 리셋트되어 상기 맨체스터 코드로부터 복원된 데이터를 출력하는 데이터 재생부를 포함하는 것을 특징으로 하는 주파수 가변 맨체스터 디코딩 장치.And a data reproducing unit which is set or reset according to an event detection signal selectively transmitted from the gating means, and outputs data recovered from the Manchester code. 제 3 항에 있어서, 상기 유효 이벤트 검출부는:The apparatus of claim 3, wherein the valid event detector comprises: 상기 게이팅부로부터 출력된 이벤트 검출신호에 의해 리셋트되어 기설정 카운트상태에 도달할 때 까지 카운트 동작을 개시하고, 상기 기설정 카운트상태에 도달할 때 상기 게이팅부로부터 새로운 이벤트가 제공될 때 까지 그 상태를 유지하는 카운터 수단;The count operation is reset until the preset count state is reached by resetting by the event detection signal output from the gating unit, and until a new event is provided from the gating unit when the preset count state is reached. Counter means for maintaining a state; 상기 카운터 수단으로부터 출력되는 카운트상태에 따라 상기 유효 이벤트의 판별 타이밍을 조절하는 상기 유효 이벤트 판별신호를 상기 게이팅부로 제공하는 유효 신호 생성부를 구비하는 것을 특징으로 하는 주파수 가변 맨체스터 디코딩 장치.And a valid signal generator for supplying the valid event discrimination signal to the gating unit to adjust the discrimination timing of the valid event according to the count state output from the counter means. 제 4 항에 있어서, 상기 카운터 수단은 그레이코드 카운터이며, 상기 기설정 카운트상태는 상기 그레이코드 카운터의 마지막 카운트값인 것을 특징으로 하는 주파수 가변 맨체스터 디코딩 장치.5. The apparatus of claim 4, wherein the counter means is a gray code counter and the preset count state is a last count value of the gray code counter. 제 3 항에 있어서, 상기 상승에지 검출부는:The method of claim 3, wherein the rising edge detection unit: 로컬 클럭에 따라 동작하여 상기 맨체스터 코드의 상승변이 상태를 래치하는 제 1 플립플롭;A first flip-flop operating according to a local clock to latch a rising transition state of the Manchester code; 상기 제 1 플립플롭의 반전출력에 연결된 제 2 플립플롭;A second flip flop connected to an inverted output of the first flip flop; 상기 제 1 및 제 2 플립플롭의 각각의 비반전출력을 논리곱하여 상기 맨체스터 코드의 상승변이를 검출한 상승이벤트 검출신호를 발생하는 논리곱 수단을 구비하며,And a logical multiplication means for generating a rise event detection signal that detects the rising variation of the Manchester code by ANDing each of the non-inverted outputs of the first and second flip-flops, 상기 하강에지 검출부는:The falling edge detection unit: 로컬 클럭에 따라 동작하여 상기 맨체스터 코드의 하강변이 상태를 래치하는 제 1 플립플롭;A first flip-flop operating according to a local clock to latch a falling transition state of the Manchester code; 상기 제 1 플립플롭의 반전출력에 연결된 제 2 플립플롭;A second flip flop connected to an inverted output of the first flip flop; 상기 제 1 및 제 2 플립플롭의 각각의 반전출력을 논리곱하여 상기 맨체스터 코드의 하강변이를 검출한 하강이벤트 검출신호를 발생하는 논리곱 수단을 구비하는 것을 특징으로 하는 주파수 가변 맨체스터 디코딩 장치.And logical AND means for generating a falling event detection signal for detecting a falling variation of the Manchester code by ANDing each of the inverted outputs of the first and second flip-flops. 제 3 항에 있어서, 상기 게이팅부는:The method of claim 3, wherein the gating portion: 상기 상승에지 검출부로부터의 출력과 상기 유효 이벤트 검출부로부터의 유효 이벤트 판별신호를 논리곱하여 상기 상승에지 검출부의 출력을 반전시켜 출력하는 제 1 논리곱 수단;First logical multiplication means for performing an AND operation on the output from the rising edge detector and the valid event determination signal from the valid event detector to invert and output the output of the rising edge detector; 상기 하강에지 검출부로부터의 출력과 상기 유효 이벤트 검출부로부터의 유효 이벤트 판별신호를 논리곱하여 상기 하강에지 검출부의 출력을 반전시켜 출력하는 제 2 논리곱 수단을 구비하는 것을 특징으로 하는 주파수 가변 맨체스터 디코딩 장치.And second logical multiplication means for performing an AND operation on the output from the falling edge detector and the valid event determination signal from the valid event detector to invert and output the output of the falling edge detector. 제 3 항에 있어서, 상기 데이터 재생부는:4. The apparatus of claim 3, wherein the data reproducing section comprises: 상기 제 1 논리곱 수단의 출력에 의해 리셋트되어 디코딩되는 데이터로서 논리 0를 생성하여 출력하며, 상기 제 2 논리곱 수단의 출력에 의해 셋트되어 디코딩된 데이터로서 논리 1을 생성하여 출력하는 래치를 구비하는 것을 특징으로 하는 주파수 가변 맨체스터 디코딩 장치.A latch that generates and outputs logical 0 as data to be reset and decoded by the output of the first AND function, and generates and outputs a logical 1 as the decoded data that is set by the output of the second AND product; The variable frequency Manchester decoding device characterized in that it comprises. 제 3 항에 있어서, 상기 맨체스터 디코딩 장치는 상기 게이팅 수단의 선택적인 출력을 1/(2*n)배로 분주하여 분주된 클럭을 디코딩 클럭으로서 생성하는 클럭 분주 수단을 더 포함하는 것을 특징으로 하는 주파수 가변 맨체스터 디코딩 장치.4. The apparatus of claim 3, wherein the Manchester decoding apparatus further comprises clock divider means for dividing the selective output of the gating means by 1 / (2 * n) times to generate a divided clock as a decoded clock. Variable Manchester decoding device.
KR1019980055070A 1998-12-15 1998-12-15 Frequency Adjustable Manchester Coding System KR100285538B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980055070A KR100285538B1 (en) 1998-12-15 1998-12-15 Frequency Adjustable Manchester Coding System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980055070A KR100285538B1 (en) 1998-12-15 1998-12-15 Frequency Adjustable Manchester Coding System

Publications (2)

Publication Number Publication Date
KR20000039664A true KR20000039664A (en) 2000-07-05
KR100285538B1 KR100285538B1 (en) 2001-04-02

Family

ID=19562890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980055070A KR100285538B1 (en) 1998-12-15 1998-12-15 Frequency Adjustable Manchester Coding System

Country Status (1)

Country Link
KR (1) KR100285538B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075420A1 (en) * 2007-12-13 2009-06-18 Electronics And Telecommunications Research Institute Human body communication system and communication method thereof
KR20170011552A (en) * 2015-07-23 2017-02-02 삼성전자주식회사 Test Board, Test Equipment, Test System and Test Method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075420A1 (en) * 2007-12-13 2009-06-18 Electronics And Telecommunications Research Institute Human body communication system and communication method thereof
US8467431B2 (en) 2007-12-13 2013-06-18 Electronics And Telecommunications Research Institute Human body communication system and communication method thereof
KR20170011552A (en) * 2015-07-23 2017-02-02 삼성전자주식회사 Test Board, Test Equipment, Test System and Test Method

Also Published As

Publication number Publication date
KR100285538B1 (en) 2001-04-02

Similar Documents

Publication Publication Date Title
US4608702A (en) Method for digital clock recovery from Manchester-encoded signals
US7295578B1 (en) Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link
US6008746A (en) Method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like
JP5314595B2 (en) Serial transmission / reception device and communication method thereof
KR910000303B1 (en) Paging receiver with noiseimmune vertification circuit for disabling battery saving
US5491713A (en) Minimized oversampling Manchester decoder
US4425666A (en) Data encoding and decoding communication system for three frequency FSK modulation and method therefor
US5040193A (en) Receiver and digital phase-locked loop for burst mode data recovery
KR960013655B1 (en) Data segment sync. signal detection circuit for hdtv
KR100306938B1 (en) method and apparatus for combining serial data with a clock signal
US7342520B1 (en) Method and system for multilevel serializer/deserializer
US6772021B1 (en) Digital audio data receiver without synchronized clock generator
KR970011839B1 (en) Data collision detection circuit of lan
JPH09261209A (en) Time diversity communication method and communication equipment
KR100285538B1 (en) Frequency Adjustable Manchester Coding System
US5278906A (en) System for encoding data presented with a first coding device and for decoding encoded data with a second coding device, and coding device for use in the system
CA2061031C (en) Digital communications systems
EP0094254B1 (en) Integrated scrambler-encoder using pn sequence generator
US6487263B1 (en) Decoding of a biphase modulated bitstream and relative self-synchronizing frequency divider with noninteger ratio
US5265105A (en) Decoding circuit for inhibiting error propagation
JP2693758B2 (en) Frame pulse generation method
US6970527B2 (en) Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus
US5510786A (en) CMI encoder circuit
US8284871B2 (en) Synchronization determining circuit, receiver including the synchronization determining circuit, and method of the receiver
GB2147477A (en) Data transmitter, data receiver and data transmission system

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031229

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee