KR20000038110A - 다중 노드 시스템의 동적인 전역적 단일 주소 공간 구성 방법 - Google Patents
다중 노드 시스템의 동적인 전역적 단일 주소 공간 구성 방법 Download PDFInfo
- Publication number
- KR20000038110A KR20000038110A KR1019980052972A KR19980052972A KR20000038110A KR 20000038110 A KR20000038110 A KR 20000038110A KR 1019980052972 A KR1019980052972 A KR 1019980052972A KR 19980052972 A KR19980052972 A KR 19980052972A KR 20000038110 A KR20000038110 A KR 20000038110A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- address
- memory
- bus
- address space
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
본 발명은 하나나 그 이상의 처리기들이 공유 버스에 연결되어 메모리를 공유하는 구조의 노드들이 두 개 이상 연결되어 구성되는 컴퓨터 시스템에서 공유 메모리 프로그래밍 모델을 제공하기 위하여 물리적으로 분산된 메모리가 하나의 단일 메모리처럼 보이도록 하는 다중 노드 시스템의 동적인 전역적 단일 주소 공간 구성 방법을 제공하는 데 그 목적이 있다.
본 발명에 따르면, 다중 노드 시스템에 적용되는 전역적 단일 주소 공간 구성 방법에 있어서, 주소 번역에 필요한 정보를 수집하여 사용될 형태로 저장하는 제 1 단계; 및 시스템 수행중 노드 버스에 물리 주소가 적재되어 해당 자원 접근 경로를 설정하는 제 2 단계를 포함하여 이루어진 전역적 단일 주소 공간 구성 방법이 제공된다.
Description
본 발명은 하나나 그 이상의 처리기들이 공유 버스에 연결되어 메모리를 공유하는 구조의 노드들이 두 개 이상 연결되어 구성되는 컴퓨터 시스템에서 공유 메모리 프로그래밍 모델을 제공하기 위하여 물리적으로 분산된 메모리가 하나의 단일 메모리처럼 보이도록 하는 다중 노드 시스템의 동적인 전역적 단일 주소 공간 구성 방법에 관한 것이다.
컴퓨터 소프트웨어가 점점 더 복잡해지고 사용자들은 더욱 더 막강한 처리 능력을 요구하게 됨에 따라 컴퓨터 시스템의 처리 능력을 증가시키는 방법으로 대칭형 다중처리기 컴퓨터 시스템(Symmetric Multiprocessor Computer System)이 등장하였다.
이 시스템은 하나의 공용 메모리 버스(common memory bus)에 여러 개의 마이크로프로세서를 연결한 구조를 갖는다. 각 프로세서는 버스에 연결된 메모리에 대해 동등한 접근 권한을 가지며 프로세서들은 동시에 동작한다.
이러한 공유 버스 다중 처리기 구조는 단일 프로세서 시스템에 비해 응용 프로그램의 처리 성능을 향상시켰으나, 각 프로세서들의 메모리 접근시 공유 버스를 경유하여야 하므로 버스에 의한 병목 현상을 야기하여 프로세서 수를 계속 늘릴 수 없는 구조적인 문제가 있다. 이러한 제한을 극복하는 방법으로서 버스마다 하나 또는 여러 개의 프로세서들이 있는, 프로세서 버스들을 브릿지 형태의 하드웨어를 통하여 함께 묶는 구조가 있다.
이 방법으로 여러개의 PC들과 같이 물리적으로 서로 다른 컴퓨터 시스템들이 하나의 통합된 시스템을 구성할 수 있다. 이러한 구조에서 상호 연결된 각각의 프로세서 서브시스템들을 일반적으로 노드라 한다. 그리고 노드들이 연결되어 구성되는 전체 시스템을 다중 노드 시스템 또는 클러스터링 시스템이라 한다.
이 다중 노드 시스템은 공유 메모리 프로그래밍 모델을 가질 수 있다. 즉 임의의 노드에 있는 메모리는 다른 모든 노드에서 접근 가능하여, 하나의 일관성 있는 컴퓨팅 환경을 구성한다.
이때 컴퓨팅 소프트웨어 및 하드웨어에 단일 컴퓨팅 시스템과 같은 프로그래밍 인터페이스를 제공하기 위해 요구되는 기능 중 하나가 전역적 단일 주소 공간 구축 및 관리이다.
즉 물리적으로 각 노드에 분산된 메모리를 하나의 통합된 메모리처럼 구성하고, 전역적 단일 주소 공간을 제공하여야 한다. 이 주소 공간을 통해 각 노드의 공유 장치에 접근된다.
전역적 단일 주소 공간 안에는 시스템 내에서 공유되는 모든 자원들, 즉 각 노드의 메모리, 주변 장치, 기타 제어 레지스터 및 상태 레지스터들에 접근하기 위한 영역이 설정된다. 또한 공유되지 않고 각 노드내에서 개별적으로(private) 접근되는 자원에 대한 영역도 전역적 주소 공간 안에 포함된다.
전자는 모든 노드에서 임의의 공유 자원에 대해 동일한 주소를 갖도록 할당되고 후자는 각 노드의 동일한 종류의 자원에 대해 동일한 주소 공간을 할당한다.
이때 전역적 주소 공간 내에 공유 영역으로서 각 노드의 메모리에 대한 접근 영역을 할당할 때, 일반적으로 각 노드별 영역의 위치와 크기를 미리 정의하여 할당하고 있다.
이렇게 미리 정의함에 따라 노드 수 또는 메모리 크기의 변동을 동적으로 반영하지 못하고 있으며 따라서 각 노드에 장착되는 메모리 크기의 최소 한계를 정하고 그 최소 한계가 하드웨어적인 메모리 확장의 단위보다 큰 256메가바이트 또는 512 메가바이트 등으로 상당히 큰 크기로 정해지고 있다.
반면에 메모리 크기의 최소 한계를 정하지 않는 경우에는 전역 주소 공간에 대해 일정 크기의 단위로 잘라 해당 노드를 지정하고 이 정보를 테이블에 저장하는 형태를 취한다. 그리고 시스템 동작중 물리 주소에 대한 원격 노드의 결정은 물리 주소 내 단위 크기를 나타내는 비트를 사용하여 테이블을 검색함으로서 이루어지고 있다. 이 방식은 단위 크기에 따라 테이블의 크기가 달라지며, 단위 크기를 2가지 이상 지정하기 어렵다는 문제점이 있었다.
본 발명은 앞서 설명한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 다중 노드 시스템에서 각 노드에 장착된 메모리 및 주변 장치에 대한 전역 주소 공간을 구축함에 있어 노드 수와 메모리 크기 등의 시스템 형상에 따라 지역 메모리 접근 공간을 서로 연속된 공간에서 자동 설정하여 주며, 시스템 동작 중 임의의 물리 주소에 대해 그 주소가 대응되는 장치를 포함하는 노드를 식별할 수 있는 다중 노드 시스템의 동적인 전역적 단일 주소 공간 구성 방법을 제공하는 데 그 목적이 있다.
도 1은 본 발명이 적용되는 다중 노드 시스템의 구조도이고,
도 2는 도 1의 에이전트의 구조도이고,
도 3은 도 1의 각 노드 버스의 주소 버스가 32비트로 구성될 때의 시스템 전역적인 단일 주소 공간 구성에 대한 예시도이고,
도 4는 도 1의 각 노드 버스의 주소 버스가 36비트로 구성될 때의 시스템 전역적인 단일 주소 공간 구성에 대한 예시도이고,
도 5는 본 발명의 일실시예에 따른 다중 노드 시스템의 동적인 전역적 단일 주소 공간 구성 방법의 흐름도이고,
도 6은 도 5의 주소 번역에 필요한 정보를 수집하는 과정에 대한 흐름도이고,
도 7은 도 5의 시스템 수행중 임의의 노드 버스에 물리 주소가 적재되어 해당 자원접근 경로를 설정하는 과정의 흐름도이고,
도 8은 도 7의 원격 노드 결정 과정의 흐름도.
♠ 도면의 주요부분에 대한 부호의 설명 ♠
110, 120 : 노드 111, 112, 121, 122 : 프로세서
113, 123 : 에이전트 114, 124 : 버스
115, 125 : 주변장치 116, 126 : 메모리
201 : 시스템 버스 인터페이스 202 : 주소 번역기
203 : 일관성 유지 캐쉬 204 : 상호연결망 인터페이스
앞서 설명한 바와 같은 목적을 달성하기 위한 본 발명에 따르면, 다중 노드 시스템에 적용되는 전역적 단일 주소 공간 구성 방법에 있어서, 주소 번역에 필요한 정보를 수집하여 사용될 형태로 저장하는 제 1 단계; 및 시스템 수행중 노드 버스에 물리 주소가 적재되어 해당 자원 접근 경로를 설정하는 제 2 단계를 포함하여 이루어진 전역적 단일 주소 구성 방법이 제공된다.
또한, 본 발명에 따르면, 컴퓨터에, 다중 노드 시스템에 적용되는 전역적 단일 주소 공간 구성 방법에 있어서, 주소 번역에 필요한 정보를 수집하여 사용될 형태로 저장하는 제 1 단계; 및 시스템 수행중 노드 버스에 물리 주소가 적재되어 해당 자원 접근 경로를 설정하는 제 2 단계를 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체가 제공된다.
아래에서, 본 발명에 따른 다중 노드 시스템의 동적인 전역적 단일 주소 공간 구성 방법의 양호한 실시예를 첨부한 도면을 참조로 하여 상세히 설명하겠다.
다중 노드 시스템은 각각이 하나 또는 두개 이상의 프로세서들이 공유 버스에 연결되어 메모리 및 주변 장치를 공유하는 구조의 노드들을 연결하여 구성된다.
각 노드에는 상호 연결망 인터페이스를 위하여 특별한 하드웨어가 필요한데 예를 들면 인텔의 SHV(Standard High Volume Server) 보드는 시스템 버스에 직접 연결되는 TPA(Third-Party Agent) 인터페이스를 제공하고 있다.
즉, TPA는 시스템 버스 인터페이스와 상호 연결망 인터페이스를 제공하여 시스템 버스를 통하여 노드에 연결되고 다시 TPA끼리 상호 연결망을 통하여 전체 시스템을 구성한다.
또한 TPA는 분산된 공유 데이타의 일관성 유지를 수행하는 회로를 포함하기도 한다. 이러한 구성을 갖는 경우의 시스템을 특별히 CC-NUMA(Cache Coherent Non-Uniform Memory Access)라 한다. 상호 연결망은 메쉬 또는 링 등을 사용할 수 있으며 노드간 표준 인터페이스 IEEE 표준 1596을 따른 SCI 링 구조도 상호 연결망의 한 예가 될 수 있다.
상기 다중 노드 시스템이 공유 메모리 프로그래밍 모델을 제공할 때 분산 공유 메모리 시스템으로 분류할 수 있으며 이에는 시스템 내 공유 자원에 대한 일관성 있고, 공평한 접근 방법이 중요하다. 이에 대한 종래 기술들은 주로 분산된 공유 데이타의 일관성 유지 기법에 치중하였다. 그러나 시스템 내 자원들이 공유되는 방법은 전역적 주소 공간을 통해 이루어지고 시스템 버스에 물리 주소가 적재될 때 그 주소가 원격 노드에 대응될 때마다 대응되는 노드를 결정해야 하므로 전역적 주소 공간 내에 각 공유 자원 영역을 적절히 설정하는 것은 시스템 성능에 큰 영향을 미친다.
본 발명은 전역적 단일 주소 공간 내에 각 노드의 공유 메모리에 대한 영역을 설정함에 있어서 시스템을 구성하는 노드 수와 각 노드의 메모리 크기에 따라 동적으로 설정되도록 하는 방법을 제시한다. 이 방법은 시스템 초기화시 필요한 정보를 수집하고 주소 번역시 이용될 형태로 미리 저장하는 초기화 단계와, 시스템 버스에 적재된 물리 주소로부터 해당 원격 노드를 결정하는 이용 단계로 나뉜다.
도면에서, 도 1은 본 발명이 적용되는 다중 노드 시스템의 구조도이다.
도면에 도시된 바와 같이, 본 발명이 적용되는 다중 노드 시스템은, 두 개 이상의 노드(110, 120)가 각 노드(110, 120)의 에이전트(113, 123)를 통해 상호 연결망(130)으로 연결되며 각 노드(110, 120)에는 하나 또는 두개 이상의 프로세서(111, 112, 121, 122)가 공유 버스(14, 124)를 통해 메모리(116, 126) 및 주변 장치(115, 125)를 공유한다.
도면에서, 도 2는 도 1의 에이전트로써 시스템 버스 인터페이스(201)와 상호 연결망 인터페이스(204)를 가지며 물리 주소로부터 원격 노드의 주소를 구하는 주소 번역기(202)와, 분산 공유 데이타의 일관성 유지 기능을 수행하는 일관성 유지 캐쉬(203)가 포함된다.
도면에서, 도 3은 도 1의 각 노드 버스의 주소 버스가 32비트로 구성될 때의 시스템 전역적인 단일 주소 공간 구성에 대한 예시도이다.
도면에 도시된 바와 같이, 도 1의 각 노드 버스의 주소 버스가 32비트로 구성될 때의 시스템 전역적인 단일 주소 공간 구성은, 주소 공간의 크기는 4기가바이트로 구성되며 각 노드의 메모리에 대한 영역인 공유 메모리 주소 공간(304), 각 노드의 공유 주변 장치 접근 영역(302), 각 노드의 비공유 장치 영역(301)으로 구성된다. 또한 대응되는 장치가 없이 사용되지 않는 공간(303)도 있을 수 있다.
도면에서, 도 4는 도 1의 각 노드 버스의 주소 버스가 36비트로 구성될 때의 시스템 전역적인 단일 주소 공간 구성에 대한 예시도이다.
도면에 도시된 바와 같이, 도 1의 각 노드 버스의 주소 버스가 36비트로 구성될 때의 시스템 전역적인 단일 주소 공간 구성은, 주소 공간의 크기는 64기가바이트로 구성되며 도 3에서 설명한 영역 외에 4기가 바이트 위의 주소 공간에 각 노드의 메모리에 대한 영역인 공유 메모리 주소 공간(402)이 있어 대용량 메모리 크기를 지원한다.
도면에서, 도 5는 본 발명의 일실시예에 따른 다중 노드 시스템의 동적인 전역적 단일 주소 공간 구성 방법의 흐름도이다.
도면에 도시된 바와 같이, 본 발명의 일실시예에 따른 다중 노드 시스템의 동적인 전역적 단일 주소 공간 구성 방법은, 주소 번역에 필요한 정보를 수집하여 사용될 형태로 저장한 후에(501), 시스템 수행중 임의의 노드 버스에 적재된 물리 주소로부터 미리 저장한 정보를 이용하여 해당 자원접근 경로를 설정한다(502).
도면에서, 도 6은 도 5의 주소 번역에 필요한 정보를 수집하는 과정에 대한 흐름도이다.
주소 번역에 필요한 정보는 메모리 크기(MS), 노드 수(NN) 및 36비트 주소 버스를 가지는 시스템의 경우 4기가바이트 이하 영역에서 노드별 공유 메모리에 할당할 수 있는 주소 공간의 크기(LL)이다. 이 크기(LL)보다 메모리 크기(MS)가 크면, 공유 메모리 주소 공간이 4기가바이트 이하 영역(304)과 4기가바이트 이상 영역(402)으로 나누어져야 한다.
도면에 도시된 바와 같이, 도 5의 주소 번역에 필요한 정보를 수집하는 과정은, 먼저 MS가 LL보다 크거나 같은지를 판단하여(601), 크거나 같으면 주소 번역시 사용되는 형태로 변환하여 HR(High Register)에 저장하고(602), LR에 저장하며(603), 4기가바이트 이상 영역(402)에 설정되는 공유 메모리 주소 공간의 주소 번역시 사용되는 정보를 레지스터(HR)에 저장하고(602), 또한 4기가바이트 이하 영역(304)의 공유 메모리 주소 공간내 주소 번역시 사용되는 정보를 또다른 레지스터(LR)에 저장한다(603).
작으면 주소 번역시 사용되는 형태로 변경하여 LR(Low Register) 에 기록한다(604). MS가 LL보다 작으면 4기가바이트 이하 영역(304)에만 공유 메모리 주소 공간이 설정되므로 이 영역의 주소 번역시 사용되는 정보만 레지스터(LR)에 저장한다(603).
도 7은 도 5의 시스템 수행중 임의의 노드 버스에 물리 주소가 적재되어 해당 자원접근 경로를 설정하는 과정의 흐름도이다.
도면에 도시된 바와 같이, 도 5의 시스템 수행중 임의의 노드 버스에 물리 주소가 적재되어 해당 자원접근 경로를 설정하는 과정은, 먼저 물리 주소가 해당 노드의 지역 자원에 대한 주소인지를 판단한다(701).
지역 자원에는 해당 노드의 비공유 장치와 공유 장치로서는 해당 노드의 지역 메모리가 해당된다.
판단 결과, 지역 자원 주소일 때는 노드 내에서 지역 자원 접근이 이루어지고(704) 원격 자원 주소일 때는 원격 자원을 포함하는 원격 노드를 결정하여(702) 원격 자원에 대한 접근이 이루어진다(703).
도면에서, 도 8은 도 7의 원격 자원 접근을 위한 원격 노드 결정 과정의 흐름도이다.
도면에 도시된 바와 같이, 도 7의 원격 노드 결정 과정은, 먼저 물리 주소가 4기가바이트 이하 영역에 속하는지를 판단한다(801).
판단 결과, 4기가바이트 이하 영역에 속하는 경우에 해당 원격 노드 번호는 물리 주소와 LR을 OR 연산자를 수행함으로써 얻어진다(803).
판단 결과, 4기가바이트 이상 영역에 속하는 경우에는 물리 주소와 HR을 OR연산자를 수행함으로써 얻어지는 값이 원격 노드 번호가 된다(802).
앞서 상세히 설명한 바와 같이 본 발명의 다중 노드 시스템의 동적인 전역적 단일 주소 공간 구성 방법은 통해 다중 노드 시스템에서 노드별로 장착되는 메모리 크기의 최소 제한을 없앨 수 있으며, 각 노드의 버스에 적재되는 물리 주소가 전역 주소 공간 내 원격 노드의 지역 주소에 대응되는 경우, 그 목적 노드를 식별하는 과정이 주소 내 일정 비트의 검사와 한번의 OR 연산에 의해 이루어짐으로써 주소 변환을 빠른 시간 내에 수행할 수 있게 되는 효과가 있다.
이상에서 본 발명의 다중 노드 시스템의 동적인 전역적 단일 주소 공간 구성 방법에 대한 기술사상을 첨부도면과 함께 서술하였지만 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야의 통상의 지식을 가진 자이면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
Claims (6)
- 다중 노드 시스템에 적용되는 전역적 단일 주소 공간 구성 방법에 있어서,주소 번역에 필요한 정보를 수집하여 사용될 형태로 저장하는 제 1 단계; 및시스템 수행중 노드 버스에 물리 주소가 적재되어 해당 자원 접근 경로를 설정하는 제 2 단계를 포함하여 이루어진 전역적 단일 주소 공간 구성 방법.
- 제 1 항에 있어서,상기 제 1 단계는,메모리 크기가 주소 공간의 크기보다 크거나 같은지를 판단하는 제 3 단계;상기 제 3 단계의 판단 결과, 크거나 같으면 주소 번역시 사용되는 형태로 변환하여 HR에 저장한 후에, LR에 저장하는 제 4 단계; 및상기 제 3 단계의 판단 결과, 작으면 주소 번역시 사용되는 형태로 변경하여 LR에 기록하는 제 5 단계를 포함하여 이루어진 전역적 단일 주소 공간 구성 방법.
- 제 2 항에 있어서,상기 제 2 단계는,물리 주소가 해당 노드의 지역 자원에 대한 주소인지를 판단하는 제 6 단계;상기 제 6 단계의 판단 결과, 지역 자원 주소일 때는 노드 내에서 지역 자원 접근을 설정하는 제 7 단계; 및상기 제 6 단계의 판단 결과, 원격 자원 주소일 때는 원격 자원을 포함하는 원격 노드를 결정하여 원격 자원에 대한 접근이 이루어지는 제 8 단계를 포함하여 이루어진 전역적 단일 주소 공간 구성 방법.
- 제 3 항에 있어서,상기 제 8 단계의 원격 노드를 결정하는 과정은,물리 주소가 소정 바이트 이하 영역에 속하는지를 판단하는 제 9 단계;상기 제 9 단계의 판단 결과, 소정 바이트 이하 영역에 속하는 경우에 해당 원격 노드 번호는 물리 주소와 LR을 OR 연산자를 수행함으로써 구하는 제 10 단계; 및상기 제 9 단계의 판단 결과, 소정 바이트 이상 영역에 속하는 경우에는 물리 주소와 HR을 OR연산자를 수행함으로써 원격 노드 번호를 구하는 제 11 단계를 포함하여 이루어진 전역적 단일 주소 공간 구성 방법.
- 컴퓨터에,다중 노드 시스템에 적용되는 전역적 단일 주소 공간 구성 방법에 있어서,주소 번역에 필요한 정보를 수집하여 사용될 형태로 저장하는 제 1 단계; 및시스템 수행중 노드 버스에 물리 주소가 적재되어 해당 자원 접근 경로를 설정하는 제 2 단계를 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
- 컴퓨터에,다중 노드 시스템에 적용되는 전역적 단일 주소 공간 구성 방법에 있어서,주소 번역에 필요한 정보를 수집하여 사용될 형태로 저장하는 제 1 단계; 및시스템 수행중 노드 버스에 물리 주소가 적재되어 해당 자원 접근 경로를 설정하는 제 2 단계를 실행시키기 위한 컴퓨터 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980052972A KR100308317B1 (ko) | 1998-12-03 | 1998-12-03 | 다중노드시스템의동적인전역적단일주소공간구성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980052972A KR100308317B1 (ko) | 1998-12-03 | 1998-12-03 | 다중노드시스템의동적인전역적단일주소공간구성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000038110A true KR20000038110A (ko) | 2000-07-05 |
| KR100308317B1 KR100308317B1 (ko) | 2001-11-30 |
Family
ID=19561311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980052972A KR100308317B1 (ko) | 1998-12-03 | 1998-12-03 | 다중노드시스템의동적인전역적단일주소공간구성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100308317B1 (ko) |
-
1998
- 1998-12-03 KR KR1019980052972A patent/KR100308317B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100308317B1 (ko) | 2001-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6295584B1 (en) | Multiprocessor computer system with memory map translation | |
| US6505286B1 (en) | User specifiable allocation of memory for processes in a multiprocessor computer having a non-uniform memory architecture | |
| JP3687990B2 (ja) | メモリアクセス機構 | |
| US6910108B2 (en) | Hardware support for partitioning a multiprocessor system to allow distinct operating systems | |
| US6510496B1 (en) | Shared memory multiprocessor system and method with address translation between partitions and resetting of nodes included in other partitions | |
| US5940870A (en) | Address translation for shared-memory multiprocessor clustering | |
| US6421775B1 (en) | Interconnected processing nodes configurable as at least one non-uniform memory access (NUMA) data processing system | |
| US6877158B1 (en) | Logical partitioning via hypervisor mediated address translation | |
| US20040268044A1 (en) | Multiprocessor system with dynamic cache coherency regions | |
| US20090307432A1 (en) | Memory management arrangements | |
| US7506343B2 (en) | System and method for passing information from one device driver to another | |
| US8943516B2 (en) | Mechanism for optimized intra-die inter-nodelet messaging communication | |
| CN101216781B (zh) | 一种多处理器系统、装置及方法 | |
| CN112540941A (zh) | 一种数据转发芯片及服务器 | |
| US6457107B1 (en) | Method and apparatus for reducing false sharing in a distributed computing environment | |
| CN116382913A (zh) | 资源分配装置、方法、电子设备和存储介质 | |
| WO2017181851A1 (zh) | 一种bios启动方法及装置 | |
| US7793051B1 (en) | Global shared memory subsystem | |
| TWI785320B (zh) | 裝置內標記資料移動系統、資訊處置系統及用於提供裝置內標記資料移動之方法 | |
| US5991895A (en) | System and method for multiprocessor partitioning to support high availability | |
| US7444636B2 (en) | Method and system of determining attributes of a functional unit in a multiple processor computer system | |
| CN113485789B (zh) | 资源配置方法、装置及计算机架构 | |
| KR100308317B1 (ko) | 다중노드시스템의동적인전역적단일주소공간구성방법 | |
| US11860783B2 (en) | Direct swap caching with noisy neighbor mitigation and dynamic address range assignment | |
| KR100211954B1 (ko) | Misix 커널 가상 주소의 동적인 관리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070730 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |