KR20000027903A - Apparatus and method for processing a watchdog timer reset in a wireless local loop terminal - Google Patents

Apparatus and method for processing a watchdog timer reset in a wireless local loop terminal Download PDF

Info

Publication number
KR20000027903A
KR20000027903A KR1019980045948A KR19980045948A KR20000027903A KR 20000027903 A KR20000027903 A KR 20000027903A KR 1019980045948 A KR1019980045948 A KR 1019980045948A KR 19980045948 A KR19980045948 A KR 19980045948A KR 20000027903 A KR20000027903 A KR 20000027903A
Authority
KR
South Korea
Prior art keywords
watchdog timer
signal
reset
main control
generation circuit
Prior art date
Application number
KR1019980045948A
Other languages
Korean (ko)
Inventor
최인권
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980045948A priority Critical patent/KR20000027903A/en
Publication of KR20000027903A publication Critical patent/KR20000027903A/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/10—Small scale networks; Flat hierarchical networks
    • H04W84/14—WLL [Wireless Local Loop]; RLL [Radio Local Loop]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/021—Terminal devices adapted for Wireless Local Loop operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Telephone Function (AREA)

Abstract

PURPOSE: An apparatus is provided to watch whether a program of a main control processor is normally executed by watching an actual watchdog timer signal on an on-line state. CONSTITUTION: A main control processor(100) controls an initialization of a peripheral circuit device(200). A watchdog timer signal generation circuit(500) generates a temporary watchdog timer signal during the initialization of the peripheral circuit device(200). A multiplexer(600) selects an output signal of the watchdog timer signal generation circuit(500) during the initialization of the peripheral circuit device(200) and selects an output signal of the main control processor(100) after the initialization. A reset signal generation circuit(300) generates a reset signal. A watchdog timer signal watching circuit(700) outputs a signal notifying of a normal operation.

Description

무선가입자망 단말에서의 와치독 타이머 리셋 처리 장치 및 방법Device and method for processing watchdog timer reset in wireless subscriber network terminal

본 발명은 무선가입자망(Wireless Local Loop : WLL) 단말에서의 와치독 타이머(Watch Dog Timer : WDT) 리셋(Reset) 처리 방법에 관한 것이다. 특히 본 발명은 주 제어프로세서(CPU)가 주변 회로 장치를 초기화함에 있어서 와치독 타이머 신호 감시에 의한 리셋 기능을 부여치 못해 온라인(On-line)중에 프로그램의 정상동작 여부를 파악치 못하는 문제를 해결하기 위한 방법에 관한 것이다.The present invention relates to a watch dog timer (WDT) reset processing method in a wireless local loop (WLL) terminal. In particular, the present invention solves a problem in which the main control processor (CPU) does not give a reset function by monitoring the watchdog timer signal in initializing a peripheral circuit device and thus does not know whether the program is normally operated while online. It relates to a method for doing so.

일반적으로, 전자통신 시스템의 주 제어프로세서 장치에는 주변 회로 장치를 초기화시키기 위한 리셋 기능이 있으며, 통상 리셋 기능에는 전원 온(Power_on) 리셋, 메뉴얼(Manual)에 의한 리셋, 소프트웨어 명령(S/W Command)에 의한 리셋, 와치독 타이머 신호 감시에 의한 리셋 기능 등을 갖게 된다.In general, a main control processor device of an electronic communication system has a reset function for initializing peripheral circuit devices. The reset function usually includes a power on reset, a manual reset, and a software command (S / W command). Reset by watchdog timer and watchdog timer signal monitoring.

도 1은 종래 무선가입자망 단말 장치 초기화를 위한 회로의 구성도이다. 이를 참조로 종래 기술에서의 주변 회로 장치를 초기화하는 과정을 살펴보면 다음과 같다.1 is a block diagram of a circuit for initializing a wireless subscriber network terminal device. Referring to this, a process of initializing a peripheral circuit device according to the related art is as follows.

처음 초기화 과정에서 전원 온, 메뉴얼, 소프트웨어 명령 등의 리셋 관련 신호가 리셋 신호 발생회로(40)로 들어오면, 리셋 신호 발생회로(40)에서는 리셋 신호를 발생시킨다. 그러면, 리셋 신호를 받은 주 제어프로세서(10)는 주변 회로 디바이스 혹은 장치들(20)을 초기화시켜 가는데, 이때 특정 주변 회로 장치에 이르러서는 주 제어프로세서(10)가 초기화 명령을 내린 후, 해당 회로 장치로부터 초기화가 완료되었다는 응답을 받은 후에 다음 단계의 초기화 과정을 진행하게 된다. 그리고, 이 응답을 받기까지는 상당히 오랜 시간을 기다리게 된다.When a reset-related signal such as a power-on, manual, software command, or the like enters the reset signal generation circuit 40 during the initial initialization process, the reset signal generation circuit 40 generates a reset signal. Then, the main control processor 10 receiving the reset signal initializes the peripheral circuit device or devices 20. At this time, after the main control processor 10 issues an initialization command, After receiving the response from the device that the initialization is completed, the initialization process of the next step is performed. And you wait a long time before you get this response.

따라서 이 기다리는 시간 주기(TW)가 와치독 타이머 감시 회로에서 제한하는 시간 주기(TL)를 초과(TW>>TL)하게 되어, 와치독 타이머 감시 기능을 부여하게 되면, 이로 인해 주 제어프로세서(10)가 초기화를 하는 과정중에 일정한 주기마다 리셋이 걸리는 문제가 발생함으로써 와치독 타이머 리셋 기능을 부여할 수 없었다.Therefore, this waiting time period T W exceeds the time period T L limited by the watchdog timer monitoring circuit (T W >> T L ). The watchdog timer reset function could not be given due to a problem that reset occurred at regular intervals during the initialization of the control processor 10.

그렇다고 응답을 기다리는 시간 주기(TW)를 고려하여 와치독 타이머 감시 회로에서 제한하는 시간 주기(TL)를 아주 크게 설정하게 되면, 실제 온라인 서비스중에 동작상의 문제가 발생할 시 이를 와치독 타이머 감시 회로에서 너무 늦게 알게 되는 문제가 발생한다.However, if the watchdog timer monitoring circuit considers the time period waiting for response (T W ) and the watchdog timer monitoring circuit sets a very large time period (T L ), the watchdog timer monitoring circuit will be activated if an operation problem occurs during the actual online service. The problem arises that we get to know it too late.

따라서, 본 발명은 상기된 바와 같은 문제점을 해결하기 위하여 창안된 것으로, 주 제어프로세서 외부에 임시의 와치독 타이머 신호를 발생하는 장치를 두어 주 제어프로세서의 적절한 제어하에 초기화 과정이 끝나는 동안만 동작토록 함으로서, 주 제어프로세서가 초기화 과정에서 주기적인 리셋이 걸리는 현상을 방지하는 무선가입자망 단말에서의 와치독 타이머 리셋 처리 장치 및 방법을 제공하는 것을 목적으로 한다.Accordingly, the present invention has been devised to solve the above problems, and puts a device that generates a temporary watchdog timer signal outside the main control processor so that it operates only while the initialization process is completed under proper control of the main control processor. It is an object of the present invention to provide an apparatus and method for processing a watchdog timer reset in a wireless subscriber network terminal which prevents a periodic reset from occurring during an initialization process.

본 발명의 다른 목적은 초기화 과정을 마친 후 주 제어프로세서에서 출력되는 실제적인 와치독 타이머 신호를 감시하여 온라인 중에도 프로그램이 정상적으로 동작하는지를 감시할 수 있는 무선가입자망 단말에서의 와치독 타이머 리셋 처리 장치 및 방법을 제공하는 것이다.Another object of the present invention is to monitor the actual watchdog timer signal output from the main control processor after the initialization process, the watchdog timer reset processing apparatus in the wireless subscriber network terminal that can monitor whether the program operates normally even on-line and To provide a way.

본 발명의 상기 및 그 밖의 다른 목적과 새로운 특징에 대해서는 아래의 발명의 상세한 설명을 읽고 아래의 도면을 참조하면 보다 명백해질 것이다.The above and other objects and novel features of the present invention will become more apparent from the following detailed description of the invention and the accompanying drawings.

도 1 은 종래 무선가입자망 단말 장치 초기화를 위한 회로의 구성도.1 is a configuration diagram of a circuit for initializing a wireless subscriber network terminal device.

도 2 는 본 발명에 따른 무선가입자망 단말에서의 와치독 타이머 리셋 처리를 위한 회로도.2 is a circuit diagram for a watchdog timer reset process in a wireless subscriber network terminal according to the present invention.

도 3 은 본 발명에 따른 무선가입자망 단말에서의 와치독 타이머 리셋 처리를 위한 흐름도.3 is a flowchart for a watchdog timer reset process in a wireless subscriber network terminal according to the present invention;

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10, 100 : 주 제어프로세서(CPU)10, 100: main control processor (CPU)

20, 200 : 주변 회로 장치20, 200: peripheral circuit device

30, 400 : 어드레스 디코더30, 400: address decoder

40, 300 : 리셋 신호 발생회로40, 300: reset signal generating circuit

500 : 와치독 타이머 신호 발생회로500: watchdog timer signal generation circuit

600 : 다중화기(MUX)600: Multiplexer (MUX)

700 : 와치독 타이머 신호 감시회로700: watchdog timer signal monitoring circuit

상기와 같은 목적을 달성하기 위하여 창안된 본 발명에 따른 무선가입자망 단말에서의 와치독 타이머 리셋 처리 장치의 바람직한 실시예는, 주변 회로 장치, 상기 주변 회로 장치가 초기화하는 것을 제어하는 주 제어프로세서, 상기 주변 회로 장치가 초기화하는 동안 임시의 와치독 타이머 신호를 발생시키는 와치독 타이머 신호 발생회로, 상기 주변 회로 장치의 초기화 중에는 상기 와치독 타이머 신호 발생회로의 출력 신호를 선택하고, 상기 주변 회로 장치의 초기화가 끝난 이후에는 상기 주 제어프로세서의 출력 신호를 선택하는 다중화기, 리셋 신호를 발생시키는 리셋 신호 발생회로, 및 상기 주변 회로 장치가 초기화되어 설정될 때까지 상기 리셋 신호 발생회로 측으로 정상임을 알리는 신호를 송출하는 와치독 타이머 신호 감시회로를 포함하여 이루어진다.In order to achieve the above object, a preferred embodiment of a watchdog timer reset processing apparatus in a wireless subscriber network terminal according to the present invention, a peripheral circuit apparatus, a main control processor for controlling the initialization of the peripheral circuit apparatus, A watchdog timer signal generation circuit for generating a temporary watchdog timer signal during initialization of the peripheral circuit device, and an output signal of the watchdog timer signal generation circuit is selected during initialization of the peripheral circuit device, After initialization, a multiplexer for selecting an output signal of the main control processor, a reset signal generation circuit for generating a reset signal, and a signal indicating that the reset signal generation circuit is normal until the peripheral circuit device is initialized and set. Including watchdog timer signal monitoring circuit Achieved.

또한 상기와 같은 목적을 달성하기 위하여 창안된 본 발명에 따른 무선가입자망 단말에서의 와치독 타이머 리셋 처리 방법의 바람직한 실시예는, 전원온, 메뉴얼, 소프트웨어 명령 등의 리셋 관련 신호로 인해 리셋 신호 발생회로에서 리셋 신호가 발생되는 단계, 상기 리셋 신호가 발생되면, 주 제어프로세서는 주변 회로 장치를 초기화시키고, 상기 주변 회로 장치의 초기화가 완료되어 설정되는 시간주기 동안 기다리는 단계, 상기 주 제어프로세서는 와치독 타이머 신호 발생회로를 인에이블시켜 임시의 와치독 타이머 신호가 발생되도록 하고, 다중화기가 상기 와치독 타이머 신호 발생회로에서 출력되는 신호를 선택하도록 하는 단계, 상기 주변 회로 장치의 초기화가 완료되는 단계 및 상기 주 제어프로세서는 상기 와치독 타이머 신호 발생회로의 기능을 억제시키고, 상기 다중화기가 상기 주 제어프로세서의 와치독 타이머 포트로부터 출력되는 신호를 선택하도록 하는 단계를 포함하여 이루어진다.In addition, a preferred embodiment of the watchdog timer reset processing method in the wireless subscriber network terminal according to the present invention, which was created in order to achieve the above object, generates a reset signal due to a reset-related signal such as power on, manual, software command, etc. Generating a reset signal in the circuit, when the reset signal is generated, the main control processor initializes a peripheral circuit device, and waits for a time period during which the initialization of the peripheral circuit device is completed and set, the main control processor is a watch Enabling the dock timer signal generation circuit to generate a temporary watchdog timer signal, causing the multiplexer to select a signal output from the watchdog timer signal generation circuit, completing the initialization of the peripheral circuit device; and The main control processor is the watchdog timer signal generation circuit of the Deactivating and causing the multiplexer to select a signal output from the watchdog timer port of the main control processor.

이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 외부에 임시의 와치독 타이머 신호를 발생하는 장치를 두어 초기화 과정이 끝나는 동안만 동작하도록 함으로써, 와치독 타이머 리셋 처리를 정상적으로 동작하도록 하는 방법에 관한 것이다. 또한 외부에 와치독 타이머 신호를 감시하는 장치를 두어 온라인 상태에서 주 제어프로세서의 프로그램이 정상적으로 실행하는지를 감시하는 방법에 관한 것이다.The present invention relates to a method of operating a watchdog timer reset process normally by placing an apparatus that generates a temporary watchdog timer signal externally so that the device operates only during the initialization process. The present invention also relates to a method of monitoring a watchdog timer signal externally and monitoring whether a program of a main control processor is normally executed while online.

도 2는 본 발명에 따른 무선가입자망 단말에서의 와치독 타이머 리셋 처리를 위한 회로도이다. 이를 참조하면, 본 무선가입자망 단말에서의 와치독 타이머 리셋 처리 장치는 주변 회로 장치(200)와, 이 주변 회로 장치(200)가 초기화하는 것을 제어하는 주 제어프로세서(100)와, 주변 회로 장치(200)가 초기화하는 동안 임시의 와치독 타이머 신호를 발생시키는 와치독 타이머 신호 발생회로(500)와, 주변 회로 장치(200)의 초기화 단계에서는 와치독 타이머 신호 발생회로(500)의 출력 신호를 선택하고, 주변 회로 장치(200)의 초기화 단계가 끝난 이후에는 주 제어프로세서(100)의 출력 신호를 선택하는 다중화기(MUX)(600)와, 리셋 신호를 발생시키는 리셋 신호 발생회로(300), 그리고 주변 회로 장치(200)가 초기화되어 설정될 때까지 리셋 신호 발생회로(300) 측으로 정상임을 알리는 신호를 송출하는 와치독 타이머 신호 감시회로(700)로 구성된다.2 is a circuit diagram for a watchdog timer reset process in a wireless subscriber network terminal according to the present invention. Referring to this, the watchdog timer reset processing apparatus of the present wireless subscriber network terminal includes a peripheral circuit device 200, a main control processor 100 that controls the peripheral circuit device 200 to initialize, and a peripheral circuit device. The watchdog timer signal generation circuit 500 which generates a temporary watchdog timer signal while the 200 is initialized, and the output signal of the watchdog timer signal generation circuit 500 in the initialization stage of the peripheral circuit device 200. A multiplexer (MUX) 600 for selecting an output signal of the main control processor 100 after the initialization step of the peripheral circuit device 200 is completed, and a reset signal generation circuit 300 for generating a reset signal. And a watchdog timer signal monitoring circuit 700 that transmits a signal indicating that the reset signal generating circuit 300 is normal until the peripheral circuit device 200 is initialized and set.

도 3은 본 발명에 따른 무선가입자망 단말에서의 와치독 타이머 리셋 처리를 위한 흐름도이다.3 is a flowchart illustrating a watchdog timer reset process in a wireless subscriber network terminal according to the present invention.

먼저, 전원온, 메뉴얼, 소프트웨어 명령 등의 리셋 관련 신호로 인해 리셋 신호 발생회로에서 리셋 신호가 발생되면(S10), 주 제어프로세서는 주변 회로 디바이스 혹은 장치들을 초기화시키게 되며, 특정 주변 장치에 이르러서는 초기화 명령을 내린 후 해당 주변 회로 장치로부터 초기화 완료 응답을 받게 되는 시간주기 동안 기다린다(S20).First, when a reset signal is generated in the reset signal generation circuit due to a reset-related signal such as power-on, manual, or software command (S10), the main control processor initializes peripheral circuit devices or devices, and reaches a specific peripheral device. After the initialization command, the controller waits for a period of time for receiving the initialization completion response from the peripheral circuit device (S20).

특정 주변 장치의 초기화 단계에서 주 제어프로세서는 와치독 타이머 포트를 통해 주기적인 와치독 타이머 신호를 송출할 수 없기 때문에 주 제어프로세서는 초기화 처음 단계에서 와치독 타이머 신호 발생회로의 기능을 인에이블(Enable)시켜 임시의 와치독 타이머 신호가 출력되도록 하며, 다중화기가 와치독 타이머 신호 발생회로의 출력 신호를 선택하도록 제어한다(S30).Since the main control processor cannot send periodic watchdog timer signals through the watchdog timer port during the initialization phase of a specific peripheral device, the main control processor enables the function of the watchdog timer signal generation circuit in the initial stage of initialization. The temporary watchdog timer signal is outputted, and the multiplexer controls to select an output signal of the watchdog timer signal generation circuit (S30).

따라서 주변 회로 장치가 초기화되어 설정될 때까지 주 제어프로세서가 기다리는 시간 주기동안 와치독 타이머 감시회로는 리셋 신호 발생회로 측으로 정상임을 알리는 신호를 송출하게 되며, 이로써 주 제어프로세서가 초기화 과정중에 리셋되는 문제를 해결할 수 있다.Therefore, during the period of time that the main control processor waits until the peripheral circuit device is initialized and set, the watchdog timer monitoring circuit sends a signal indicating that the reset signal generation circuit is normal, thereby causing the main control processor to be reset during the initialization process. Can be solved.

한편, 주변 회로 장치의 초기화가 완료되면(S40), 주 제어프로세서는 와치독 타이머 신호 발생회로의 기능을 억제(Disable)시키고, 이어서 다중화기를 제어하여 주 제어프로세서의 와치독 타이머 포트로부터 출력되는 신호를 선택하도록 한다(S50).On the other hand, when the initialization of the peripheral circuit device is completed (S40), the main control processor disables the function of the watchdog timer signal generating circuit (Disable), and then controls the multiplexer to output a signal from the watchdog timer port of the main control processor. To select (S50).

따라서, 이후 온라인 상태에서 와치독 타이머 신호 감시회로는 실제적인 와치독 타이머 신호를 감시하여 주 제어프로세서의 프로그램이 정상적으로 실행하는지를 감시할 수 있게 된다.Therefore, in the on-line state, the watchdog timer signal monitoring circuit may monitor the actual watchdog timer signal to monitor whether the program of the main control processor is normally executed.

상기와 같이 동작하는 본 발명은 무선가입자망 단말장치에서만이 아니라, 유사한 상황에 있는 모든 주 제어프로세서 및 그 주변 회로 장치에 적용이 가능하다.The present invention operating as described above is applicable not only to the wireless subscriber network terminal device but also to all the main control processors and their peripheral circuit devices in a similar situation.

본 발명은 다양하게 변형될 수 있고, 여러 가지 형태를 취할 수 있지만, 상기 발명의 상세한 설명에서는 그에 따라 특별한 실시예에 대해서만 기술하였다. 하지만, 본 발명은 명세서에서 언급된 특별한 형태로 한정되는 것이 아닌 것으로 이해되어야 하며, 오히려 본 발명은 첨부된 청구범위에 의해 정의된, 본 발명의 정신과 범위 내에 있는 모든 변형물, 균등물 및 대체물을 포함하는 것으로 이해되어야 한다.While the invention is susceptible to various modifications and alternative forms, the disclosure thereof has been described with reference to specific embodiments only. It is to be understood, however, that the present invention is not limited to the specific forms referred to in the specification, but rather that the invention is intended to cover all modifications, equivalents, and substitutions within the spirit and scope of the invention as defined by the appended claims. It should be understood to include.

상기와 같이 동작하는 본 출원에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면, 본 발명은 주 제어프로세서가 초기화 과정중에 리셋되는 문제를 해결할 수 있으며, 온라인 상태에서 실제적인 와치독 타이머 신호를 감시함으로서 주 제어프로세서의 프로그램이 정상적으로 실행하는지를 감시할 수 있다.In the present application operating as described above, briefly describing the effect obtained by the representative of the disclosed invention, the present invention can solve the problem that the main control processor is reset during the initialization process, the actual watchdog timer in the online state By monitoring the signal, you can monitor whether the program of the main control processor is running normally.

Claims (3)

주변 회로 장치;Peripheral circuitry; 상기 주변 회로 장치가 초기화하는 것을 제어하는 주 제어프로세서;A main control processor for controlling the initialization of the peripheral circuit device; 상기 주변 회로 장치가 초기화하는 동안 임시의 와치독 타이머 신호를 발생시키는 와치독 타이머 신호 발생회로;A watchdog timer signal generation circuit for generating a temporary watchdog timer signal while the peripheral circuit device is initialized; 상기 주변 회로 장치의 초기화 중에는 상기 와치독 타이머 신호 발생회로의 출력 신호를 선택하고, 상기 주변 회로 장치의 초기화가 끝난 이후에는 상기 주 제어프로세서의 출력 신호를 선택하는 다중화기;A multiplexer which selects an output signal of the watchdog timer signal generation circuit during initialization of the peripheral circuit device and selects an output signal of the main control processor after initialization of the peripheral circuit device; 리셋 신호를 발생시키는 리셋 신호 발생회로; 및A reset signal generation circuit for generating a reset signal; And 상기 주변 회로 장치가 초기화되어 설정될 때까지 상기 리셋 신호 발생회로 측으로 정상임을 알리는 신호를 송출하는 와치독 타이머 신호 감시회로를 포함하는, 무선가입자망 단말에서의 와치독 타이머 리셋 처리 장치.And a watchdog timer signal monitoring circuit for transmitting a signal indicating that the reset signal generation circuit is normal until the peripheral circuit device is initialized and set. 전원온, 메뉴얼, 소프트웨어 명령 등의 리셋 관련 신호로 인해 리셋 신호 발생회로에서 리셋 신호가 발생되는 단계;Generating a reset signal in the reset signal generation circuit due to a reset related signal such as power on, manual, software command, or the like; 상기 리셋 신호가 발생되면, 주 제어프로세서는 주변 회로 장치를 초기화시키고, 상기 주변 회로 장치의 초기화가 완료되어 설정되는 시간주기 동안 기다리는 단계;When the reset signal is generated, the main control processor initializes a peripheral circuit device and waits for a time period during which initialization of the peripheral circuit device is completed and set; 상기 주 제어프로세서는 와치독 타이머 신호 발생회로를 인에이블시켜 임시의 와치독 타이머 신호가 발생되도록 하고, 다중화기가 상기 와치독 타이머 신호 발생회로에서 출력되는 신호를 선택하도록 하는 단계;Enabling the watchdog timer signal generation circuit to generate a temporary watchdog timer signal, and causing the multiplexer to select a signal output from the watchdog timer signal generation circuit; 상기 주변 회로 장치의 초기화가 완료되는 단계; 및Initializing the peripheral circuit device; And 상기 주 제어프로세서는 상기 와치독 타이머 신호 발생회로의 기능을 억제시키고, 상기 다중화기가 상기 주 제어프로세서의 와치독 타이머 포트로부터 출력되는 신호를 선택하도록 하는 단계를 포함하는, 무선가입자망 단말에서의 와치독 타이머 리셋 처리 방법.The main control processor including the step of suppressing the function of the watchdog timer signal generation circuit and causing the multiplexer to select a signal output from the watchdog timer port of the main control processor. How to handle dock timer reset. 제 2 항에 있어서, 상기 주변 회로 장치의 초기화가 완료되어 설정되는 시간주기 동안 상기 리셋 신호 발생회로 측으로 정상임을 알리는 신호를 송출하여, 상기 주 제어프로세서가 초기화 과정중에 리셋 되지 않도록 하는 단계를 더 포함하는, 무선가입자망 단말에서의 와치독 타이머 리셋 처리 방법.3. The method of claim 2, further comprising: transmitting a signal indicating that the reset signal generation circuit is normal to the reset signal generation circuit during a time period during which the initialization of the peripheral circuit device is completed and set, so that the main control processor is not reset during the initialization process. A watchdog timer reset processing method in a wireless subscriber network terminal.
KR1019980045948A 1998-10-29 1998-10-29 Apparatus and method for processing a watchdog timer reset in a wireless local loop terminal KR20000027903A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045948A KR20000027903A (en) 1998-10-29 1998-10-29 Apparatus and method for processing a watchdog timer reset in a wireless local loop terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045948A KR20000027903A (en) 1998-10-29 1998-10-29 Apparatus and method for processing a watchdog timer reset in a wireless local loop terminal

Publications (1)

Publication Number Publication Date
KR20000027903A true KR20000027903A (en) 2000-05-15

Family

ID=19556253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045948A KR20000027903A (en) 1998-10-29 1998-10-29 Apparatus and method for processing a watchdog timer reset in a wireless local loop terminal

Country Status (1)

Country Link
KR (1) KR20000027903A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068911A (en) * 2001-02-23 2002-08-28 씨멘스 오토모티브 주식회사 A controlling method of watchdog
KR100731506B1 (en) * 2005-09-30 2007-06-21 지멘스 오토모티브 주식회사 Micro controller having watchdog circuit and controlling method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068911A (en) * 2001-02-23 2002-08-28 씨멘스 오토모티브 주식회사 A controlling method of watchdog
KR100731506B1 (en) * 2005-09-30 2007-06-21 지멘스 오토모티브 주식회사 Micro controller having watchdog circuit and controlling method therefor

Similar Documents

Publication Publication Date Title
US7500147B2 (en) Test system and method
US6351824B1 (en) Methods and apparatuses for controlling the operation of a digital processing system
US5321830A (en) Reset method when adaptor module is faulty and computer system executing same
JP2004362543A (en) Safety power disconnection system and its method
KR20000027903A (en) Apparatus and method for processing a watchdog timer reset in a wireless local loop terminal
JPH10260849A (en) Information processor and interrupt controlling method
JP6967119B2 (en) Communication equipment and its test method
CN108595193B (en) Firmware updating method of baseboard management controller for fan rotating speed control
JPH05324153A (en) Information processor
KR100595198B1 (en) Method and device for processing the error of mobile phone
JPH08238822A (en) Power source controlling circuit for printer
JP2001094620A (en) Network system, its terminal control method and recording medium
JP2006163730A (en) Interrupt control method and controller using it
KR100233082B1 (en) Method for controlling inter memory in digital signal processor
JPH01316838A (en) Computer system
JP2000267767A (en) On-line system
JP6503782B2 (en) Information processing apparatus and program
JPH10177429A (en) Personal computer
JPH0318784B2 (en)
CN117235004A (en) Control method and device of server, terminal equipment and readable storage medium
JPH05122746A (en) Exchange
JP2012137918A (en) Host device
JPH06138984A (en) Information processor
JPH0619589A (en) Automatic rising and falling method for terminal equipment power source for information network
JPH06231279A (en) Microcomputer

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination