KR20000026907A - 데이터 출력 버퍼 - Google Patents
데이터 출력 버퍼 Download PDFInfo
- Publication number
- KR20000026907A KR20000026907A KR1019980044653A KR19980044653A KR20000026907A KR 20000026907 A KR20000026907 A KR 20000026907A KR 1019980044653 A KR1019980044653 A KR 1019980044653A KR 19980044653 A KR19980044653 A KR 19980044653A KR 20000026907 A KR20000026907 A KR 20000026907A
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- output
- pull
- value
- driving
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Abstract
본 발명은 외부의 부하값에 따라 전류 구동 능력을 조절할 수 있도록 하여 빠른 데이터 전송능력을 가지면서도 전력 소모를 줄일 수 있도록 한 데이터 출력 버퍼에 관한 것으로, 데이터를 발생하여 출력하는 로직부와, 로직부에서 출력된 데이터 신호를 입력받아 출력버스에 연결된 부하값에 따라 전류 구동 능력을 조절하여 입력된 데이터 신호를 출력하는 구동부와, 구동부의 전류 구동 능력을 제어하는 구동제어부와, 구동제어부의 제어값을 선택할 수 있도록 하는 구동값 선택부로 이루어진 것을 특징으로 한다.
Description
본 발명은 데이터 출력 버퍼에 관한 것으로서, 보다 상세하게는 외부의 부하값에 따라 전류 구동 능력을 조절할 수 있도록 하여 빠른 데이터 전송능력을 가지면서도 전력 소모를 줄일 수 있도록 한 데이터 출력 버퍼에 관한 것이다.
데이터 출력 버퍼는 DRAM등 MCU칩에서 내부의 데이터를 외부의 부하로 데이터를 출력시킬 수 있게 하는 소자로써 트라이 스테이트 버퍼로 구성되는데 부하 커패시턴스를 충전 또는 방전시키기에 충분한 전류를 구동하기 위해 최종단에 충분히 큰 게이트를 써서 구동한다.
도1은 종래의 데이터 출력 버퍼를 나타낸 회로도이다.
여기에 도시된 바와 같이 데이터 출력 버퍼는 부하에 전하를 공급하여 충전시키기 위한 풀업 트랜지스터(P10)와, 부하에 전하를 방전시키기 위한 풀다운 트랜지스터(N10)와, 제어신호(OE)에 의해 입력신호(Din)을 전달하여 풀업 트랜지스터(P10)를 선택적으로 작동시키는 NAND게이트(NAND10)과, 반전된 제어신호(OE_B)에 의해 입력신호(Din)을 전달하여 풀다운 트랜지스터(N10)를 선택적으로 작동시키는 NOR게이트(NOR10)로 이루어진다.
위와 같이 이루어진 데이터 출력 버퍼는 입력신호(Din)에 내부 데이터값이 인가되고 제어신호(OE)가 저전위이고 반전제어신호(OE_B)가 고전위일때는 출력 끝단의 풀업 트랜지스터와 풀다운 트랜지스터가 동작하지 않으므로 출력단(Dout)은 고임피던스가 된다. 반대로 제어신호(OE)가 고전위이고 반전제어신호(OE_B)가 저전위일 때 입력신호(Din)이 저전위이면 NAND게이트(NAND10)의 출력은 고전위가 되어 풀업 트랜지스터(P10)는 오프되고 풀다운 트랜지스터(N10)는 온되기 때문에 풀다운 트랜지스터(N10)에 의해 출력단(Dout)을 방전시킨다. 그리고, 입력신호(Din)가 고전위일때는 풀업 트랜지스터(P10)는 온되고 풀다운 트랜지스터(N10)는 오프되기 때문에 풀업 트랜지스터(P10)에 의해 출력단(Dout)을 충전시킨다.
그런데 데이터 출력 버퍼 소자는 미리 정해진 크기의 부하를 구동시킬 수 있도록 버퍼를 설계하고 이를 칩으로 구현하기 때문에 추후에 외부에 걸리는 부하값이 변하게 될 경우에는 능동적으로 버퍼의 구동 능력을 바꿀 수 없게 된다.
만약 구동시키는 부하값이 작을 경우엔 쓸데 없이 많은 게이트를 구동시키므로 전류소모가 커지게 되며 부하값이 클경우에 구동 능력이 낮아져서 데이터 전달 속도가 떨어진다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 데이터 출력 버퍼의 전류 구동 게이트를 최종 출력단에 병렬로 배치하고 각각 별도로 조절하여 외부의 부하값에 따라 작동을 선택할 수 있도록 하여 전류 구동 능력을 조절하도록 한 데이터 출력 버퍼를 제공함에 있다.
도1은 종래의 데이터 출력 버퍼를 나타낸 회로도이다.
도2는 본 발명에 의한 데이터 출력 버퍼를 나타낸 블록구성도이다.
도3은 도2의 구동부를 상세하게 나타낸 회로도이다.
도4는 도2의 구동부의 다른 실시예를 나타낸 회로도이다.
도5는 도2의 구동제어부를 나타낸 회로도이다.
도6은 디코더를 포함하여 구성된 구동제어부를 나타낸 회로도이다.
도7은 본 발명에서 출력값의 비교에 의해 구동값을 선택할 수 있도록 한 구동값 선택부를 포함하여 구성된 데이터 출력 버퍼를 나타낸 블록 구성도이다.
도8은 도7의 비교기를 작동 상태를 나타내 그래프이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 로직부 20 : 구동부
30 : 구동제어부 40 : 구동값 선택부
50 : 출력버스 60 : 부하
80 : 합성부
상기와 같은 목적을 실현하기 위한 본 발명은 데이터를 발생하여 출력하는 로직부와, 로직부에서 출력된 데이터 신호를 입력받아 출력버스에 연결된 부하값에 따라 전류 구동 능력을 조절하여 입력된 데이터 신호를 출력하는 구동부와, 구동부의 전류 구동 능력을 제어하는 구동제어부와, 구동제어부의 제어값을 선택할 수 있도록 하는 구동값 선택부로 이루어진 것을 특징으로 한다.
위와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.
구동값 선택부에서 출력버스에 연결된 부하들의 양에 따라 전류 구동 능력을 선택하여 선택된 값을 구동제어부로 출력하면 구동제어부에서 선택된 값에 의해 구동부에 제어신호를 입력하여 구동부에서 전류 구동 능력을 향상시키거나 강하시켜 입력되는 데이터 신호의 전류 구동 능력을 조절하여 출력하여 부하값의 변동에 따라 전류 구동 능력이 조절될 수 있도록 작동된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도2는 본 발명에 의한 데이터 출력 버퍼를 나타낸 블록구성도이다.
여기에 도시된 바와 같이 데이터 출력 버퍼는 데이터를 발생하여 출력하는 DRAM이나 Microprocessor 등의 로직부(10)와, 로직부(10)에서 출력된 데이터 신호(Din, Din_b)를 입력받아 출력버스(50)에 연결된 부하(60) 값에 따라 전류 구동 능력을 조절하여 입력된 데이터 신호(Din)를 출력하는 구동부(20)와, 구동부(20)의 전류 구동 능력을 제어하는 구동제어부(30)와, 구동제어부(30)의 제어값을 선택할 수 있도록 하는 구동값 선택부(40)로 이루어진다.
따라서, 구동값 선택부(40)에서 출력버스(50)에 연결된 부하(60)들의 양에 따라 전류 구동 능력을 선택하여 선택된 값을 구동제어부(30)로 출력하면 구동제어부(30)에서 선택된 값에 의해 구동부(20)에 제어신호(oe0∼oe3)를 입력하여 구동부(20)에서 전류 구동 능력을 향상시키거나 강하시켜 입력되는 데이터 신호의 전류 구동 능력을 조절하여 출력하여 부하(60) 값의 변동에 따라 전류 구동 능력이 조절될 수 있도록 작동된다.
도3은 도2의 구동부를 상세하게 나타낸 회로도이다.
여기에 도시된 바와 같이 출력단(Dout)을 구동시키는 구동 게이트단은 4단의 풀업 트랜지스터(P31∼P34)와 4단의 풀다운 트랜지스터(N31∼N34)로 구성되어 있으며 이를 각각의 NAND게이트(NAND31∼NAND34)와 NOR게이트(NOR31∼NOR34)에 의해 구동된다. 그리고 위의 NAND게이트(NAND31∼NAND34)와 NOR게이트(NOR31∼NOR34)의 입력으로는 구동제어부(30)에서 출력되는 제어신호(OE0∼OE3, OE0_B∼OE3B)와 로직부(10)에서 출력되는 데이터 신호(Din)에 의해 제어되도록 구성된다.
제어신호인 OE0, OE1, OE2, OE3이 모두 저전위이고 OE0_B, OE1_B, OE2_B, OE3_B가 모두 고전위일 경우 출력단(Dout)은 고임피던스가 되고 출력단(Dout)에 걸리는 부하(60)가 작아서 전류를 크게 요하지 않는 경우에는 OE0만을 고전위, OE0_B만을 저전위로 하면 제1풀업 트랜지스터(P31)와 제1풀다운 트랜지스터(N31)에 의해서만 입력신호(Din) 값이 전달되어 출력단(Dout)으로 출력되어 부하를 충전 또는 방전시키게 된다.
외부 부하가 커서 더 많은 전류 구동 능력을 요할 경우 부하값의 정도에 따라 제어신호인 OE1, OE2, OE3 까지 같이 고전위로 입력하면 나머지 3쌍의 제2,3,4풀업 트랜지스터(P32∼P34)와 제2,3,4풀다운 트랜지스터(N32∼N34)를 구동시켜 출력단(Dout)의 전류 구동 능력을 키울 수 있다
위의 경우는 전류를 구동하는 4쌍의 풀업트랜지스터(P31∼P34)와 풀다운 트랜지스터(N31∼N34)를 같은 크기로 구성할 때는 전류 구동 능력을 4단계로 조절 가능하게 된다. 한단의 전류 구동 풀업 트랜지스터와 풀다운 트랜지스터쌍이 구동할 수 있는 양을 A라 할 때 4가지 레벨이 가능하다.
| Dout의 출력 | OE0 | OE0_B | OE1 | OE1_B | OE2 | OE2_B | OE3 | OE3_B |
| 고임피던스 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| 레벨1 (1A) | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 |
| 레벨2 (2A) | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 |
| 레벨3 (3A) | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 |
| 레벨4 (4A) | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 |
또한 풀업 트랜지스터(P31∼34)와 풀다운 트랜지스터(N31∼N34)의 게이트 길이를 다른 비율로 할 경우에는 제어신호(OE0∼OE3)의 조합에 따라 15단계의 레벨조절까지 가능하다.
즉, 첫 번째 단의 전류 구동 풀업 트랜지스터(P31)와 풀다운 트랜지스터(N31) 쌍이 구동할 수 있는 양을 A, 두 번째 단이 2A, 세 번째 단이 4A, 네 번째 단이 8A의 전류 구동 능력을 갖는 게이트 길이를 가지게 해놓는다면 15단계의 전류 구동 능력은 표2와 같이 15단계의 레벨을 갖게 된다.
| 1A | 2A | 3A | 4A | |||||
| Dout의 출력 | OE0 | OE0_B | OE1 | OE1_B | OE2 | OE2_B | OE3 | OE3_B |
| 고임피던스 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| 레벨1 (1A) | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 |
| 레벨2 (2A) | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 |
| 레벨3 (1A+2A) | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
| 레벨4 (4A) | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 |
| 레벨5 (1A+4A) | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 |
| 레벨6 (2A+4A) | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 |
| 레벨7 (1A+2A+4A) | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 |
| 레벨8 (8A) | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 |
| 레벨9 (1A+8A) | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 |
| 레벨10 (2A+8A) | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 |
| 레벨11 (1A+2A+8A) | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 |
| 레벨12 (4A+8A) | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 |
| 레벨13 (1A+4A+8A) | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 |
| 레벨14 (2A+4A+8A) | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 |
| 레벨15 (1A+2A+4A+8A) | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 |
도4는 도2의 구동부의 다른 실시예를 나타낸 회로도이다.
여기에서 보는 바와 같이 도3에 도시된 구동부(20)의 풀업 트랜지스터를 NMOS로 구성한 것으로서 출력단(Dout)을 구동시키는 구동 게이트단은 4단의 풀업 트랜지스터(N41∼N44)와 4단의 풀다운 트랜지스터(N31∼N34)로 구성되어 있으며 이를 각각의 NOR게이트(NOR41∼NOR48)에 의해 구동되도록 하였다.
따라서, 반전제어신호(OE_B)를 쓰지 않고 입력 데이터(Din)를 반전 입력 데이터(Din_B)로 나누어 입력을 받게 하였다.
그레서, 구동제어부(30)에서 출력되는 제어신호(OE0∼OE3)와 입력신호(Din, Din_b)를 받는 풀업 트랜지스터(N41∼N44)와 풀다운 트랜지스터(N45∼N48)에 의해 출력단(Dout)의 전류 구동 능력이 조절된다. 즉, NOR게이트(NOR41∼48)는 제어신호(OE0∼OE3)가 고전위이고 입력신호(Din) 값이 고전위일 때 저전위를 출력함으로서 풀업 트랜지스터(N41∼N44)와 풀다운 트랜지스터(N45∼N48)를 선택적으로 작동시켜 출력단(Dout)의 전류 구동 능력을 조절하게 된다.
도5는 도2의 구동제어부를 나타낸 회로도이다.
여기에 도시된 바와 같이 구동제어부(40)는 구동부(20)의 전류 구동 능력을 조절하기 위한 제어신호(OE0∼OE3)를 발생하는 회로로써 구동값 선택부(40)에서 입력되는 선택신호(a,b,c,d)를 일시적으로 보관하는 래치부(70)와, 래치부(70)에 저장된 선택신호(a,b,c,d)와, 로직부(10)에서 출력되는 구동부(20) 작동신호(oe_in)를 합성하여 구동부(20) 제어신호(OE0∼OE3)를 출력하는 합성부(80)로 이루어진다.
그리고, 도6은 디코더를 포함하여 구성된 구동제어부를 나타낸 회로도이다.
여기에 도시된 바와 같이 구동제어부(30)는 구동부(20)의 전류 구동 능력을 조절하기 위한 제어신호(OE0∼OE3)를 발생하는 회로로써 구동값 선택부(40)에서 입력되는 선택신호(a,b)를 입력받아 디코딩하는 2×4디코더(90)와, 2×4디코더(90)의 출력값을 일시적으로 보관하는 래치부(70)와, 래치부(70)에 저장된 신호와 로직부(10)에서 출력되는 구동부(20) 작동신호(OE_in)를 합성하여 구동부(20) 제어신호(OE0∼OE3)를 출력하는 합성부(80)로 이루어진다.
이와 같이 구성할 경우에는 구동값 선택부(40)에서 출력되는 값을 디코더(90)에 의해 디코딩됨으로써 더 많은 레벨의 구동 능력으로 조절할 수 있다.
따라서, 처음 칩을 생산하여 테스트할 때 구동값 선택부(40)에서 '00'을 인가할 경우 로직부(10)에서 출력되는 구동부(20) 작동신호(OE_in)이 입력될 경우 OE0만이 출력된다.
그러면, 도3에서는 구동부(20)의 NAND게이트(NAND31)와 NOR게이트(NOR31)가 열리게 되어 풀업 트랜지스터(P31)과 풀다운 트랜지스터(N31)에 의해서 출력값(Dout)가 출력된다. 그리고 도4에서는 구동부(20)의 NOR게이트(NOR41, NOR45)만이 열리게 되어 되어 풀업 트랜지스터(N41)과 풀다운 트랜지스터(N45)에 의해서 출력값(Dout)가 출력된다.
만약 외부 부하값이 너무커서 데이터 출력 버스(50) 상에서 시그날이 너무 늘어지게 된다면 이에 대한 가장 최적의 전류 구동 능력을 갖도록 바꾸기 위해 구동값 선택부(40)의 값을 '01'로 해놓으면 구동부(20) 제어신호(OE_in)값에 따라 구동제어부(30)의 출력값이 OE0와 OE1이 같이 뜨게 되어 구동부(20)의 풀업 트랜지스터와 풀다운 트랜지스터 두쌍이 작동되어 전류 구동 능력을 바꾸게 된다.
이때, 도5와 같이 디코더(90)이 없을 경우에는 각각 선택신호를 입력하여 조절하게 된다. 그러나 구동값 선택부(40)의 출력값이 동일할 경우 디코더(90)를 사용하게 되면 디코더(90)에 의한 디코딩 값에 의해 더많은 레벨로 전류 구동 능력을 조절할 수 있게 된다.
이렇게 구동값 선택부(40)에서 출력되는 신호에 따라 구동제어부(30)에서 구동제어신호(OE0∼OE3)의 신호를 다르게 출력하여 구동부(20)에서 전류 구동 능력을 조절할 수 있도록 한다.
도7은 본 발명에서 출력값의 비교에 의해 구동값을 선택할 수 있도록 한 구동값 선택부를 포함하여 구성된 데이터 출력 버퍼를 나타낸 블록 구성도이다.
여기에 도시된 바와 같이 데이터 출력 버퍼에서 구동제어부(30)의 제어값을 선택할 수 있도록 하는 구동값 선택부(40)는 로직부(10)에서 출력되는 신호와 구동부(20)에서 출력되는 신호를 서로 비교하는 비표부(44)와, 비교부(44)의 출력값에 의해 구동제어부(30)의 제어값을 선택할 수 있도록 하는 제어신호 발생부(42)로 이루어진다.
위와 같이 이루어진 데이터 출력 버퍼는 처음 구동을 하게 되면 제일 처음 테스트 동작후에 바로 외부 부하에 대한 데이터 출력 버퍼의 구동 능력을 결정하기 위한 동작을 하게 된다.
일단 처음에는 제일 작은 구동 능력을 갖도록 제어신호 발생부(42)에서 제어신호(OE_ct)를 출력하여 구동제어부(30)으로 인가되면 이에 의해 로직부(10)에서 데이터를 내보내기 위해 OE_in신호를 내보내면 구동제어부(30)회로에서는 OE0 하나만 출력하여 구동부(20)의 여러개 구동 MOS중 제일 작은 하나만을 구동시켜 출력단(Dout)으로 내보낸다.
구동부(20)의 출력단(Dout)으로 나온 신호는 출력버스(50)를 통해 여러 부하(60)를 구동하게 된다. 이때 부하가 커서 외부 부하에 의해 출력단(Dout) 신호의 기울기가 늘어지게 되면 이 신호는 다시 비교부(44)에 의해 처음 로직부(10)에서 내보냈던 데이터 신호(int_Dout)와 비교하게 된다. 이와 같이 비교한 결과를 제어신호 발생부(42)로 출력하여 정해진 규격보다 부하가 커서 출력신호(Dout)의파형이 늘어졌다면 판단하고, 제어신호 발생부(42)에서 새로운 제어신호(OE_ct)를 보내고 이에 따라 구동제어부(30)에서는 좀 더 큰 구동능력을 갖도록 구동부(20)로 OE0와 OE1을 내보낸다.
도8은 도7의 비교기를 작동 상태를 나타내 그래프이다.
이 그래프를 참조하여 비교기의 작동을 다시 한 번 설명하면 다음과 같다.
로직부(10)에서 외부로 데이터를 내보내기 위해 내보내는 신호(int_Dout)가 구동부(20)을 통하여 출력버스(50)로 출력되어 나갈 때 출력신호(Dout)는 외부 부하(60)에 의해 파형이 늘어지게 된다.
이 비교기(44)에서는 이 두신호를 비교하여 비교신호(comp_out)를 제어신호 발생부(42)로 보내고 이 파형의 길이에 따라 정해진 규격에 맞는가를 판단하고 다시 구동제어부(30)를 선택하기 위한 선택신호(OE_ct) 값을 출력하게 된다.
이와 같이 처음의 몇번의 피드백동작을 통해 적당한 구동 능력을 결정한 후 정상적인 동작을 하게 된다. 또한 동작중에 수시로 출력신호(Dout)를 검출하여 외부 부하(60)의 상황이 바뀌거나 한 것을 감지하여 데이터출력 버퍼의 전류 구동 능력을 조절하게 된다.
일반적인 DRAM이나 Microprocessor를 설계하여 제작할 때 정해진 규격에 따라 데이터 출력 부하를 정해서 제작한다. 이때 프로토타입으로 칩을 설계할때는 추후 규격의 변동이라던가 칩 제작공정에 따른 변동에 대응하기 위해서 선택회로를 구성하여 칩이 제작된 후 변동사항을 FIB를 통하여 선택을 바꾸게 된다.
그러나 위와 같은 본 발명에서는 따로 복작하게 FIB를 할 필요없이 칩을 완성한 후 시스템에서 테스트시 데이터 출력 버퍼의 구동 능력을 바꾸려 한다면 단순히 구동값 선택부(40)의 입력에 특정값을 인가함으로써 FIB필요 없이 간단하게 버퍼의 구동 능력을 조절할 수 있다.
본 발명에 의한 데이터 출력 버퍼는 DRAM이나 MCU의 데이터 출력 버퍼로 쓰이는 것이외에도 하나의 호스트에서 여러대의 클라이언드들에게 데이터를 내보내야하는 네트워크 카드등의 시스템에서 외부로 연결된 클라이언트들의 수를 미리 알 수 없는 경우 데이터의 출력단에 걸리는 부하가 변하게 되는데 최종 출력단에 본 발명에서 제시한 데이터 출력 버퍼로 버퍼단을 구성한다면 부하의 변화에 능동적으로 대응할 수 있는 네트워크 카드를 구성할 수 있을 것이다.
상기한 바와 같이 본 발명은 외부 부하에 적절한 크기의 구동 능력을 가지고 출력할 수 있음으로써 빠른 데이터 전송능력을 가지면서도 전력소모를 줄일 수 있어 경제적으로 커다란 이득이 있다는 이점이 있다.
또한, 기존의 회로가 한번 정해진 값으로 데이터 출력 버퍼를 설계한 후 칩을 구성했을 때 추후에 외부 부하값이 바뀌게 될 때 회로를 수정해야 하는 문제점을 해소하여 추후에 외부에서 간단히 정해진 값을 이력하는 것 만으로도 회로 수정이 가능하므로 회로 설계상의 선택폭을 넓힐 수 있다는 이점이 있다.
Claims (7)
- 데이터를 발생하여 출력하는 로직부와,상기 로직부에서 출력된 데이터 신호를 입력받아 출력버스에 연결된 부하값에 따라 전류 구동 능력을 조절하여 입력된 데이터 신호를 출력하는 구동부와,상기 구동부의 전류 구동 능력을 제어하는 구동제어부와,상기 구동제어부의 제어값을 선택할 수 있도록 하는 구동값 선택부로 이루어진 것을 특징으로 하는 데이터 출력 버퍼.
- 제1항에 있어서, 상기 구동부는출력단의 전압을 풀업시키기 위해 서로 병렬로 연결된 다수개의 풀업 트랜지스터와,출력단의 전압을 풀다운시키기위해 서로 병렬로 연결된 다수개의 풀다운 트랜지스터와,상기 다수개의 풀업 트랜지스터와 풀다운 트랜지스터를 입력 데이터신호와 제어신호에 의해 선택적으로 작동시키는 작동수단으로 이루어진 것을 특징으로 하는 데이터 출력 버퍼.
- 제2항에 있어서, 상기 다수개의 풀업 트랜지스터와 풀다운 트랜지스터의 게이트 길이가 서로 다르게 구성된 것을 특징으로 하는 데이터 출력 버퍼.
- 제2항에 있어서, 상기 다수개의 풀업 트랜지스터와 풀다운 트랜지스터를 모두 NOS트랜지스터로 구성한 것을 특징으로 하는 데이터 출력 버퍼.
- 제1항에 있어서, 상기 구동제어부는구동부의 전류 구동 능력을 조절하기 위한 제어신호를 발생하는 회로로써 상기 구동값 선택부에서 입력되는 선택신호를 일시적으로 보관하는 래치부와,상기 래치부에 저장된 선택신호와 로직부에서 출력되는 구동부 작동신호를 합성하여 구동부 제어신호를 출력하는 합성부로 이루어진 것을 특징으로 하는 데이터 출력 버퍼.
- 제1항에 있어서, 상기 구동제어부는상기 구동부의 전류 구동 능력을 조절하기 위한 제어신호를 발생하는 회로로써 구동값 선택부에서 입력되는 선택신호를 입력받아 디코딩하는 디코더와,상기 디코더의 출력값을 일시적으로 보관하는 래치부와,상기 래치부에 저장된 신호와 로직부에서 출력되는 구동부 작동신호를 합성하여 구동부 제어신호를 출력하는 합성부로 이루어진 것을 특징으로 하는 데이터 출력 버퍼.
- 제1항에 있어서, 상기 구동값 선택부는상기 로직부에서 출력되는 신호와 구동부에서 출력되는 신호를 서로 비교하는 비표부와,상기 비교부의 출력값에 의해 상기 구동제어부의 제어값을 선택할 수 있도록 하는 제어신호 발생부로 이루어진 것을 특징으로 하는 데이터 출력 버퍼.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980044653A KR100322879B1 (ko) | 1998-10-23 | 1998-10-23 | 데이터출력버퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980044653A KR100322879B1 (ko) | 1998-10-23 | 1998-10-23 | 데이터출력버퍼 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000026907A true KR20000026907A (ko) | 2000-05-15 |
| KR100322879B1 KR100322879B1 (ko) | 2002-07-02 |
Family
ID=19555225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980044653A KR100322879B1 (ko) | 1998-10-23 | 1998-10-23 | 데이터출력버퍼 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100322879B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499405B1 (ko) * | 2002-11-25 | 2005-07-05 | 주식회사 하이닉스반도체 | 데이터 출력버퍼 제어회로 |
-
1998
- 1998-10-23 KR KR1019980044653A patent/KR100322879B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499405B1 (ko) * | 2002-11-25 | 2005-07-05 | 주식회사 하이닉스반도체 | 데이터 출력버퍼 제어회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100322879B1 (ko) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7400541B2 (en) | Circuits and methods for data bus inversion in a semiconductor memory | |
| US6445245B1 (en) | Digitally controlled impedance for I/O of an integrated circuit device | |
| US10825485B2 (en) | Apparatuses and methods for power efficient driver circuits | |
| US6963218B1 (en) | Bi-directional interface and communication link | |
| US5959474A (en) | Output buffer for memory circuit | |
| US5319258A (en) | Programmable output drive circuit | |
| KR100660907B1 (ko) | 스탠바이 전류를 감소시키는 내부 기준전압 발생회로 및이를 구비하는 반도체 메모리장치 | |
| US6333639B1 (en) | Method and apparatus for independent output driver calibration | |
| US5926034A (en) | Fuse option for multiple logic families on the same die | |
| US7230457B2 (en) | Programmable dual drive strength output buffer with a shared boot circuit | |
| US4839539A (en) | Partially enabled programmable logic device | |
| US20060139051A1 (en) | Variable impedence output buffer | |
| CN1187071A (zh) | 用于瞬时信号的分立的设置/复位通路 | |
| GB2325322A (en) | A high speed and low power signal line driver and semiconductor memory device using the same | |
| US20050001653A1 (en) | Programmable output buffer | |
| EP0469653A1 (en) | Integrated circuit including an input buffer circuit | |
| US7026847B2 (en) | Programmable current booster for faster edge-rate output in high speed applications | |
| US6281709B1 (en) | Fuse option for multiple logic families on the same die | |
| US6445212B1 (en) | High-speed, low-noise, impedance-matched output buffer circuit | |
| EP0905896B1 (en) | Output buffer circuit with 50% Duty Cycle | |
| KR100322879B1 (ko) | 데이터출력버퍼 | |
| US5703500A (en) | Threshold voltage scalable buffer with reference level | |
| CN109313917A (zh) | 包含缓冲器电路的半导体装置 | |
| US5084635A (en) | Function selector circuit | |
| KR100430455B1 (ko) | 출력 인터페이스 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |