KR20000024726A - Method for abrasion semiconductor wafer - Google Patents

Method for abrasion semiconductor wafer Download PDF

Info

Publication number
KR20000024726A
KR20000024726A KR1019980041381A KR19980041381A KR20000024726A KR 20000024726 A KR20000024726 A KR 20000024726A KR 1019980041381 A KR1019980041381 A KR 1019980041381A KR 19980041381 A KR19980041381 A KR 19980041381A KR 20000024726 A KR20000024726 A KR 20000024726A
Authority
KR
South Korea
Prior art keywords
polishing
wafer
abrasion
load
semiconductor wafer
Prior art date
Application number
KR1019980041381A
Other languages
Korean (ko)
Inventor
김춘광
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980041381A priority Critical patent/KR20000024726A/en
Publication of KR20000024726A publication Critical patent/KR20000024726A/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/34—Accessories
    • B24B37/345—Feeding, loading or unloading work specially adapted to lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PURPOSE: A method for abrasion semiconductor wafer is provided to increase the speed while decrease the time in the abrasion of a wafer by performing the abrasion of the wafer in a plurality of steps by controlling the load applied to the wafer during the abrasion. CONSTITUTION: A method for abrasion semiconductor wafer includes the steps of mounting a wafer on an abrasion device, abrasion the wafer repeatedly by reducing the load to be applied to the wafer gradually from a load of 500-700pound for removing the abrasion layer at a high speed to a load of 400pound for realizing the uniform flatness in a low speed, and unloading the abrased wafer from the abrasion device, so that the speed of the abrasion of the wafer becomes increased while the time required for the abrasion becomes decreased.

Description

반도체 웨이퍼 연마방법Semiconductor Wafer Polishing Method

본 발명은 반도체 소자의 제조공정 중 반도체 웨이퍼 연마방법에 관한 것으로, 특히 연마시간을 줄일 수 있는 반도체 웨이퍼 연마방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of polishing a semiconductor wafer during a manufacturing process of a semiconductor device, and more particularly, to a method of polishing a semiconductor wafer which can reduce polishing time.

최근 반도체 소자는 고집적화와 더불어 그 구조가 다층화되고 있다. 그 결과 각 층간의 패턴 유무에 따라 단차가 발생하므로, 반도체 소자의 제조공정 중에는 반도체 웨이퍼의 연마 공정이 필수적으로 포함된다. 이러한 연마공정에서는 주로 화학기계적 연마(CMP, Chemical Mechanical Polishing)방법이 사용되며, 이 방법은 국소적인 평탄화 뿐만 아니라 넓은 영역의 평탄화에 있어서도 평탄도(Uniformity)가 우수하므로 웨이퍼가 대구경화되어 가는 추세에 적합하다.In recent years, semiconductor devices have been highly integrated and their structures have been multilayered. As a result, a step occurs depending on the presence or absence of patterns between the layers, and thus, the semiconductor wafer polishing step is essentially included in the manufacturing process of the semiconductor device. In this polishing process, chemical mechanical polishing (CMP) is mainly used. As this method has excellent uniformity not only in localized planarization but also in a large area, the wafer is large-scaled. Suitable.

화학기계적 연마방법은 텅스텐이나 산화물 등이 입혀진 웨이퍼를 연마패드라는 연마용 판위에 올린 상태에서 소정의 하중을 가하며 회전시킴으로써 기계적 마찰에 의한 웨이퍼의 연마가 이루어지게 하며, 동시에 연마패드와 웨이퍼 사이에 공급되는 슬러리(slurry)라는 화학적 연마제에 의한 웨이퍼의 연마가 이루어지게 하는 방법으로, 아주 미세한 연마를 가능하게 한다.In the chemical mechanical polishing method, a wafer coated with tungsten or oxide is placed on a polishing plate called a polishing pad and rotated with a predetermined load to polish the wafer by mechanical friction, and at the same time, it is supplied between the polishing pad and the wafer. This method allows polishing of the wafer by a chemical abrasive called slurry, which enables very fine polishing.

이러한 화학기계적 연마방법에 있어서, 웨이퍼에 가해지는 하중은 웨이퍼의 균일한 평탄화와 연마층 제거속도(이하, 연마속도라 한다.)에 상당한 영향을 끼치는 중요한 변수이다. 특히, 화학기계적 연마방법에 의한 웨이퍼의 연마공정에 있어서 연마속도는 얼마나 큰 하중이 가해지느냐에 따라 달라지게 되고, 이는 연마 시간을 결정하게 되므로 결국 단위 공정당 소요 경비를 결정하는 요소가 된다. 일반적으로 연마 공정은 고가의 장비를 사용하는 등으로 인해 상당히 높은 경비가 소요되는 공정으로서 반도체 소자의 가격을 결정하는데 많은 영향을 끼치므로 연마시간의 감소에 적극적인 노력이 요구된다.In such a chemical mechanical polishing method, the load applied to the wafer is an important variable that has a significant influence on the uniform planarization of the wafer and the removal rate of the polishing layer (hereinafter referred to as polishing rate). In particular, in the polishing process of the wafer by the chemical mechanical polishing method, the polishing rate depends on how much load is applied, which determines the polishing time, which in turn determines the cost per unit process. In general, the polishing process is a very expensive process due to the use of expensive equipment, and since the polishing process affects a lot in determining the price of the semiconductor device, active efforts are required to reduce the polishing time.

예를 들어, 산화물 연마용 화학기계적 연마장치에 의한 연마시간은 1000A°의 두께를 연마하는데 장비의 종류에 따라 약 19.6초 내지 30초가 소요된다. 또한, 60초에 한 장의 웨이퍼당 150 ~ 200㎖의 슬러리가 사용되며 순수(Deionized water)까지 사용(이는 일례로서 장비의 종류 및 각 제조사 별로 다를 수 있슴.)된다. 따라서, 연마공정은 고가의 감가상각비 및 슬러리의 소요 등으로 인해 상당히 고가의 공정이라 할 수 있다.For example, the polishing time by the chemical mechanical polishing apparatus for oxide polishing takes about 19.6 seconds to 30 seconds depending on the type of equipment to polish the thickness of 1000A. In addition, a slurry of 150 to 200 ml per wafer is used in 60 seconds and used up to deionized water (this may be different depending on the type of equipment and each manufacturer as an example). Therefore, the polishing process can be said to be a very expensive process due to expensive depreciation and slurry requirements.

이하에서, 종래의 반도체 웨이퍼 연마방법에 대하여 도 1을 참조하면서 구체적으로 설명하기로 한다.Hereinafter, a conventional semiconductor wafer polishing method will be described in detail with reference to FIG. 1.

도 1에는 통상 다층으로 형성되는 반도체 웨이퍼의 일례가 단면도로 도시되어 있다. 도시된 바와 같이, 웨이퍼는 반도체 기판(110) 위에 게이트(111, Gate)와 셀 패드(112, Cell pad) 등이 형성되어 있고, 그 위에 층간절연막(ILD)으로서 제1 절연막(120)이 적층되어 있다. 다시 상기 제1 절연막(120) 위에는 비트 라인(121, Bit line)이 형성되며, 제2 절연막(130)이 적층되어 있다.1 shows an example of a semiconductor wafer usually formed in multiple layers in cross section. As illustrated, a wafer 111 and a cell pad 112 are formed on the semiconductor substrate 110, and the first insulating layer 120 is stacked on the semiconductor substrate 110 as an interlayer insulating layer ILD. It is. The bit line 121 is formed on the first insulating layer 120, and the second insulating layer 130 is stacked.

이와 같은 웨이퍼를 연마하기 위해 종래에는 최종 연마면(131)에서 균일한 평탄화를 이루기 위해 요구되는 하중(예를 들어, 산화물 연마용 화학기계적 연마장치에서 8 인치 웨이퍼의 경우 400파운드(pound)의 하중을 가하며 웨이퍼를 연마한다.)으로 웨이퍼에 압력을 가하면서 한꺼번에 연마층(132) 전부를 연마하는 방법을 취하고 있다. 즉, 초기 연마층의 연마부터 최종 연마면(131)의 연마까지 일정한 하중을 가하는 방법이다.In order to polish such a wafer, a load conventionally required to achieve uniform planarization on the final polishing surface 131 (for example, a load of 400 pounds for an 8-inch wafer in an electrochemical polishing apparatus for oxide polishing) To polish the wafer), and the polishing layer 132 is polished all at once while applying pressure to the wafer. That is, it is a method of applying a constant load from polishing of the initial polishing layer to polishing of the final polishing surface 131.

그런데, 이와 같은 종래의 반도체 웨이퍼 연마방법은 처음부터 끝까지 일정한 하중으로 압력을 가하여 웨이퍼를 연마하기 때문에 초기 연마속도가 늦어 많은 연마시간이 소요된다. 즉, 웨이퍼의 초기 연마층의 연마는 웨이퍼의 균일한 평탄화에 영향이 별로 없음에도 불구하고, 최종 연마면(131)에서 균일한 평탄화를 이루기 위해 요구되는 낮은 하중을 가하여 전체 연마층(132)을 연마하는 방법을 사용함으로써, 연마시간이 불필요하게 많이 소요되고, 이는 결국 많은 경비를 소요하는 문제점이 있다.However, in the conventional semiconductor wafer polishing method, since the wafer is polished by applying a pressure from the beginning to the end with a constant load, the initial polishing speed is slow, which requires a lot of polishing time. That is, although the polishing of the initial polishing layer of the wafer has little effect on the uniform planarization of the wafer, the entire polishing layer 132 is applied by applying a low load required to achieve uniform planarization on the final polishing surface 131. By using the polishing method, the polishing time is unnecessarily large, which in turn requires a large cost.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 특히 연마속도를 높여 연마시간을 줄일 수 있는 반도체 웨이퍼 연마방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems of the prior art, and an object of the present invention is to provide a semiconductor wafer polishing method that can reduce the polishing time in particular by increasing the polishing speed.

도 1은 종래의 연마단계를 도시한 웨이퍼 단면도,1 is a cross-sectional view of a wafer showing a conventional polishing step,

도 2는 본 발명에 따른 다단계 연마단계를 도시한 웨이퍼 단면도.Figure 2 is a cross-sectional view of the wafer showing a multi-step polishing step according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

110,210...반도체 기판 111,211...게이트110,210 ... semiconductor substrate 111,211 ... gate

112,212...셀 패드 120,220...제1 절연막112,212 ... cell pad 120,220 ... first insulating film

121,221...비트 라인 130,230...제2 절연막121,221 ... bit line 130,230 ... second insulating film

131,231...최종 연마면 132,232...연마층131,231 ... final polishing surface 132,232 ... polishing layer

232a...1단계 연마층 232b...2단계 연마층232a ... Step 1 abrasive layer 232b ... Step 2 abrasive layer

상기 목적을 달성하기 위하여 본 발명에 따른 반도체 웨이퍼 연마방법은: 연마장치에 웨이퍼를 장착하는 장착단계; 상기 웨이퍼에 가해지는 하중을 보다 높은 하중으로부터 보다 낮은 하중으로 단계별로 감소시키며 연마하는 다단계 연마단계; 및 상기 웨이퍼를 상기 연마장치로부터 언로딩하는 언로딩단계;를 포함하는 것을 특징으로 한다.In order to achieve the above object, a semiconductor wafer polishing method includes: a mounting step of mounting a wafer on a polishing apparatus; A multistep polishing step of reducing and applying the load applied to the wafer step by step from a higher load to a lower load; And an unloading step of unloading the wafer from the polishing apparatus.

여기에서, 상기 다단계 연마단계는 상기 웨이퍼에 500 ~ 700파운드의 하중을 가하며 연마하는 1 단계와, 상기 웨이퍼에 실질적으로 400파운드의 하중을 가하며 연마하는 2 단계로 된 것이 바람직하다.Here, the multi-stage polishing step is preferably one step of applying a load of 500 ~ 700 pounds to the wafer, and two steps of applying a load of substantially 400 pounds to the wafer.

따라서, 본 발명에 따른 반도체 웨이퍼 연마방법에 의하면, 연마속도를 증가시킬 수 있으므로 연마시간이 감소되어 소요 비용을 절감할 수 있게 된다.Therefore, according to the semiconductor wafer polishing method according to the present invention, since the polishing speed can be increased, the polishing time can be reduced to reduce the required cost.

이하, 첨부된 도면을 참조하면서 본 발명에 따른 반도체 웨이퍼의 연마방법을 상세히 설명한다.Hereinafter, a method of polishing a semiconductor wafer according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 다단계 연마단계를 도시한 웨이퍼 단면도이다.2 is a cross-sectional view of a wafer illustrating a multi-step polishing step according to the present invention.

도 2에는 통상 다층으로 형성되는 반도체 웨이퍼의 일례가 단면도로 도시되어 있다. 도시된 바와 같이, 웨이퍼는 반도체 기판(210) 위에 게이트(211, Gate)와 셀 패드(212, Cell pad) 등이 형성되어 있고, 그 위에 층간절연막(ILD)으로서 제1 절연막(220)이 적층되어 있다. 다시 상기 제1 절연막(220) 위에는 비트 라인(221, Bit line)이 형성되며, 제2 절연막(230)이 적층되어 있다.In FIG. 2, an example of a semiconductor wafer normally formed in multiple layers is shown in cross section. As shown in the drawing, a wafer 211 and a cell pad 212 are formed on a semiconductor substrate 210, and a first insulating film 220 is stacked thereon as an interlayer insulating film ILD. It is. The bit line 221 is formed on the first insulating layer 220, and the second insulating layer 230 is stacked.

이와 같은 반도체 웨이퍼를 연마하기 위해서 본 발명에 따른 반도체 웨이퍼 연마방법은 장착단계와, 다단계 연마단계 및 언로딩단계를 포함한다.In order to polish such a semiconductor wafer, the semiconductor wafer polishing method according to the present invention includes a mounting step, a multi-step polishing step and an unloading step.

상기 장착단계는, 연마장치(미도시)에 웨이퍼를 장착하는 단계이다.The mounting step is a step of mounting a wafer on a polishing apparatus (not shown).

연마장치로는 화학기계적 연마장치가 주로 이용되며, 화학기계적 연마장치는 전술한 바와 같이 마찰에 의한 기계적 연마와, 슬러리에 의한 화학적 연마를 동시에 수행하는 연마장치이다. 상기 화학기계적 연마장치에는 연마패드라는 연마용 판이 마련되어 있고, 이 위에 상기 웨이퍼를 올려 놓고 적정한 체결 수단으로 웨이퍼를 고정시킨다.As the polishing apparatus, a chemical mechanical polishing apparatus is mainly used, and the chemical mechanical polishing apparatus is a polishing apparatus which simultaneously performs mechanical polishing by friction and chemical polishing by slurry as described above. The chemical mechanical polishing apparatus is provided with a polishing plate called a polishing pad. The wafer is placed thereon and the wafer is fixed by an appropriate fastening means.

상기 다단계 연마단계는, 연마장치에 장착된 상기 웨이퍼를 하중을 가하며 회전시킴과 동시에 슬러리를 공급하여 기계적, 화학적 연마가 이루어지게 하는 단계이다. 여기에서, 본 발명의 특징은 상기 웨이퍼에 가해지는 하중이 가변되는 것이다. 즉, 상기 웨이퍼에 가해지는 하중을 보다 높은 하중으로부터 보다 낮은 하중으로 단계별로 감소시키며 다단계로 연마가 이루어지는 것이다.In the multi-step polishing step, the wafer mounted on the polishing apparatus is rotated while applying a load, and at the same time, a slurry is supplied to mechanical and chemical polishing. Here, the feature of the present invention is that the load applied to the wafer is variable. That is, the load applied to the wafer is reduced step by step from a higher load to a lower load, and polishing is performed in multiple steps.

초기 단계의 연마시에는 웨이퍼의 균일한 평탄화에 영향이 적으므로, 보다 높은 하중을 가하며 상기 웨이퍼를 연마한다. 따라서, 보다 빠른 연마속도(연마층 제거속도)를 얻을 수 있다. 후속 단계의 연마시에는 최종 연마면(231)에 가까워 올수록 단계별로 하중을 줄임으로써 연마속도를 떨어뜨리는 대신에 최종 연마면(231)에서 요구되는 균일한 평탄화를 이룰 수 있도록 하는 것이다.In the initial stage of polishing, the wafer is polished with a higher load because it has less influence on the uniform planarization of the wafer. Therefore, a faster polishing rate (polishing layer removal rate) can be obtained. In the subsequent polishing step, the closer to the final polishing surface 231, the lower the load in stages so as to achieve the uniform planarization required in the final polishing surface 231 instead of lowering the polishing rate.

상기 다단계 연마단계는 최소 2단계로 이루어지며, 연마층이 두꺼우면 3단계 이상으로도 이루어질 수 있다. 도 2에 도시된 웨이퍼는 2단계의 연마가 행해지는 것으로, 이를 예로 들어 설명하면, 최종 연마면(231)의 상부에 적층된 연마층(232)을 1단계 연마층(232a)과 2단계 연마층(232b)으로 나누어 연마가 행해지며, 각 단계의 연마층(232a, 232b)에는 다른 하중이 가해진다. 산화물 연마용 화학기계적 연마장치에서 8 인치 웨이퍼의 경우 1단계 연마층(232a)의 연마시에는 500 ~ 700파운드(pound)의 하중을 가해 보다 높은 연마속도로 연마하고, 2단계 연마층(232b)의 연마시에는 최종 연마면(231)의 균일한 평탄화를 위해 보다 낮은 400파운드의 하중을 가해 연마속도를 떨어뜨려 연마한다.The multi-stage polishing step consists of at least two stages, and may be made of three or more stages if the polishing layer is thick. In the wafer illustrated in FIG. 2, two steps of polishing are performed. For example, the wafer 1 of the polishing layer 232 laminated on the final polishing surface 231 and the two steps of polishing are polished. Polishing is performed by dividing into layers 232b, and different loads are applied to the polishing layers 232a and 232b in each step. In the 8-inch wafer in the oxide mechanical polishing apparatus, polishing of the first-stage polishing layer 232a is performed at a higher polishing rate by applying a load of 500 to 700 pounds, and the second-stage polishing layer 232b. At the time of polishing, the polishing rate is lowered by applying a lower load of 400 pounds for uniform flattening of the final polishing surface 231.

상기 언로딩(unloading)단계는, 연마가 완료된 웨이퍼를 연마장치로부터 언로딩하는 단계이다.The unloading step is a step of unloading the polished wafer from the polishing apparatus.

상술한 바와 같이, 본 발명에 따른 반도체 웨이퍼 연마방법에 의하면 다단계의 연마가 이루어지므로, 연마속도가 빨라지고 연마시간이 줄어들게 된다. 연마시간의 감소는 고가의 연마장치에 대한 감가상각비, 슬러리 및 순수(Deionized water) 소요량 등을 감소시키므로, 연마공정에 소요되는 비용이 감소되고 또한 생산성이 향상된다.As described above, according to the semiconductor wafer polishing method according to the present invention, since the polishing is performed in multiple stages, the polishing speed is increased and the polishing time is reduced. The reduction of the polishing time reduces the depreciation ratio, slurry, and deionized water requirements for the expensive polishing apparatus, thereby reducing the cost of the polishing process and improving productivity.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체 웨이퍼 연마방법은 다단계의 하중을 가함으로써 연마속도를 증가시킬 수 있으므로, 연마시간이 감소되어 소요 비용을 절감할 수 있는 효과가 있다.As described above, the semiconductor wafer polishing method according to the present invention can increase the polishing speed by applying a multi-stage load, thereby reducing the polishing time and reducing the required cost.

Claims (2)

연마장치에 웨이퍼를 장착하는 장착단계;A mounting step of mounting a wafer on the polishing apparatus; 상기 웨이퍼에 가해지는 하중을 보다 높은 하중으로부터 보다 낮은 하중으로 단계별로 감소시키며 연마하는 다단계 연마단계; 및A multistep polishing step of reducing and applying the load applied to the wafer step by step from a higher load to a lower load; And 상기 웨이퍼를 상기 연마장치로부터 언로딩하는 언로딩단계;를 포함하는 것을 특징으로 하는 반도체 웨이퍼 연마방법.And an unloading step of unloading the wafer from the polishing apparatus. 제1항에 있어서,The method of claim 1, 상기 다단계 연마단계는, 상기 웨이퍼에 500 ~ 700파운드의 하중을 가하며 연마하는 1 단계와, 상기 웨이퍼에 실질적으로 400파운드의 하중을 가하며 연마하는 2 단계로 된 것을 특징으로 하는 반도체 웨이퍼 연마방법.The multi-stage polishing step includes a first step of polishing with a load of 500 to 700 pounds on the wafer, and a second step of polishing with a load of substantially 400 pounds on the wafer.
KR1019980041381A 1998-10-01 1998-10-01 Method for abrasion semiconductor wafer KR20000024726A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980041381A KR20000024726A (en) 1998-10-01 1998-10-01 Method for abrasion semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980041381A KR20000024726A (en) 1998-10-01 1998-10-01 Method for abrasion semiconductor wafer

Publications (1)

Publication Number Publication Date
KR20000024726A true KR20000024726A (en) 2000-05-06

Family

ID=19552957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980041381A KR20000024726A (en) 1998-10-01 1998-10-01 Method for abrasion semiconductor wafer

Country Status (1)

Country Link
KR (1) KR20000024726A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101275964B1 (en) * 2005-02-23 2013-06-14 제이에스알 가부시끼가이샤 Chemical mechanical polishing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101275964B1 (en) * 2005-02-23 2013-06-14 제이에스알 가부시끼가이샤 Chemical mechanical polishing method

Similar Documents

Publication Publication Date Title
US7452817B2 (en) CMP method providing reduced thickness variations
US6344409B1 (en) Dummy patterns for aluminum chemical polishing (CMP)
US20060057945A1 (en) Chemical mechanical polishing process
US5560802A (en) Selective CMP of in-situ deposited multilayer films to enhance nonplanar step height reduction
KR20000052645A (en) Method for chemical-mechanical planarization of a substrate on a fixed-abrasive polishing pad
US6227949B1 (en) Two-slurry CMP polishing with different particle size abrasives
US8759218B2 (en) Chemical mechanical polishing process
US6443807B1 (en) Polishing process for use in method of fabricating semiconductor device
US20020160609A1 (en) Method and apparatus for manufacturing semiconductor device
KR100390204B1 (en) Polishing method and polishing solution
US6777339B2 (en) Method for planarizing deposited film
KR20000024726A (en) Method for abrasion semiconductor wafer
US20070281482A1 (en) Method for CMP with variable down-force adjustment
EP0791954A2 (en) Method for planarizing a semiconductor layer
US20040235398A1 (en) Chemical mechanical planarization method and apparatus for improved process uniformity, reduced topography and reduced defects
CN1755901A (en) Chemical mechanical polishing technique
JP2002217141A (en) Polishing method, polishing apparatus, manufacturing method of semiconductor device and semiconductor device
JP2001219364A (en) Abrasive pad, polishing method and method of manufacturing work piece by using abrasive pad
KR100596768B1 (en) Chemical mechanical polishing method for semiconductor apparatus
KR100400332B1 (en) Method for planarization of semiconductor device
KR100607763B1 (en) Method for manufacturing semiconductor device including two-step process of polishing insulating layer
KR20010063907A (en) A new cmp method for polymer base low dielectric constant inter-layer dielectrics
KR20010063718A (en) Method of forming a metal wiring in a semiconductor device
KR100732310B1 (en) Method for chemical mechanical polishing of semiconductor device
US6426297B1 (en) Differential pressure chemical-mechanical polishing in integrated circuit interconnects

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination