KR20000019147A - System and the method for rom bios driving of computer - Google Patents

System and the method for rom bios driving of computer Download PDF

Info

Publication number
KR20000019147A
KR20000019147A KR1019980037098A KR19980037098A KR20000019147A KR 20000019147 A KR20000019147 A KR 20000019147A KR 1019980037098 A KR1019980037098 A KR 1019980037098A KR 19980037098 A KR19980037098 A KR 19980037098A KR 20000019147 A KR20000019147 A KR 20000019147A
Authority
KR
South Korea
Prior art keywords
bios
code
rom
storage means
main memory
Prior art date
Application number
KR1019980037098A
Other languages
Korean (ko)
Inventor
김병환
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980037098A priority Critical patent/KR20000019147A/en
Publication of KR20000019147A publication Critical patent/KR20000019147A/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Abstract

PURPOSE: A system and the method for ROM BIOS driving of computer are provided to proceed a program routine related to an input/output booting of computer. CONSTITUTION: The system and the method for ROM BIOS driving of computer are composed of a central processing unit(10), a main memory unit(20), a serial ROM(30), a hard disk driver(HDD)(40), the first control unit(50) and the second control unit(60). Furthermore, the system and the method for ROM BIOS driving of computer comprises: a memory unit that divides the ROM BIOS into a least part, an interrupt responding part and a special function proceeding part, and stores the least part; an auxiliary memory unit wherein the BIOS including the interrupt responding part and the special function proceeding part is stored; a main memory unit that proceeds the BIOS routine corresponding to various input/output work demand; and a control unit that controls mutual data transmitting/receiving between the memory unit, the auxiliary memory unit and the main memory unit.

Description

컴퓨터의 롬 바이오스(ROM BIOS)구동 시스템 및 그 방법ROM BIOS driving system of computer and its method

본 발명은 컴퓨터의 입출력 부팅(Booting)에 관계되는 프로그램 루틴(Routine)을 수행시키기 위한 컴퓨터의 롬 바이오스(ROM BIOS) 구동 시스템 및 그 방법에 관한 것으로서, 특히 바이오스 영역을 3부분으로 분리하여 그 최소부분은 롬(ROM)에 저장시키고, 인터럽트 응답부분 및 특수기능 수행부분 등이 포함된 바이오스 코드는 하드디스크 드라이브(Hard Disk Drive, 이하 HDD라고 함)에 저장시킨 후에 주기억장치로 바이오스 코드를 섀도윙(Shadowing)하고 이를 이용해 다양한 입출력 요구에 상응하는 바이오스 루틴이 동작되도록 함으로써, 최소 크기의 롬을 이용하여 바이오스를 구현할 수 있고 바이오스 크기에 상관없이 업그레이드(Upgrade)가 가능해 지는 컴퓨터의 롬 바이오스(ROM BIOS) 구동 시스템 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ROM BIOS driving system and a method of a computer for executing program routines related to input / output booting of a computer. The part is stored in the ROM, and the BIOS code including the interrupt response part and the special function execution part is stored in the hard disk drive (hereinafter referred to as HDD), and the BIOS code is shadowed by the main memory. This allows the BIOS to run BIOS routines that respond to different I / O requirements, enabling BIOS to be implemented using the smallest ROM and upgrading to any BIOS size. ) Drive system and method thereof.

최근, 인터페이스 규격이나 전력관리 시스템 등이 발달되어 이와 관련된 신기술이 새롭게 추가되면서 롬 바이오스 코드(ROM BIOS code)의 크기가 점차 확대되고 있는 추세이다. 여기서, 롬 바이오스는 컴퓨터의 입출력 부팅에 관계되는 프로그램 루틴으로 이 루틴은 롬에 저장되어 있고, 하드 디스크 타입(hard disk type)을 결정하기도 한다.Recently, the size of the ROM BIOS code is gradually increasing as interface standards or power management systems are developed and new technologies related thereto are added. Here, the ROM BIOS is a program routine related to input / output booting of a computer. The routine is stored in a ROM, and may determine a hard disk type.

특히, 상기 롬은 사용자가 임의로 프로그램을 기억시킬 수 있는 프로그래머블 롬(Programmable ROM, 이하 PROM이라고 함)을 사용하는데, 상기 PROM은 사용자가 직접 원하는 논리 기능을 부여할 수 있다.In particular, the ROM uses a programmable ROM (hereinafter, referred to as a PROM) in which a user can arbitrarily store a program, and the PROM may provide a logical function desired by the user.

도 1을 참조하여 종래 기술에 의한 컴퓨터의 롬 바이오스 구동 시스템을 살펴보면, 아이사 버스와 전기적 삭제 가능 PROM(Electrically Erasable PROM, 이하 EEPROM이라고 함)을 이용한 롬 바이오스(1)를 사용하여 구현되게 되는데, 상기 아이사(Industrial Standard Architecture, 이하 ISA라고 함) 버스 방식은 8비트(bit) 확장 슬롯을 사용한 초기부터 채용된 버스 방식으로 8㎒의 16비트 데이터를 전송하게 되고, 중앙처리장치(5)와 시스템 버스 사이의 속도차이로 인한 고해상도 그래픽 등의 많은 양의 데이터를 필요로 할 경우에 병목 현상이 나타날 수 있다.Referring to FIG. 1, a ROM BIOS driving system of a computer according to the related art is implemented using a ROM BIOS 1 using an Isa bus and an electrically erasable PROM (hereinafter referred to as EEPROM). The IAS (Industrial Standard Architecture, hereinafter referred to as ISA) bus system is a bus system adopted from the beginning using an 8-bit (8-bit) expansion slot to transmit 16-bit data of 8 MHz, and the central processing unit (5) and Bottlenecks can occur when large amounts of data, such as high resolution graphics, are required due to speed differences between system buses.

즉, 종래는 시스템의 전원 공급 여부를 결정하는 동시에 상기 중앙처리장치(5) 및 각 칩셋(chipset)의 테스트 및 초기화를 수행하는 파워 온 셀프 테스트(Power On Self Test, 이하 POST라고 함) 코드 및 인터럽트 요구에 대한 응답 기능을 수행하도록 하는 인터럽트 서비스 루틴(Interrupt Service Routine, 이하 ISR이라고 함) 코드 등을 포함하는 바이오스 코드가 기억된 롬 바이오스(1)와, ISA 버스를 이용하여 상기 롬 바이오스(1)에서 바이오스 코드의 기록/판독을 제어하는 동시에 시스템이 POST 과정을 수행할 수 있도록 하는 제1 제어부(2)와, 상기 POST 과정 완료 후에는 상기 롬 바이오스(1)에서 바이오스 코드를 섀도윙하여 이를 이용해 바이오스 루틴이 실행되도록 하는 주기억장치(4)와, 시스템과 주변기기 간의 인터페이스(interface)를 위한 PCI(peripheral component interconnect, 이하 PCI라고 함) 버스를 이용하여 상기 제1 제어부(2)와 상호 통신하는 동시에 상기 주기억장치(4)와도 상호 통신하여 그 통신 결과에 따라 시스템이 구동되도록 하는 제2 제어부(3)가 포함된다.That is, in the related art, a power on self test (hereinafter referred to as POST) code for determining whether or not a system is powered and performing a test and initialization of the CPU 5 and each chipset, and The ROM BIOS 1 storing a BIOS code including an Interrupt Service Routine (ISR) code for performing a response function to an interrupt request, and the ROM BIOS 1 using an ISA bus. At the same time, the first control unit 2 controls the writing / reading of the bios code and allows the system to perform the POST process, and after the completion of the POST process, shadows the bios code in the ROM bios 1. A main memory device (4) which allows the BIOS routines to be executed, and a peripheral component interconnect (PCI) for the interface between the system and the peripherals. Using the called PCI) bus, the first control unit (2) and communicate with each other at the same time to communicate with each other come the main memory unit 4, which includes a second control unit (3) for the system to be driven in accordance with the communication result.

특히, 상기 제2 제어부(3)와 중앙처리장치(5)와의 상호 통신은 CPU(Central Processing Unit, 즉 중앙처리장치의 약자) 버스를 이용하게 된다.In particular, the communication between the second control unit 3 and the central processing unit 5 uses a central processing unit (CPU) bus.

상기한 구성을 참조하여 종래 기술에 의한 컴퓨터의 롬 바이오스(ROM BIOS) 구동 시스템의 동작을 살펴보면 다음과 같다.The operation of a ROM BIOS driving system of a computer according to the prior art will be described with reference to the above configuration.

먼저, 외부에서 시스템에 전원공급 요구신호가 전송되면 제1 제어부(2)는 ISA 버스를 이용하여 롬 바이오스(1)에서 바이오스 코드를 읽어 들인다. 그러면, 상기 제1 제어부(2)는 중앙처리장치(5)와 각 칩셋의 테스트 및 초기화를 수행하는 등의 POST 과정이 수행되도록 하게 된다. 그 후, 제2 제어부(3)는 PCI 버스를 이용하여 상기 제1 제어부(2)와 상호 통신하여 상기 롬 바이오스(1)에 저장되어 있는 바이오스 코드를 주기억장치(4)로 섀도윙하게 된다.First, when a power supply request signal is transmitted from the outside to the system, the first controller 2 reads the BIOS code from the ROM BIOS 1 using the ISA bus. Then, the first control unit 2 performs a POST process such as testing and initialization of the CPU 5 and each chipset. Thereafter, the second control unit 3 communicates with the first control unit 2 using a PCI bus to shadow the BIOS code stored in the ROM bios 1 into the main memory device 4.

상기 주기억장치(4)는 필요에 따라 그 내부에 상주시킨 상기 바이오스 코드를 읽어 들여 적절한 처리를 수행시키게 된다. 이때, 상기 제2 제어부(3)는 상기 주기억장치(4) 또는 제1 제어부(2)와 PCI 버스를 이용하여 경우에 따라 적절하게 제어 통신을 수행하게 되고, 그 제어 통신 결과로 인하여 상기 중앙처리장치(5)는 해당 프로그램 또는 데이터를 상기 주기억장치(4)에 기록/해독/실행 등을 수행할 수 있게 된다.The main memory device 4 reads the BIOS code residing therein as necessary to perform appropriate processing. In this case, the second control unit 3 performs control communication with the main memory device 4 or the first control unit 2 and the PCI bus according to the case, as a result of the control communication. The device 5 is capable of writing / decoding / executing the program or data into the main memory 4.

그러나, 종래 기술에 따른 컴퓨터의 롬 바이오스(ROM BIOS) 구동 시스템은, 컴퓨터의 처리 능력을 향상시키기 위해 바이오스 코드를 업그레이드시킬 경우에 롬 크기의 제한에 의하여 업그레이드 양이 증가하면 할수록 업그레이드 작업이 어려워진다는 문제점이 있다.However, in the ROM BIOS driving system of the prior art, when the BIOS code is upgraded to improve the processing power of the computer, the upgrade operation becomes more difficult as the amount of upgrade increases due to the limitation of the ROM size. There is a problem.

또한, 나날이 바이오스 코드의 크기가 확장되면서 새로운 인터페이스 규격, 전력 관리 시스템 등과 같은 신기술이 추가됨에 따라 기존의 롬 바이오스(1)는 컴퓨터 환경에 맞지 않게 될 뿐만 아니라, 롬 바이오스(1)와 제1 제어부(2)의 상호 통신 가능해지도록 하는 ISA 버스가 1999년 이후로 점차 사라지는 추세이기 때문에 더 이상 ISA 버스 방식이 필요하지 않게 된다는 문제점도 있다.In addition, as the size of the BIOS code is expanded day by day, new technologies such as a new interface standard and a power management system are added, so that the existing ROM BIOS 1 may not be suitable for a computer environment, and the ROM BIOS 1 and the first control unit may be used. Another problem is that the ISA bus, which enables the intercommunication of (2), has been gradually disappearing since 1999, and the ISA bus method is no longer needed.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 기존의 ISA 버스를 사용하지 않고 롬 바이오스의 최소부분을 최소 크기의 롬에, 그를 제외한 인터럽트 응답부분 및 새롭게 추가되는 특수기능 수행부분 등의 바이오스 코드를 하드 디스크 드라이브에 저장시켜 POST 과정 이후에는 바이오스 코드를 주기억장치로 섀도윙하여 이를 이용해 바이오스 구현이 가능해지도록 함으로써, 신기술에 적절하게 응용되면서 바이오스 크기에 상관없이 업그레이드가 용이해지는 동시에 가격이 저렴해 질 수 있는 컴퓨터의 롬 바이오스(ROM BIOS) 구동 시스템 및 그 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and an object thereof is to add a minimum portion of a ROM BIOS to a minimum size ROM, an interrupt response portion other than that, and a newly added special feature without using an existing ISA bus. BIOS code such as function execution part is stored in the hard disk drive so that the BIOS code can be implemented using the main memory after POST process, so that it can be easily implemented regardless of the size of the BIOS. The present invention provides a ROM BIOS driving system and a method of a computer which can be lowered and at the same time low cost.

도 1은 종래 기술에 따른 컴퓨터의 롬 바이오스 구동 시스템의 구성이 간략하게 도시된 구성도이고,1 is a configuration diagram schematically showing the configuration of a ROM BIOS driving system of a computer according to the prior art,

도 2는 본 발명에 따른 컴퓨터의 롬 바이오스 구동 시스템의 구성이 도시된 구성도이고,2 is a block diagram showing the configuration of a ROM BIOS driving system of a computer according to the present invention;

도 3은 본 발명에 따른 컴퓨터의 롬 바이오스 구동 방법이 도시된 순서도이다.3 is a flowchart illustrating a method of driving a ROM BIOS of a computer according to the present invention.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

10 : 중앙처리장치(CPU) 20 : 주기억장치10: central processing unit (CPU) 20: main memory

30 : 시리얼 롬 40 : 하드디스크드라이브(HDD)30: Serial ROM 40: Hard Disk Drive (HDD)

50, 60 : 제1 및 제2 제어부50, 60: first and second controllers

상기한 과제를 해결하기 위한 본 발명에 따른 컴퓨터의 롬 바이오스(ROM BIOS) 구동 시스템 및 그 방법의 제1 특징에 따르면, 롬 바이오스를 최소 부분, 인터럽트 응답부분, 특수기능 수행부분 등으로 각각 구분하여 그 중 상기 최소 부분이 저장되는 기억수단과, 상기 인터럽트 응답부분 및 특수기능 수행부분 등이 포함된 바이어스 코드가 저장되는 보조 기억수단과, 시스템에 전원이 공급되면 상기 보조 기억수단에서 바이오스 코드를 섀도윙(Shadowing)한 후에 다양한 입출력 작업 요구에 상응하는 바이오스 루틴(Routine)을 수행시키기 위한 주기억수단과, 상기 기억수단, 보조 기억수단, 주기억 수단 사이의 상호 데이터 송수신을 제어하여 그 제어결과에 따라 시스템이 구동될 수 있도록 하는 제어부가 포함되어 구성된다.According to a first aspect of a ROM BIOS driving system and a method of a computer according to the present invention for solving the above problems, the ROM BIOS is divided into a minimum portion, an interrupt response portion, a special function performing portion, and the like. Storage means for storing the minimum portion, auxiliary storage means for storing the bias code including the interrupt response portion and the special function execution portion, and shadowing the BIOS code in the auxiliary storage means when power is supplied to the system. After winging, the main memory means for executing a BIOS routine corresponding to various input / output work requests, and mutual data transmission and reception between the memory means, the auxiliary memory means, and the main memory means are controlled, according to the control result. It is configured to include a control unit to be driven.

그리고, 상기 보조 기억수단은 타인에 의해 상기 바이오스 코드가 변경되거나 허가 없는 접근을 방지하기 위해 접근 및 사용이 제한 보호되고, 상기 기억수단에는 시스템의 전원공급 여부를 결정하는 동시에 각 장치 및 프로그램의 테스트 및 초기화 실행을 위한 파워 온 셀프 테스트(Power On Self Test, 이하 POST라고 함) 코드(code)가 추가된다.In addition, the auxiliary storage means is protected and limited in access and use to prevent the BIOS code is changed or unauthorized access by another person, and the storage means determines the power supply of the system and at the same time tests each device and program. And a power on self test (POST) code for performing initialization.

또한, 본 발명의 제2 특징에 따르면, 바이오스 영역을 최소 부분, 인터럽트 응답부분, 특수 기능 부분 등으로 구분하여 상기 최소 부분은 기억수단에, 상기 인터럽트 응답부분 및 특수기능 수행부분 등은 보조 기억수단에 각각 저장하는 제1 과정과, 상기 기억수단으로부터 시스템 내의 각 장치 및 프로그램의 테스트 및 초기화를 수행하는 파워 온 셀프 테스트(Power On Self Test, 이하 POST라고 함) 코드(code)를 읽어 들여 상기 POST 과정을 수행하는 제2 과정과, 상기 제2 과정이 완료되면 상기 보조 기억수단에서 상기 인터럽트 응답부분 및 특수기능 수행부분 등을 주기억 수단에 섀도윙(Shadowing)하여 다양한 입출력 요구에 상응하는 바이오스 루틴(Routine)을 동작시키는 제3 과정을 포함하여 이루어진다.Further, according to the second aspect of the present invention, the BIOS area is divided into a minimum portion, an interrupt response portion, a special function portion, and the like, and the minimum portion is stored in the storage means, and the interrupt response portion and the special function performing portion are stored in the auxiliary storage means. A first process of storing the data in the first process and a power on self test (hereinafter, referred to as POST) code for testing and initializing each device and program in the system from the storage means. A second process for performing a process, and when the second process is completed, shadowing the interrupt response portion and the special function execution portion in the auxiliary memory means to the main memory means to correspond to various BIOS routines ( A third process of operating a routine).

이하, 본 발명에 의한 컴퓨터의 롬 바이오스(ROM BIOS) 구동 시스템 및 그 방법의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of a ROM BIOS driving system and a method thereof of a computer according to the present invention will be described with reference to the accompanying drawings.

우선, 도 2를 참조하여 본 발명에 의한 컴퓨터의 롬 바이오스(ROM BIOS) 구동 시스템을 살펴보면, 컴퓨터 시스템 전체를 관리하며 자료의 연산 조작 및 논리 조작을 수행하는 중앙처리장치(Central Processing Unit, 이하 CPU라고 함)(10)와, 프로그램이나 자료를 기억시킨 후에 필요에 따라 기억된 내용을 읽어 내어서 적절한 처리를 수행하는 주기억장치(20)와, 시스템의 전원 공급을 결정하는 동시에 CPU(10) 및 주요 칩셋의 테스트 및 초기화를 수행하는 POST 코드가 포함된 롬 바이오스의 최소 부분이 저장된 시리얼 롬(Serial ROM)(30)과, 시스템 사용시 인터럽트 요구에 대한 응답을 수행하기 위한 인터럽트 서비스 루틴(Interrupt Service Routine, 이하 ISR이라고 함) 코드 및 기타 특수 기능을 수행시키기 위한 기능 코드를 포함하는 바이오스 코드가 저장되는 HDD(40)와, 시스템에 전원 공급을 요구하는 파워키(POWER KEY)가 온(ON)되면 상기 시리얼 롬(30)에서 시스템 관리(System Management,이하 SM이라고 함) 버스를 이용하여 상기 POST 코드를 전송받아 POST 과정이 수행될 수 있도록 제어하는 동시에 상기 POST 과정이 완료되면 상기 HDD(40)에서 바이오스 코드를 읽어 내어 상기 주기억장치(20)로 바이오스 섀도윙할 수 있도록 제어하여 그 각각의 제어결과를 시스템에 전달하는 제1 제어부(50)와, 상기 제1 제어부(50)와 주기억장치(20), CPU(10) 사이의 상호 데이터 송수신을 제어하여 그 제어결과에 따라 시스템이 적절하게 동작될 수 있도록 하는 제2 제어부(60)가 포함된다.First, referring to the ROM BIOS driving system of a computer according to the present invention with reference to FIG. 2, a central processing unit (CPU) for managing an entire computer system and performing arithmetic operation and logic operation of data. (10), the main memory device 20 for storing the program or data and reading out the stored contents as necessary, and performing appropriate processing, the CPU 10 and Serial ROM 30, which stores the minimum portion of ROM BIOS containing POST code for testing and initialization of major chipsets, and Interrupt Service Routines for responding to interrupt requests when using the system. HDD 40, which stores a BIOS code including a function code for performing a code and other special functions, When the power key requesting power supply is turned on, the POST process is performed by receiving the POST code from the serial ROM 30 using a system management (hereinafter referred to as SM) bus. The first control unit for controlling the bios code to read the BIOS code from the HDD 40 and to shadow the BIOS to the main memory 20 when the POST process is completed, and transmits the respective control results to the system. A second control unit 60 controlling mutual data transmission and reception between the first control unit 50, the main memory unit 20, and the CPU 10 so that the system can be properly operated according to the control result. ) Is included.

여기서, 상기 바이오스 코드가 저장된 상기 주기억장치(20)의 소정 영역, 즉 바이오스 섀도윙한 영역은 타인에 의한 접근 또는 사용이 제한되게 하고, 마찬가지로 상기 바이오스 코드가 저장된 상기 HDD(40) 영역도 기록 방지시켜서 상기 바이오스 코드의 허가없는 변경이나 접근이 방지되게 한다.Here, a predetermined region of the main memory device 20 in which the BIOS code is stored, that is, a region shadowed by the BIOS, restricts access or use by another person, and similarly prevents recording of the HDD 40 region in which the BIOS code is stored. To prevent unauthorized modification or access of the BIOS code.

한편, 바이오스 업그레이드를 실행할 경우에는 그 크기에 제약없이 별도의 프로그램을 만들어서 상기 HDD(40)의 바이오스 코드가 저장된 부분에 직접 기록하여 차후 버전업(version up)된 코드를 이용하여 사용하게 한다.On the other hand, when the BIOS upgrade is executed, a separate program is created without any limitation on the size, and the BIOS code of the HDD 40 is directly recorded and used by using a later upgraded code.

다음, 도 3을 참조하여 본 발명에 의한 컴퓨터의 롬 바이오스(ROM BIOS) 구동 방법을 살펴보면, 제1 단계에서는 롬 바이오스 영역을 3부분으로 구분 분리하게 된다, 즉, 최소부분과, ISR 코드가 포함된 인터럽트 응답부분, 기능 코드가 포함된 특수기능 수행부분으로 분리하여 상기 최소부분은 시리얼 롬(30)에, 상기 인터럽트 응답부분 및 특수기능 수행부분 등으로 이루어지는 바이오스 코드는 HDD(40)에 각각 저장시키게 된다.(S1 참조)Next, referring to FIG. 3, a ROM BIOS driving method of a computer according to an embodiment of the present invention may be divided into three parts, that is, a minimum part and an ISR code. Divided into the interrupt response portion, the special function execution portion including the function code, and the minimum portion is stored in the serial ROM 30, and the BIOS code including the interrupt response portion and the special function execution portion is stored in the HDD 40, respectively. (See S1).

그 후, 제2 단계에서는 시스템에 장착된 파워키가 온 동작되게 되면 시스템의 전원 공급 여부를 결정하는 동시에 상기 CPU(10)를 비롯한 주요 칩셋의 테스트 및 초기화를 수행하기 위해 SM 버스를 사용하여 상기 시리얼 롬(30)에서 POST 코드를 읽어 들여 상기 CPU(10) 및 주요 칩셋의 테스트 및 초기화를 수행하게 된다.(S2 참조)In the second step, when the power key mounted on the system is turned on, the SM bus is used to determine whether to supply power to the system and to perform testing and initialization of the main chipsets including the CPU 10. The POST code is read from the serial ROM 30 to test and initialize the CPU 10 and the main chipset (see S2).

상기 제2 단계(S2)의 POST 과정이 완료된 후에, 제3 단계에서는 상기 HDD(40)에서 상기 인터럽트 응답부분 및 특수기능 수행부분 등이 포함된 바이오스 코드를 주기억장치(20)에 섀도윙(Shadowing)하여 상기 POST 과정 완료 이후로 다양한 입출력 요구에 있어서 상기 주기억장치(20)에 섀도윙된 바이오스 코드를 이용하여 상기 입출력 요구에 상응하는 바이오스 루틴(Routine)을 동작시키게 된다.(S3 참조)After the POST process of the second step S2 is completed, in the third step, the BIOS 40 shadows the BIOS code including the interrupt response part and the special function performing part to the main memory 20. After the POST process is completed, a BIOS routine corresponding to the input / output request is operated by using the BIOS code shadowed to the main memory 20 in various input / output requests (S3).

상기와 같이 구성된 본 발명에 의한 컴퓨터의 롬 바이오스(ROM BIOS) 구동 시스템 및 그 방법을 상세히 살펴보면 다음과 같다.Looking at the ROM BIOS (ROM BIOS) drive system and method of the computer according to the present invention configured as described above in detail as follows.

먼저, 제1 단계(S1)에서는 롬 바이오스 영역을 최소부분과, ISR 코드가 포함된 인터럽트 응답부분, 특수 기능 수행을 위한 기능 코드가 포함된 특수기능 수행부분 등의 3부분으로 구분 분리하게 된다. 그리고, 상기 롬 바이오스의 최소 부분은 최소 크기의 시리얼 롬(30)에 저장시키게 되고, 상기 ISR 및 기능 코드가 포함된 바이어스 코드는 HDD(40)에 기록 방지되어 저장되게 된다.First, in the first step S1, the ROM BIOS area is divided into three parts: a minimum part, an interrupt response part including an ISR code, and a special function performing part including a function code for performing a special function. The minimum portion of the ROM BIOS is stored in the serial ROM 30 having the smallest size, and the bias code including the ISR and the function code is stored in the HDD 40 by being prevented from being written.

그 후, 제2 단계(S2)에서는 SM 버스를 이용하여 상기 시리얼 롬(30)에 추가 저장되어 있는 POST 코드를 읽어 내어 제1 제어부(50)를 통해 POST 루틴이 실행될 수 있도록 하게 된다. 그리고, 제3 단계(S3)에서는 상기 제2 단계(S2)의 POST 과정이 완료되면 상기 제1 제어부(50)는 상기 HDD(40)에서 바이어스 코드를 전달받아 이를 제2 제어부(60)에 전달하게 된다.Thereafter, in the second step S2, the POST routine, which is additionally stored in the serial ROM 30, is read using the SM bus so that the POST routine can be executed through the first controller 50. In the third step S3, when the POST process of the second step S2 is completed, the first control unit 50 receives the bias code from the HDD 40 and transfers it to the second control unit 60. Done.

그러면, 상기 제2 제어부(60)는 상기 바이어스 코드가 주기억장치(20)에 섀도윙될 수 있도록 하고, 상기 POST 과정 완료 이후의 입출력 요구에 대하여 상기 주기억장치(20)에서 상기 바이어스 코드를 읽어내어 상기 입출력 요구에 상응되는 바이어스 루틴이 실행될 수 있도록 하게 된다.Then, the second control unit 60 allows the bias code to be shadowed in the main memory 20, and reads the bias code from the main memory 20 in response to an input / output request after the POST process is completed. A bias routine corresponding to the input / output request may be executed.

상기와 같이 구성되는 본 발명에 의한 컴퓨터의 롬 바이오스(ROM BIOS) 구동 시스템 및 그 방법은 기존의 ISA 버스를 사용하지 않고 롬 바이오스의 최소 부분을 최소 크기의 롬에, 그를 제외한 인터럽트 응답부분 및 새롭게 추가되는 특수기능 수행부분 등의 바이오스 코드는 하드 디스크 드라이브에 저장시킨 후에 POST 과정 이후에는 바이오스 코드를 주기억장치로 섀도윙하여 이를 이용해 바이오스 구현이 가능하도록 함으로써, 신기술에 적절하게 응용되면서 바이오스 크기에 상관없이 업그레이드가 용이해지는 동시에 가격이 저렴해 질 수 있는 효과가 있다.The ROM BIOS driving system and the method of the computer according to the present invention configured as described above are provided with a minimum portion of the ROM BIOS in a ROM of a minimum size without using an existing ISA bus, and an interrupt response portion except for the new one. The BIOS code, such as the execution of special functions, is added to the hard disk drive, and after the POST process, the BIOS code is shadowed into the main memory to enable the BIOS to be implemented. Without this, upgrades can be made easier and the price can be lowered.

Claims (4)

롬 바이오스를 최소 부분, 인터럽트 응답부분, 특수기능 수행부분 등으로 각각 구분하여 그 중 상기 최소 부분이 저장되는 기억수단과, 상기 인터럽트 응답부분 및 특수기능 수행부분 등이 포함된 바이어스 코드가 저장되는 보조 기억수단과, 시스템에 전원이 공급되면 상기 보조 기억수단에서 바이오스 코드를 섀도윙(Shadowing)한 후에 다양한 입출력 작업 요구에 상응하는 바이오스 루틴(Routine)을 수행시키기 위한 주기억수단과, 상기 기억수단, 보조 기억수단, 주기억 수단 사이의 상호 데이터 송수신을 제어하여 그 제어결과에 따라 시스템이 구동될 수 있도록 하는 제어부가 포함되어 구성된 것을 특징으로 하는 컴퓨터의 롬 바이오스(ROM BIOS) 구동 시스템.The ROM BIOS is divided into a minimum part, an interrupt response part, a special function performing part, and the like, and a storage means for storing the minimum part therein and an auxiliary code for storing a bias code including the interrupt response part and the special function performing part. Storage means, main memory means for performing a BIOS routine corresponding to various input / output operation requirements after shadowing a BIOS code in the auxiliary storage means when power is supplied to the system; And a control unit for controlling mutual data transmission and reception between the storage means and the main memory means so that the system can be driven according to the control result. 제 1 항에 있어서,The method of claim 1, 상기 보조 기억수단은 타인에 의해 상기 바이오스 코드가 변경되거나 허가 없는 접근을 방지하기 위해 접근 및 사용이 제한 보호된 것을 특징으로 하는 컴퓨터의 롬 바이오스(ROM BIOS) 구동 시스템.And said auxiliary memory means is restricted and protected from access and use in order to prevent the BIOS code from being altered or unauthorized access by another person. 제 1 항에 있어서,The method of claim 1, 상기 기억수단에는 시스템의 전원공급 여부를 결정하는 동시에 각 장치 및 프로그램의 테스트 및 초기화 실행을 위한 파워 온 셀프 테스트(Power On Self Test, 이하 POST라고 함) 코드(code)가 추가된 것을 특징으로 하는 컴퓨터의 롬 바이오스(ROM BIOS) 구동 시스템.The memory means is a power on self test (hereinafter referred to as POST) code for the test and initialization of each device and program at the same time to determine whether the system power supply is added ROM BIOS drive system of the computer. 바이오스 영역을 최소 부분, 인터럽트 응답부분, 특수 기능 부분 등으로 구분하여 상기 최소 부분은 기억수단에, 상기 인터럽트 응답부분 및 특수기능 수행부분 등은 보조 기억수단에 각각 저장하는 제1 과정과, 상기 기억수단으로부터 시스템 내의 각 장치 및 프로그램의 테스트 및 초기화를 수행하는 파워 온 셀프 테스트(Power On Self Test, 이하 POST라고 함) 코드(code)를 읽어 들여 상기 POST 과정을 수행하는 제2 과정과, 상기 제2 과정이 완료되면 상기 보조 기억수단에서 상기 인터럽트 응답부분 및 특수기능 수행부분 등을 주기억 수단에 섀도윙(Shadowing)하여 다양한 입출력 요구에 상응하는 바이오스 루틴(Routine)을 동작시키는 제3 과정을 포함하여 이루어진 것을 특징으로 하는 컴퓨터의 롬 바이오스(ROM BIOS) 구동 방법.A first process of dividing the BIOS area into a minimum portion, an interrupt response portion, a special function portion, and the like, wherein the minimum portion is stored in the storage means, and the interrupt response portion and the special function execution portion are stored in the auxiliary storage means, respectively; A second process of performing a POST process by reading a Power On Self Test (POST) code which performs a test and initialization of each device and program in the system from the means; Comprising a third step of operating the BIOS routine corresponding to a variety of input and output requests by shadowing the interrupt response portion and the special function execution portion in the main memory means in the auxiliary storage means when the second process is completed; ROM BIOS driving method of a computer, characterized in that made.
KR1019980037098A 1998-09-09 1998-09-09 System and the method for rom bios driving of computer KR20000019147A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980037098A KR20000019147A (en) 1998-09-09 1998-09-09 System and the method for rom bios driving of computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980037098A KR20000019147A (en) 1998-09-09 1998-09-09 System and the method for rom bios driving of computer

Publications (1)

Publication Number Publication Date
KR20000019147A true KR20000019147A (en) 2000-04-06

Family

ID=19550020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037098A KR20000019147A (en) 1998-09-09 1998-09-09 System and the method for rom bios driving of computer

Country Status (1)

Country Link
KR (1) KR20000019147A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356684B2 (en) 2004-04-07 2008-04-08 Samsung Electronics Co., Ltd. Booting system and/or method for initializing peripherals
KR20140125878A (en) * 2012-03-31 2014-10-29 인텔 코오퍼레이션 Method and system for verifying proper operation of a computing device after a system change

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356684B2 (en) 2004-04-07 2008-04-08 Samsung Electronics Co., Ltd. Booting system and/or method for initializing peripherals
KR20140125878A (en) * 2012-03-31 2014-10-29 인텔 코오퍼레이션 Method and system for verifying proper operation of a computing device after a system change

Similar Documents

Publication Publication Date Title
US6457099B1 (en) Programmable dedicated application card
US5911778A (en) Processing system security
EP2002333B1 (en) Shared nonvolatile memory architecture
JP2610812B2 (en) Emulation of data processing system
US4296466A (en) Data processing system including a separate input/output processor with micro-interrupt request apparatus
US4942519A (en) Coprocessor having a slave processor capable of checking address mapping
US5854937A (en) Method for reprogramming flash ROM in a personal computer implementing an EISA bus system
EP1256055B1 (en) Computer system including a memory access controller for using non-system memory storage resources during system boot time
US8171192B2 (en) Hardware-assisted device configuration detection
US5432935A (en) Emulation for executing a second language application program on a computer having a first language operating system
US7480905B2 (en) Interface device, and method and computer readable product for updating firmware in the interface device
JPH11242646A (en) In-accessory resource offset mechanism
US5832280A (en) Method and system in a data processing system for interfacing an operating system with a power management controller.
US7231512B2 (en) Technique for reconstituting a pre-boot firmware environment after launch of an operating system
US6543008B1 (en) Computer system and program rewriting method
US6598157B1 (en) Dynamic boot block control by boot configuration determination and subsequent address modification
US6549963B1 (en) Method of configuring devices on a communications channel
CN111857839B (en) Linux-based PXI/PXIe bus device driving system
JP4199121B2 (en) Method and apparatus for changing the contents of a revision identification register
US6105101A (en) 16 bit bios interrupt calls under 32 bit protected mode application
EP4296860A1 (en) Method for running startup program of electronic device, and electronic device
KR20000019147A (en) System and the method for rom bios driving of computer
KR19980054349A (en) Optional automatic setting circuit
KR100534613B1 (en) apparatus and method for booting system using flash memory
US7216189B2 (en) Single BIOS technique for supporting processors with and without 64-bit extensions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application