KR20000015302A - Charge coupled device - Google Patents
Charge coupled device Download PDFInfo
- Publication number
- KR20000015302A KR20000015302A KR1019980035130A KR19980035130A KR20000015302A KR 20000015302 A KR20000015302 A KR 20000015302A KR 1019980035130 A KR1019980035130 A KR 1019980035130A KR 19980035130 A KR19980035130 A KR 19980035130A KR 20000015302 A KR20000015302 A KR 20000015302A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- floating diffusion
- reset
- diffusion region
- gate
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000005036 potential barrier Methods 0.000 abstract description 17
- 238000005192 partition Methods 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
Abstract
Description
본 발명은 전하결합소자(Charge Coupled Device : 이하, CCD라 칭함)에 관한 것으로서, 특히, 리셋게이트(reset gate)가 오프될 때 분배잡음(partition noise)을 억제하여 신호대잡음비(signal to noise ratio : 이하, SN비라 칭함)을 향상하는 전하결합소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge coupled device (hereinafter referred to as a CCD), and more particularly, to suppression of partition noise when the reset gate is turned off, thereby reducing the signal to noise ratio. Hereinafter referred to as the SN ratio).
CCD는 '전자의 눈' 기능을 갖는 반도체소자로 영상 신호를 전기 신호로 변환하는 고체촬상소자의 일종으로 가정, 교육, 의학, 산업 및 우주 산업 등에 응용되고 있다.CCD is a semiconductor device having an 'eye of eye' function, which is a kind of solid-state imaging device that converts an image signal into an electric signal, and has been applied to home, education, medicine, industry, and space industry.
CCD는 외부에서 입사되는 영상 신호를 포토다이오드에서 전기적인 신호로 변환한다. 이 때, 영상 신호의 세기에 따라 포토다이오드에서 발생되는 전자-정공 쌍의 양이 비례하는 데, 이는 CCD애 입사되는 물체의 영상에 대한 명압에 비례한다. 상기에서 포토다이오드에서 발생된 전하는 VCCD로 전송되며, 이 VCCD는 게이트의 클럭킹(clocking)에 의해 전하를 CCD의 수직 방향으로 이동시킨다. 그리고, HCCD(Horizontal Charge Coupled Device)도 VCCD를 따라 수직 방향으로 이동된 전하를 수평 방향으로 이동시킨다. 또한, HCCD에 의해 이동된 전하는 HCCD의 끝단의 게이트와 리셋게이트에 인가되는 클럭에 의해 리셋드레인(reset drain)영역에 전송되며, 이 전송된 전하는 감지증폭부(sense amplifier)에 의해 검출된다. 상기에서, HCCD의 끝단의 게이트에 인가되는 클럭이 로우(low)일 때 HCCD의 끝단에 전송된 전하가 출력게이트(output gate)를 통해 플로팅확산(floating diffusion)영역으로 전송되고, 플로팅확산영역으로 전송된 전하는 리셋게이트에 인가되는 클럭에 의해 리셋드레인영역으로 전송된다. 그리고, 감지증폭부(sense amplifier)는 리셋드레인영역의 전하를 검출하여 전하의 량을 검출한다.The CCD converts an image signal incident from the outside into an electrical signal in the photodiode. At this time, the amount of electron-hole pairs generated in the photodiode is proportional to the intensity of the image signal, which is proportional to the intensity of the image of the object incident on the CCD. The charge generated in the photodiode is transferred to the VCCD, which moves charge in the vertical direction of the CCD by clocking the gate. Also, a horizontal charge coupled device (HCCD) also moves charge moved in the vertical direction along the VCCD in the horizontal direction. In addition, the charges moved by the HCCD are transferred to the reset drain region by the clock applied to the gate and the reset gate of the end of the HCCD, and the transferred charges are detected by a sense amplifier. In the above, when the clock applied to the gate of the end of the HCCD is low, the charge transferred to the end of the HCCD is transferred to the floating diffusion region through the output gate, to the floating diffusion region The transferred charge is transferred to the reset drain region by a clock applied to the reset gate. The sense amplifier detects the charge in the reset drain region and detects the amount of charge.
도 1는 종래 기술에 따른 CCD의 리셋게이트 부분의 단면도이다.1 is a cross-sectional view of a reset gate portion of a CCD according to the prior art.
종래 기술에 따른 CCD는 N형의 반도체기판(11) 상에 P형의 웰영역(13)이 형성되며, 이 웰영역(13) 상의 소정 부분에 매립CCD영역(15)이 형성된다.In the conventional CCD, a P-type well region 13 is formed on an N-type semiconductor substrate 11, and a buried CCD region 15 is formed in a predetermined portion of the well region 13.
매립CCD영역(15) 상의 소정 부분에 게이트절연막(17)이 형성되고, 이 게이트절연막(17) 상에 리셋게이트(19)가 형성된다. 상기에서 게이트절연막(17)은 산화실리콘으로 형성되며, 리셋게이트(19)는 다결정실리콘으로 형성된다.The gate insulating film 17 is formed in a predetermined portion on the buried CCD region 15, and the reset gate 19 is formed on the gate insulating film 17. In the above, the gate insulating layer 17 is formed of silicon oxide, and the reset gate 19 is formed of polycrystalline silicon.
매립CCD영역(15)의 리셋게이트(19) 양측에 N형의 불순물이 고농도로 도핑된 플로팅확산영역(21)과 리셋드레인영역(23)이 형성된다. 상기에서 플로팅확산영역(21)과 리셋드레인영역(23)은 리셋게이트(19)를 마스크로하여 N형의 불순물을 이온 주입하여 형성되는 것으로, 플로팅확산영역(21)은 HCCD(도시되지 않음)로부터 전송되는 전하를 축적하며, 리셋드레인영역(23)은 리셋게이트(19)가 '온(on)' 될 때 플로팅확산영역(21)에 축적된 전하가 전송된다.On both sides of the reset gate 19 of the buried CCD region 15, a floating diffusion region 21 and a reset drain region 23 doped with N-type impurities are formed. In the above, the floating diffusion region 21 and the reset drain region 23 are formed by ion implanting N-type impurities using the reset gate 19 as a mask, and the floating diffusion region 21 is an HCCD (not shown). The charges transferred from the storage area are accumulated, and in the reset drain region 23, the accumulated charge is transferred to the floating diffusion region 21 when the reset gate 19 is 'on'.
도 2a 및 도 2b는 도 1에 도시된 전하결합소자 동작시 포텐셜 프로파일을 도시하는 도면으로, 이를 이용하여 종래 기술에 따른 전하결합소자의 동작을 설명한다.2A and 2B are diagrams illustrating a potential profile of the charge coupling device shown in FIG. 1, and the operation of the charge coupling device according to the related art will be described.
먼저, 리셋드레인영역(23)은 소정의 고전압, 예를 들면, 15V의 전압으로 고정된다. 이러한 상태에서 리셋게이트(19)에 전압이 인가되지 않으면, 즉, 0V의 전압이 인가되면 도 2a에 도시된 바와 같이 리셋게이트(19)와 대응하는 부분의 전위 장벽이 높게 된다. 그러므로, 플로팅확산영역(21)에 축적된 전하가 리셋드레인영역(23)으로 전송되지 않는다.First, the reset drain region 23 is fixed to a predetermined high voltage, for example, a voltage of 15V. In this state, if no voltage is applied to the reset gate 19, that is, if a voltage of 0 V is applied, the potential barrier at the portion corresponding to the reset gate 19 becomes high as shown in FIG. 2A. Therefore, the charge accumulated in the floating diffusion region 21 is not transferred to the reset drain region 23.
그러나, 리셋드레인영역(23)에 인가되는 전압 보다 낮은 소정 전압, 예를 들면, 5V 또는 10V의 전압이 리셋게이트(19)에 인가되면 도 2b에 도시된 바와 같이 리셋게이트(19)와 대응하는 부분의 전위 장벽이 낮아지게 된다. 이 때, 리셋게이트(19)와 대응하는 부분의 전위 장벽이 플로팅확산영역(21)의 전위 레벨 보다 낮아지면 이 플로팅확산영역(21)에 축적된 전하가 리셋드레인영역(23)으로 전송된다.However, when a predetermined voltage lower than the voltage applied to the reset drain region 23, for example, a voltage of 5V or 10V is applied to the reset gate 19, the voltage corresponds to the reset gate 19 as shown in FIG. 2B. The potential barrier of the part is lowered. At this time, when the potential barrier of the portion corresponding to the reset gate 19 is lower than the potential level of the floating diffusion region 21, the charge accumulated in the floating diffusion region 21 is transferred to the reset drain region 23.
그 후 리셋게이트(19)에 전압을 인가하지 않으면 이 리셋게이트(19)와 대응하는 부분의 전위 장벽이 플로팅확산영역(21)의 전위 레벨 보다 다시 높아져 전하가 리셋드레인영역(23)으로 전송되지 않게된다.After that, if no voltage is applied to the reset gate 19, the potential barrier of the portion corresponding to the reset gate 19 is raised higher than the potential level of the floating diffusion region 21 so that charges are not transferred to the reset drain region 23. Will not.
그러나, 종래 기술에 따른 CCD는 리셋게이트와 대응하는 부분의 전위 장벽이 평탄하다. 그러므로, 플로팅확산영역에서 리셋드레인영역으로 전하를 전송하다가 다시 리셋게이트에 전압을 인가하지 않게 되면 전위 장벽이 높아져 전하의 전송이 중단되는 데, 이 때, 전위 장벽 상에 있는 전하가 플로팅확산영역으로 되돌아가 바로 뒤따르는 화소의 정보를 갖는 전하와 혼입되어 분배잡음이 발생된다. 이러한 분배잡음은 SN비가 저하되어 화상 특성이 나빠지는 문제점이 있었다.However, the CCD according to the prior art has a flat potential barrier at the portion corresponding to the reset gate. Therefore, if charge is transferred from the floating diffusion region to the reset drain region and no voltage is applied to the reset gate again, the potential barrier becomes high and the transfer of charge is stopped. At this time, the charge on the potential barrier is transferred to the floating diffusion region. Distribution noise is generated by mixing with the charge having the information of the pixel immediately following it. This distribution noise has a problem in that the SN ratio is lowered and the image characteristics are deteriorated.
따라서, 본 발명의 목적은 전위 장벽 상에 있는 전하가 플로팅확산영역으로 되돌아가는 것을 억제하여 분배잡음의 발생을 저하시켜 SN비를 증가시킬 수 있는 전하결합소자를 제공함에 있다.Accordingly, it is an object of the present invention to provide a charge coupled device capable of suppressing the charge on the potential barrier from returning to the floating diffusion region, thereby reducing the generation of distribution noise and increasing the SN ratio.
상기 목적을 달성하기 위한 본 발명에 따른 전하결합소자는 제 1 도전형의 반도체기판과, 상기 반도체기판 상의 소정 부분에 형성된 제 1 도전형의 매립CCD영역과, 상기 매립CCD영역 상의 소정 부분에 형성된 게이트절연막과, 상기 매립CCD영역의 상기 게이트절연막 양측에 형성된 제 1 도전형의 플로팅확산영역 및 리셋드레인영역과, 상기 게이트절연막 상의 상기 플로팅확산영역이 형성된 일측에만 형성된 리셋게이트를 포함한다.A charge coupling device according to the present invention for achieving the above object is a semiconductor substrate of a first conductivity type, a buried CCD region of the first conductivity type formed in a predetermined portion on the semiconductor substrate, and formed in a predetermined portion on the buried CCD region And a gate insulating layer, a floating diffusion region and a reset drain region of a first conductivity type formed on both sides of the gate insulating layer of the buried CCD region, and a reset gate formed only on one side of the floating diffusion region on the gate insulating layer.
도 1은 종래 기술에 따른 전하결합소자의 단면도1 is a cross-sectional view of a charge coupling device according to the prior art
도 2a 및 도 2b는 도 1에 도시된 전하결합소자 동작시 포텐셜 프로파일(potential profile)을 도시하는 도면2A and 2B show a potential profile during operation of the charge coupled device shown in FIG.
도 3은 본 발명에 따른 전하결합소자의 단면도3 is a cross-sectional view of a charge coupling device according to the present invention;
도 4a 및 도 4b는 도 3에 도시된 전하결합소자 동작시 포텐셜 프로파일을 도시하는 도면4A and 4B show potential profiles in the operation of the charge coupled device shown in FIG.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 CCD의 리셋게이트 부분의 단면도이다.3 is a cross-sectional view of a reset gate portion of a CCD according to the present invention.
본 발명에 따른 CCD는 N형의 반도체기판(31) 상에 P형의 웰영역(33)이 형성되며, 이 웰영역(33) 상의 소정 부분에 매립CCD영역(35)이 형성된다.In the CCD according to the present invention, a P-type well region 33 is formed on an N-type semiconductor substrate 31, and a buried CCD region 35 is formed in a predetermined portion of the well region 33.
매립CCD영역(35) 상의 소정 부분에 게이트절연막(37)이 형성되고, 이 게이트절연막(37) 상의 소정 부분에 리셋게이트(39)가 형성된다. 상기에서 게이트절연막(37) 및 리셋게이트(39) 각각은 500∼1000Å 정도 두께의 산화실리콘 및 다결정실리콘으로 형성된다. 게이트절연막(37)은 LOCOS(Local Oxidation of Silicon) 방법 또는 화학기상증착(Chemical Vapor Deposition) 방법으로 형성되며, 리셋게이트(39)는 게이트절연막(37) 상의 일측 소정 부분에, 즉, 게이트절연막(37)의 가운데 부분을 기준으로하여 일측에만 형성된다.A gate insulating film 37 is formed in a predetermined portion on the buried CCD region 35, and a reset gate 39 is formed in a predetermined portion on the gate insulating film 37. In the above, each of the gate insulating film 37 and the reset gate 39 is formed of silicon oxide and polycrystalline silicon having a thickness of about 500 to 1000 GPa. The gate insulating layer 37 is formed by a local oxide of silicon (LOCOS) method or a chemical vapor deposition method, and the reset gate 39 is formed at one side of the gate insulating layer 37 on the gate insulating layer 37. 37 is formed only on one side with respect to the middle part.
매립CCD영역(35)의 게이트절연막(37) 양측에 N형의 불순물이 고농도로 도핑된 플로팅확산영역(41)과 리셋드레인영역(43)이 형성된다. 상기에서 플로팅확산영역(41)과 리셋드레인영역(43)은 게이트절연막(37)을 마스크로하여 N형의 불순물을 높은 도우즈로 이온 주입하여 형성되는 것으로, 플로팅확산영역(41)은 리셋게이트(39)가 형성된 일측에 형성되며, 플로팅확산영역(21)은 리셋게이트(39)가 형성되지 않은 타측에 형성된다.Floating diffusion regions 41 and reset drain regions 43 doped with N-type impurities at high concentration are formed on both sides of the gate insulating layer 37 of the buried CCD region 35. In the above, the floating diffusion region 41 and the reset drain region 43 are formed by ion implanting N-type impurities with a high dose using the gate insulating film 37 as a mask, and the floating diffusion region 41 is a reset gate. 39 is formed on one side, and the floating diffusion region 21 is formed on the other side where the reset gate 39 is not formed.
플로팅확산영역(41)은 HCCD(도시되지 않음)로부터 전송되는 전하가 축적되며, 리셋드레인영역(43)은 리셋게이트(39)가 '온(on)' 될 때 플로팅확산영역(41)에 축적된 전하가 전송된다. 상기에서 리셋게이트(39)가 게이트절연막(37) 상의 일측, 즉, 플로팅확산영역(41) 쪽에만 형성되고 타측, 즉, 리셋드레인영역(43) 쪽에는 형성되지 않으므로 동작 전압이 인가되면 전위 장벽이 플로팅확산영역(21) 쪽은 높고 리셋드레인영역(23) 쪽은 낮아 경사지게 된다.The floating diffusion region 41 accumulates charges transferred from the HCCD (not shown), and the reset drain region 43 accumulates in the floating diffusion region 41 when the reset gate 39 is 'on'. Charge is transferred. Since the reset gate 39 is formed only on one side of the gate insulating layer 37, that is, on the side of the floating diffusion region 41, and not on the other side, that is, on the reset drain region 43 side, the potential barrier is applied when the operating voltage is applied. The floating diffusion area 21 is inclined high and the reset drain area 23 is low.
도 4a 및 도 4b는 도 3에 도시된 전하결합소자 동작시 포텐셜 프로파일을 도시하는 도면으로, 이를 이용하여 본 발명에 따른 전하결합소자의 동작을 설명한다.4A and 4B illustrate a potential profile during the operation of the charge coupling device shown in FIG. 3. FIG. 4A and 4B illustrate the operation of the charge coupling device according to the present invention.
리셋드레인영역(43)이 소정의 고전압, 예를 들면, 15V의 전압으로 고정되어 있다. 이러한 상태에서 리셋게이트(39)에 동작 전압이 인가되지 않으면, 즉, 0V의 전압이 인가되면 도 4a에 도시된 바와 같이 리셋게이트(39)와 대응하는 부분의 전위 장벽이 높게 된다. 그러므로, 플로팅확산영역(41)에 축적된 전하가 리셋드레인영역(43)으로 전송되지 않는다.The reset drain area 43 is fixed to a predetermined high voltage, for example, a voltage of 15V. In this state, if no operating voltage is applied to the reset gate 39, that is, if a voltage of 0 V is applied, the potential barrier at the portion corresponding to the reset gate 39 becomes high as shown in FIG. 4A. Therefore, the charge accumulated in the floating diffusion region 41 is not transferred to the reset drain region 43.
그러나, 리셋드레인영역(43)에 인가되는 전압 보다 낮은 소정 전압, 예를 들면, 5V 또는 10V의 전압이 리셋게이트(39)에 인가하면 도 4b에 도시된 바와 같이 리셋게이트(39)와 대응하는 부분의 전위 장벽이 경사를 가지면서 낮아지게 된다. 이 때, 리셋게이트(39)와 대응하는 부분의 전위 장벽은 플로팅확산영역(41)의 전위 레벨 보다 낮아지면 이 플로팅확산영역(41)에 축적된 전하가 리셋드레인영역(43)으로 전송된다.However, if a predetermined voltage lower than the voltage applied to the reset drain region 43, for example, a voltage of 5 V or 10 V is applied to the reset gate 39, the voltage corresponds to the reset gate 39 as shown in FIG. 4B. The potential barrier of the portion is lowered with the slope. At this time, when the potential barrier of the portion corresponding to the reset gate 39 is lower than the potential level of the floating diffusion region 41, the charge accumulated in the floating diffusion region 41 is transferred to the reset drain region 43.
그 후 리셋게이트(39)에 전압을 인가하지 않으면 이 리셋게이트(39)와 대응하는 부분의 전위 장벽이 플로팅확산영역(41)의 전위 레벨 보다 다시 높아져 전하가 리셋드레인영역(43)으로 전송되지 않게된다. 이 때, 리셋게이트(39)와 대응하는 부분의 전위 장벽 상의 전하는 경사에 의해 플로팅확산영역(41)으로 되돌아 가지 못하고 리셋드레인영역(43)으로 전송된다. 그러므로, 플로팅확산영역(41)에 축적되는 다음 화소의 정보를 갖는 전하와 혼입되는 분배잡음이 발생되는 것을 방지하여 SN비를 증가시켜 화상 특성을 향상시킨다.After that, if no voltage is applied to the reset gate 39, the potential barrier of the portion corresponding to the reset gate 39 becomes higher than the potential level of the floating diffusion region 41 so that charges are not transferred to the reset drain region 43. Will not. At this time, the charge on the potential barrier of the portion corresponding to the reset gate 39 does not return to the floating diffusion region 41 by the inclination but is transferred to the reset drain region 43. Therefore, the distribution noise mixed with the charge having the information of the next pixel accumulated in the floating diffusion region 41 is prevented from occurring, thereby increasing the SN ratio to improve image characteristics.
상술한 바와 같이 본 발명에 따른 CCD는 리셋게이트가 게이트절연막 상에 일측인 플로팅확산영역 상에만 형성되고 타측인 리셋드레인영역에는 형성되지 않으므로 이 리셋게이트와 대응하는 부분의 전위 장벽은 플로팅확산영역에서 리셋드레인영역으로 경사지게 되도록 한다. 그러므로, 플로팅확산영역에서 리셋드레인영역으로 전하 전송을 중단할 때 전위 장벽 상의 전하가 플로팅확산영역으로 되돌아 가지 않고 모두 리셋드레인영역으로 전송된다.As described above, in the CCD according to the present invention, since the reset gate is formed only on one side of the floating diffusion region on the gate insulating layer and not on the other side of the reset diffusion region, the potential barrier of the portion corresponding to the reset gate is formed in the floating diffusion region. Be inclined to the reset drain area. Therefore, when the charge transfer is stopped from the floating diffusion region to the reset drain region, the charges on the potential barrier are all transferred to the reset drain region without returning to the floating diffusion region.
따라서, 본 발명은 플로팅확산영역에 축적되는 다음 화소의 정보를 갖는 전하와 혼입에 의한 분배잡음의 발생을 방지하므로 SN비를 증가시켜 화상 특성을 향상시킬 수 있는 잇점이 있다.Accordingly, the present invention has the advantage of improving the image characteristic by increasing the SN ratio since it prevents generation of distribution noise due to mixing with charges having information of the next pixel accumulated in the floating diffusion region.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035130A KR20000015302A (en) | 1998-08-28 | 1998-08-28 | Charge coupled device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035130A KR20000015302A (en) | 1998-08-28 | 1998-08-28 | Charge coupled device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000015302A true KR20000015302A (en) | 2000-03-15 |
Family
ID=19548676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980035130A KR20000015302A (en) | 1998-08-28 | 1998-08-28 | Charge coupled device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000015302A (en) |
-
1998
- 1998-08-28 KR KR1019980035130A patent/KR20000015302A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4851890A (en) | Solid-state image sensor | |
| US7253019B2 (en) | Buried, fully depletable, high fill factor photodiodes | |
| US7042061B2 (en) | Solid-state image pickup apparatus | |
| US6713796B1 (en) | Isolated photodiode | |
| US7517714B2 (en) | Image sensors for reducing dark current and methods of fabricating the same | |
| US6180969B1 (en) | CMOS image sensor with equivalent potential diode | |
| KR100262286B1 (en) | Amplification type solid-state image pick-up device | |
| US4672455A (en) | Solid-state image-sensor having reverse-biased substrate and transfer registers | |
| KR980012585A (en) | Solid-state image pickup device having vertical transfer gate and method of manufacturing the same | |
| EP0069535B1 (en) | Solid state imaging apparatus | |
| US7354791B2 (en) | Solid-state imaging device, method for manufacturing the same, and method for driving the same | |
| KR100761824B1 (en) | Image sensor and method for manufacturing the same | |
| KR100280014B1 (en) | Amplified photoelectric conversion element, manufacturing method thereof and amplified solid state imaging device | |
| EP0174133A2 (en) | A solid-state image sensor | |
| US20030042510A1 (en) | Lateral overflow drain, anti-blooming structure for CCD devices having improved breakdown voltage | |
| KR100910936B1 (en) | Unit pixel improving image sensitivity and dynamic range | |
| US6111281A (en) | Solid-state image-pickup device and MOS transistor having a reduced incidental capacitance | |
| JP2003037262A (en) | Solid-state image pickup device, and manufacturing method and driving method therefor | |
| JP5145528B2 (en) | Shielded CMOS pixel structure with dual purpose electrode | |
| US5804844A (en) | Solid-state imager with container LOD implant | |
| KR20000015302A (en) | Charge coupled device | |
| US20080182354A1 (en) | Methods of fabricating cmos image sensors | |
| JP2644937B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| JP3247163B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| KR100674917B1 (en) | CMOS image sensor and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |