KR20000013844A - Low power crystal oscillation circuit for noise reduction - Google Patents

Low power crystal oscillation circuit for noise reduction Download PDF

Info

Publication number
KR20000013844A
KR20000013844A KR1019980032940A KR19980032940A KR20000013844A KR 20000013844 A KR20000013844 A KR 20000013844A KR 1019980032940 A KR1019980032940 A KR 1019980032940A KR 19980032940 A KR19980032940 A KR 19980032940A KR 20000013844 A KR20000013844 A KR 20000013844A
Authority
KR
South Korea
Prior art keywords
buffer circuit
inverter buffer
circuit
crystal oscillator
power supply
Prior art date
Application number
KR1019980032940A
Other languages
Korean (ko)
Inventor
김태찬
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980032940A priority Critical patent/KR20000013844A/en
Publication of KR20000013844A publication Critical patent/KR20000013844A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0307—Stabilisation of output, e.g. using crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

PURPOSE: A crystal oscillation circuit is provided which generates a stable output signal constantly and reduces the noise of the output signal by using low power by a regulator. CONSTITUTION: The inverter buffer circuit (10) is connected to the input and output terminal of crystal oscillator (not illustrated) and receives the first power voltage for enough gain to maintain the oscillation of the crystal oscillator. The resistor (RF) feed backs the output signal of the inverter buffer circuit. And the regulator (20) is included which is connected to the inverter buffer circuit in series and outputs the second power voltage at enough power to maintain the oscillation of the inverter buffer circuit. The crystal oscillation circuit oscillates in low voltage with the inverter buffer circuit which generates the output signal with the operation range by the second power voltage.

Description

노이즈 감소 및 저전력용 수정 발진 회로(CRYSTAL OSCILLATOR CIRCUIT FOR NOISE DECREASE AND LOW POWER)CRYSTAL OSCILLATOR CIRCUIT FOR NOISE DECREASE AND LOW POWER

본 발명은 수정 발진 회로에 관한 것으로, 좀 더 구체적으로 수정 발진기와 상호 직렬로 연결된 레귤레이터를 구비한다. 그리고 레귤레이터로부터 낮은 전원 전압을 받아서 발진하므로서 외부에 연결된 전자 회로에 공급되는 클럭 신호의 노이즈를 감소시키는 수정 발진 회로에 관한 것이다.The present invention relates to a crystal oscillator circuit, and more particularly includes a regulator connected in series with the crystal oscillator. In addition, the present invention relates to a crystal oscillation circuit that receives and receives a low power supply voltage from a regulator and reduces noise of a clock signal supplied to an externally connected electronic circuit.

수정 발진 회로는 동작 주파수를 필요로 하는 대부분의 전자 회로에서 광범위하게 사용된다. 예를 들어, 마이크로컴퓨터 또는 마이크로프로세서 등의 전자 회로의 동작을 위한 기준 신호(클럭 신호)를 발생하는 회로로서 사용된다.Crystal oscillation circuits are widely used in most electronic circuits that require an operating frequency. For example, it is used as a circuit which generates a reference signal (clock signal) for the operation of an electronic circuit such as a microcomputer or a microprocessor.

그리고 이들은 빠른 개시 시간(start-up times)이 요구되며, 그리고 대부분의 수정 발진 회로는 높은 소모 전류를 사용하여 동작된다.And they require fast start-up times, and most crystal oscillation circuits operate using high current consumption.

따라서 종래 기술의 수정 발진 회로는 늦은 개시 시간과 높은 소모 전류의 사용으로 인하여 이를 이용하는 전자 시스템에서의 노이즈 발생 및 전력 소모가 높은 문제점이 발생된다.Therefore, the crystal oscillation circuit of the related art has a problem of high noise generation and high power consumption in an electronic system using the late start time and high consumption current.

도 1을 참조하면, 종래 기술의 전형적인 수정 발진 회로는 수정 발진기(미도시됨)의 입력(XTAL_in) 및 출력 단자(XTAL_out)에 하나의 인버터 버퍼 회로(10)를 구비하고 있다.Referring to FIG. 1, a typical crystal oscillation circuit of the prior art includes one inverter buffer circuit 10 at an input XTAL_in and an output terminal XTAL_out of a crystal oscillator (not shown).

그리고 인버터 버퍼 회로(10)의 출력 신호(CLK)를 피드백하는 저항(RF)을 구비하고 있다.A resistor R F for feeding back the output signal CLK of the inverter buffer circuit 10 is provided.

그리고 상기 수정 발진 회로는 이를 구비한 전자 장치에 공급되는 높은 전압으로 인하여 수정 발진기(미도시됨)로부터 제공되는 입력 신호(XTAL_in)의 발진을 야기시키고, 이에 의해 과도 전류가 발생하게 된다. 그러므로 상기 인버터 버퍼 회로(10)에 연결된 전원 전압(VDD) 또는 접지 전압(VSS)에 의한 입력 전압을 변화시키므로서 노이즈가 발생된다.In addition, the crystal oscillation circuit causes oscillation of the input signal XTAL_in provided from the crystal oscillator (not shown) due to the high voltage supplied to the electronic device having the same, thereby generating a transient current. Therefore, noise is generated by changing the input voltage by the power supply voltage VDD or the ground voltage VSS connected to the inverter buffer circuit 10.

따라서 이를 구비하는 외부 전자 장치는 전자파 방해 등에 의한 오동작을 야기시킨다.Therefore, the external electronic device having the same causes a malfunction due to electromagnetic interference.

본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 레귤레이터를 사용한 낮은 전압을 이용해서 안정된 출력 신호를 지속적으로 발생하여 출력 신호의 노이즈를 감소시키는 수정 발진 회로를 구현하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problem, and to implement a crystal oscillation circuit that continuously generates a stable output signal using a low voltage using a regulator to reduce noise of the output signal.

도 1은 종래 기술에 따른 수정 발진 회로의 구성을 도시한 회로도;1 is a circuit diagram showing the configuration of a crystal oscillation circuit according to the prior art;

도 2는 본 발명의 일 실시예에 따른 수정 발진 회로의 구성을 도시한 회로도;2 is a circuit diagram showing a configuration of a crystal oscillation circuit according to an embodiment of the present invention;

도 3은 도 2에 도시한 수정 발진 회로의 동작에 따른 클럭 발생 타이밍도;3 is a timing diagram of clock generation according to the operation of the crystal oscillation circuit shown in FIG. 2;

도 4는 도 2에 도시한 본 발명의 상세한 구성을 나타내는 회로도; 그리고4 is a circuit diagram showing a detailed configuration of the present invention shown in FIG. And

도 5는 도 4에 도시한 수정 발진 회로를 이용한 응용 회로의 구성을 도시한 회로도이다.FIG. 5 is a circuit diagram showing the configuration of an application circuit using the crystal oscillation circuit shown in FIG.

*도면의 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *

10 : 인버터 버퍼 회로 12 : 제 1 PMOS 트랜지스터10: inverter buffer circuit 12: first PMOS transistor

14 : 제 2 디플리션 NMOS 트랜지스터 16 : 제 3 NMOS 트랜지스터14 second depletion NMOS transistor 16 third NMOS transistor

18 : 제 4 NMOS 트랜지스터 20 : 레귤레이터18: fourth NMOS transistor 20: regulator

30 : 트랜스미션 게이트 40 : 전압 쉬프터30: transmission gate 40: voltage shifter

상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 수정 발진기를 이용하는 발진 회로에 있어서: 수정 발진기를 구비하는 발진 회로에 있어서: 상기 수정 발진기의 입력 및 출력 단자에 연결되고, 제 1 전원 전압을 받아들여서 상기 수정 발진기의 발진을 유지하기에 충분한 이득을 갖는 인버터 버퍼 회로와; 상기 인버터 버퍼 회로의 출력 신호를 피드백하는 저항 및; 상기 인버터 버퍼 회로와 상호 직렬로 연결되어, 상기 제 1 전원 전압으로부터 상기 인버터 버퍼 회로의 발진을 유지하기에 충분한 제 2 전원 전압을 출력하는 레귤레이터를 포함하되; 상기 수정 발진기의 입력 신호를 받아들여서 상기 인버터 버퍼 회로는 상기 제 2 전원 전압에 의한 동작 범위를 갖는 출력 신호를 발생하는 것을 특징으로 한다.According to an aspect of the present invention for achieving the above object, in an oscillator circuit using a crystal oscillator: In an oscillator circuit comprising a crystal oscillator: connected to the input and output terminals of the crystal oscillator, the first power supply voltage An inverter buffer circuit having a gain sufficient to receive and maintain oscillation of the crystal oscillator; A resistor for feeding back an output signal of the inverter buffer circuit; A regulator connected in series with said inverter buffer circuit and outputting a second power supply voltage sufficient to maintain oscillation of said inverter buffer circuit from said first power supply voltage; Receiving an input signal of the crystal oscillator, the inverter buffer circuit is characterized in that for generating an output signal having an operating range by the second power supply voltage.

이 특징의 바람직한 실시예에 있어서, 상기 인버터 버퍼 회로는: 전원 전압과 소스 전압 사이에 구비되어 상기 수정 발진기의 입력 및 출력 단자에 연결되는 트랜스미션 게이트와; 게이트 단자가 상기 입력 단자에 연결되고 드레인 단지가 상기 출력 단자에 연결되는 제 1 PMOS 트랜지스터와; 드레인 단자가 전원 전압 단자에 연결되고 게이트 단자가 상기 수정 발진기의 입력 단자에 연결되는 제 2 디플리션 NMOS 트랜지스터와; 드레인 단자가 상기 제 1 PMOS 트랜지스터의 드레인 단자에 연결되고 게이트 단자가 상기 입력 단자에 연결되는 제 3 NMOS 트랜지스터 및; 드레인 단자가 상기 제 3 NMOS 트랜지스터의 소스 단자에 연결되며, 게이트 단자가 상기 제 2 디플리션 NMOS 트랜지스터의 소스 단자에 연결되며, 소스 단자가 접지 단자에 연결되는 제 4 NMOS 트랜지스터를 포함한다.In a preferred embodiment of this aspect, the inverter buffer circuit comprises: a transmission gate provided between a supply voltage and a source voltage and connected to the input and output terminals of the crystal oscillator; A first PMOS transistor having a gate terminal connected to the input terminal and a drain jar connected to the output terminal; A second depletion NMOS transistor having a drain terminal connected to a power supply voltage terminal and a gate terminal connected to an input terminal of the crystal oscillator; A third NMOS transistor having a drain terminal connected to the drain terminal of the first PMOS transistor and a gate terminal connected to the input terminal; And a fourth NMOS transistor having a drain terminal connected to a source terminal of the third NMOS transistor, a gate terminal connected to a source terminal of the second deflection NMOS transistor, and a source terminal connected to a ground terminal.

이 특징의 바람직한 실시예에 있어서, 상기 인버터 버퍼 회로와 상기 레귤레이터는 하나의 집적 회로(one chip)로 구비된다.In a preferred embodiment of this feature, the inverter buffer circuit and the regulator are provided as one integrated circuit.

이 특징의 바람직한 실시예에 있어서, 상기 제 1 전원 전압은 상기 제 2 전원 전압보다 낮은 전압 레벨을 갖는다.In a preferred embodiment of this aspect, the first power supply voltage has a lower voltage level than the second power supply voltage.

따라서 본 발명에 의하면, 인버터 버퍼 회로는 수정 발진기의 입력 신호를 받아들이고, 레귤레이터의 낮은 출력 전압으로 수정 발진기의 출력 신호를 발진한다.Thus, according to the present invention, the inverter buffer circuit receives the input signal of the crystal oscillator and oscillates the output signal of the crystal oscillator with the low output voltage of the regulator.

이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 수정 발진기를 구비한 발진 회로의 구성을 나타내는 도면이다.2 is a diagram illustrating a configuration of an oscillation circuit having a crystal oscillator according to an embodiment of the present invention.

도면을 참조하면, 상기 수정 발진 회로는 인버터 버퍼 회로(10)와 상기 인버터 버퍼 회로(10)의 출력 신호를 피드백하는 저항(RF) 및 레귤레이터(20)를 포함하고 있다.Referring to the drawings, the crystal oscillation circuit includes an inverter buffer circuit 10, a resistor R F and a regulator 20 for feeding back an output signal of the inverter buffer circuit 10.

상기 레귤레이터는 전원 전압(VDD : 예컨대 5 V)을 받아들여서 상기 인버터 버퍼 회로(10)로 전압 강하된 전압을 출력한다.The regulator receives a power supply voltage VDD (for example, 5 V) and outputs a voltage dropped voltage to the inverter buffer circuit 10.

상기 인버터 버퍼 회로(10)는 상기 레귤레이터(20)와 접지(VSS) 사이에 구비하며, 상기 레귤레이터(20)와 상호 직렬로 연결된다. 그리고 상기 수정 발진기(미도시됨)의 입력(XTAL_in) 및 출력 단자(XTAL_out)에 연결되어, 상기 수정 발진기의 발진을 유지하기에 충분한 증폭 이득을 갖는다.The inverter buffer circuit 10 is provided between the regulator 20 and the ground VSS, and is connected in series with the regulator 20. And connected to an input XTAL_in and an output terminal XTAL_out of the crystal oscillator (not shown), and have an amplification gain sufficient to maintain oscillation of the crystal oscillator.

따라서 상기 수정 발진기의 입력 신호(XTAL_in)를 받아들여서 클럭 신호(CLK)를 출력한다.Accordingly, the clock signal CLK is output by receiving the input signal XTAL_in of the crystal oscillator.

구체적으로 도 4를 참조하면, 상기 인버터 버퍼 회로(10)는 CMOS IC 회로로서, 제 1 PMOS 트랜지스터(12)와 제 2 디플리션 NMOS 트랜지스터(14)와 제 3 NMOS 트랜지스터(16) 및 제 4 NMOS 트랜지스터(18)를 구비한다.Specifically, referring to FIG. 4, the inverter buffer circuit 10 is a CMOS IC circuit, and includes a first PMOS transistor 12, a second depletion NMOS transistor 14, a third NMOS transistor 16, and a fourth. An NMOS transistor 18 is provided.

그리고 상기 인버터 버퍼 회로(10)의 입출력 단자 사이에 트랜스미션 게이트(30)를 구비하고 있다.A transmission gate 30 is provided between the input and output terminals of the inverter buffer circuit 10.

상기 제 1 PMOS 트랜지스터(12)는 소스 단자가 상기 제 2 디플리션 NMOS 트랜지스터(14)의 소스 단자에 연결되고 게이트 단자가 상기 수정 발진기의 입력 신호(XTAL_in)를 받아들이며, 드레인 단자가 상기 제 3 NMOS 트랜지스터(16)의 드레인 단자에 연결된다.The first PMOS transistor 12 has a source terminal connected to a source terminal of the second depletion NMOS transistor 14, a gate terminal receiving an input signal XTAL_in of the crystal oscillator, and a drain terminal of the third PMOS transistor 12. Is connected to the drain terminal of the NMOS transistor 16.

상기 제 2 디플리션 NMOS 트랜지스터(14)는 드레인 단자가 전원 전압 단자(VDD : 예를 들어 5 V)와 상기 레귤레이터에 의해 전압 강하된 전압(Vreg_down)의 차전압(VDD-Vreg_down)을 받아들이고, 게이트 단자가 상기 수정 발진기의 입력 단자(XTAL_in)에 연결되며 소스 단자가 상기 제 1 PMOS 트랜지스터(12)의 소스 단자에 연결되어 있다.The second depletion NMOS transistor 14 receives a difference voltage VDD-Vreg_down between a drain terminal of a power supply voltage terminal VDD (for example, 5 V) and a voltage Vreg_down voltage dropped by the regulator, A gate terminal is connected to the input terminal XTAL_in of the crystal oscillator and a source terminal is connected to the source terminal of the first PMOS transistor 12.

그리고 상기 제 3 NMOS 트랜지스터(16)는 드레인 단자가 출력 단자(XTAL_out)에 연결되고, 게이트 단자가 상기 입력 신호를 받아들이며, 소스 단자가 상기 제 4 NMOS 트랜지스터(18)의 드레인 단자에 연결된다.The third NMOS transistor 16 has a drain terminal connected to an output terminal XTAL_out, a gate terminal receiving the input signal, and a source terminal connected to a drain terminal of the fourth NMOS transistor 18.

상기 제 4 NMOS 트랜지스터(18)는 드레인 단자가 상기 제 3 NMOS 트랜지스터(16)의 소스 단자에 연결되며, 상기 제 4 NMOS 트랜지스터(18)의 소스 단자는 접지 전압(VSS) 단자에 연결된다.A drain terminal of the fourth NMOS transistor 18 is connected to a source terminal of the third NMOS transistor 16, and a source terminal of the fourth NMOS transistor 18 is connected to a ground voltage VSS terminal.

또한 상기 트랜스미션 게이트(30)는 전원 전압(VDD)과 소스 전압(VSS) 사이에 구비되어 상기 수정 발진기의 입력 및 출력 단자(XTAL_in, XTAL_out)에 연결되어 상기 수정 발진기로부터 입력 신호(XTAL_in)를 항상 도통시킨다.In addition, the transmission gate 30 is provided between the power supply voltage VDD and the source voltage VSS, and is connected to the input and output terminals XTAL_in and XTAL_out of the crystal oscillator to always receive the input signal XTAL_in from the crystal oscillator. Turn on.

따라서 상기 인버터 버퍼 회로(10)는 낮은 전압으로 동작되게 된다.Thus, the inverter buffer circuit 10 is operated at a low voltage.

그러므로 상기 인버터 버퍼 회로(10)는 상기 수정 발진기로부터 로우 로직 레벨의 입력 신호(XTAL_in)가 들어오면, 상기 제 1 PMOS 트랜지스터(12) 및 제 2 디프리션 NMOS 트랜지스터(14)가 도통되고, 상기 제 3 및 제 4 NMOS 트랜지스터(16, 18)는 차단되어 하이 로직 레벨의 신호를 출력한다.Therefore, when the inverter buffer circuit 10 receives a low logic level input signal XTAL_in from the crystal oscillator, the first PMOS transistor 12 and the second deflection NMOS transistor 14 are turned on. The third and fourth NMOS transistors 16 and 18 are cut off to output a high logic level signal.

그리고 상기 입력 신호(XTAL_in)가 하이 로직 레벨의 신호이면, 상기 제 1 PMOS 트랜지스터(12)는 차단되고 제 2 디프리션 트랜지스터(14)와 제 3 및 제 4 NMOS 트랜지스터(16, 18)는 도통되어 로우 로직 레벨의 신호를 출력한다.If the input signal XTAL_in is a signal having a high logic level, the first PMOS transistor 12 is cut off and the second deformation transistor 14 and the third and fourth NMOS transistors 16 and 18 are turned on. Outputs a low logic level signal.

상기 출력 신호(CLK)는 도 3에 도시된 바와 같이, 종래 기술의 수정 발진기에 의한 출력 파형은 높은 전압(VDD) 예컨대, 5 V의 전압으로 발진한다. 그러나 본 발명의 수정 발진 회로는 전원 전압(VDD)에서 상기 레귤레이터(20)에 의해 강하된 전압(Vreg_down)만큼의 낮은 전압(VDD-Vreg_down)에 의해서 발진이 이루어진다.As shown in FIG. 3, the output signal CLK oscillates with a high voltage VDD, for example, a voltage of 5V. However, in the crystal oscillation circuit of the present invention, the oscillation is performed by a voltage VDD-Vreg_down which is as low as the voltage Vreg_down dropped by the regulator 20 at the power supply voltage VDD.

도 5는 본 발명의 수정 발진 회로의 응용으로 상기 수정 발진 회로(10)를 포함하는 4 단 게이트의 발진 회로를 도시하고 있다.Fig. 5 shows an oscillation circuit of a four-stage gate including the crystal oscillation circuit 10 in the application of the crystal oscillation circuit of the present invention.

도면을 참조하면, 상기 응용된 발진 회로는 상기 수정 발진 회로(10)와 상기 수정 발진 회로(10)의 피드백 저항(Rf)을 제거하여 변형된 제 1 및 제 2 회로 및 전압 쉬프터(voltage shifter)(40)를 상호 직렬로 연결하여 구비한다.Referring to the drawings, the applied oscillator circuit is the first and second circuit and the voltage shifter modified by removing the feedback resistor (Rf) of the crystal oscillator circuit 10 and the crystal oscillator circuit 10. 40 are provided in series with each other.

상술한 바와 같이, 본 발명의 수정 발진 회로는 레귤레이터에 의하여 전압 강하된 낮은 전압을 통하여 인버터 버퍼 회로가 발진한다.As described above, in the crystal oscillation circuit of the present invention, the inverter buffer circuit oscillates through the low voltage dropped by the regulator.

상술한 바와 같이 본 발명은 레귤레이터를 이용하여 낮은 전압에서 발진하는 수정 발진 회로를 구비함으로서 출력 신호의 노이즈를 감소시키고, 수정 발진 회로의 전체 소모 전류를 줄일 수 있다.As described above, the present invention includes a crystal oscillation circuit that oscillates at a low voltage using a regulator, thereby reducing noise of the output signal and reducing the total current consumption of the crystal oscillation circuit.

Claims (4)

수정 발진기를 구비하는 발진 회로에 있어서:In an oscillating circuit having a crystal oscillator: 상기 수정 발진기의 입력 및 출력 단자에 연결되고, 제 1 전원 전압을 받아들여서 상기 수정 발진기의 발진을 유지하기에 충분한 이득을 갖는 인버터 버퍼 회로와;An inverter buffer circuit coupled to the input and output terminals of the crystal oscillator and having a gain sufficient to receive a first power supply voltage and maintain oscillation of the crystal oscillator; 상기 인버터 버퍼 회로의 출력 신호를 피드백하는 저항 및;A resistor for feeding back an output signal of the inverter buffer circuit; 상기 인버터 버퍼 회로와 상호 직렬로 연결되어, 상기 제 1 전원 전압으로부터 상기 인버터 버퍼 회로의 발진을 유지하기에 충분한 제 2 전원 전압을 출력하는 레벨쉬프터를 포함하되;A level shifter connected in series with said inverter buffer circuit and outputting a second power supply voltage sufficient to maintain oscillation of said inverter buffer circuit from said first power supply voltage; 상기 수정 발진기의 입력 신호를 받아들여서 상기 인버터 버퍼 회로는 상기 제 2 전원 전압에 의한 동작 범위를 갖는 출력 신호를 발생하는 것을 특징으로 하는 수정 발진 회로.Receiving the input signal of the crystal oscillator and the inverter buffer circuit generates an output signal having an operating range by the second power supply voltage. 제 1 항에 있어서,The method of claim 1, 상기 인버터 버퍼 회로는:The inverter buffer circuit is: 전원 전압과 소스 전압 사이에 구비되어 상기 수정 발진기의 입력 및 출력 단자에 연결되는 트랜스미션 게이트와;A transmission gate provided between a power supply voltage and a source voltage and connected to the input and output terminals of the crystal oscillator; 게이트 단자가 상기 입력 단자에 연결되고 드레인 단자가 상기 출력 단자에 연결되는 제 1 PMOS 트랜지스터와;A first PMOS transistor having a gate terminal connected to the input terminal and a drain terminal connected to the output terminal; 드레인 단자가 전원 전압 단자에 연결되고 게이트 단자가 상기 수정 발진기의 입력 단자에 연결되는 제 2 디플리션 NMOS 트랜지스터와;A second depletion NMOS transistor having a drain terminal connected to a power supply voltage terminal and a gate terminal connected to an input terminal of the crystal oscillator; 드레인 단자가 상기 제 1 PMOS 트랜지스터의 드레인 단자에 연결되고 게이트 단자가 상기 입력 단자에 연결되는 제 3 NMOS 트랜지스터 및;A third NMOS transistor having a drain terminal connected to the drain terminal of the first PMOS transistor and a gate terminal connected to the input terminal; 드레인 단자가 상기 제 3 NMOS 트랜지스터의 소스 단자에 연결되며, 게이트 단자가 상기 제 2 디플리션 NMOS 트랜지스터의 소스 단자에 연결되며, 소스 단자가 접지 단자에 연결되는 제 4 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 수정 발진 회로.And a fourth NMOS transistor having a drain terminal connected to a source terminal of the third NMOS transistor, a gate terminal connected to a source terminal of the second depletion NMOS transistor, and a source terminal connected to a ground terminal. Crystal oscillation circuit. 제 1 항에 있어서,The method of claim 1, 상기 인버터 버퍼 회로와 상기 레귤레이터는 하나의 집적 회로(one chip)로 구비되는 것을 특징으로 하는 수정 발진 회로.The inverter buffer circuit and the regulator is a crystal oscillation circuit, characterized in that provided as one integrated circuit (one chip). 제 1 항에 있어서,The method of claim 1, 상기 제 1 전원 전압은 상기 제 2 전원 전압보다 낮은 전압 레벨을 갖는 것을 특징으로 하는 수정 발진 회로.And the first power supply voltage has a lower voltage level than the second power supply voltage.
KR1019980032940A 1998-08-13 1998-08-13 Low power crystal oscillation circuit for noise reduction KR20000013844A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980032940A KR20000013844A (en) 1998-08-13 1998-08-13 Low power crystal oscillation circuit for noise reduction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980032940A KR20000013844A (en) 1998-08-13 1998-08-13 Low power crystal oscillation circuit for noise reduction

Publications (1)

Publication Number Publication Date
KR20000013844A true KR20000013844A (en) 2000-03-06

Family

ID=19547187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032940A KR20000013844A (en) 1998-08-13 1998-08-13 Low power crystal oscillation circuit for noise reduction

Country Status (1)

Country Link
KR (1) KR20000013844A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714125B1 (en) * 2005-03-18 2007-05-02 한국전자통신연구원 Circuit for preventing low voltage noise adapting abrupt MIT device and electrical and electronic system comprising the same the circuit
KR101132931B1 (en) * 2005-08-23 2012-04-06 인터디지탈 테크날러지 코포레이션 Method and apparatus for accessing an uplink random access channel in a single carrier frequency division multiple access system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714125B1 (en) * 2005-03-18 2007-05-02 한국전자통신연구원 Circuit for preventing low voltage noise adapting abrupt MIT device and electrical and electronic system comprising the same the circuit
KR101132931B1 (en) * 2005-08-23 2012-04-06 인터디지탈 테크날러지 코포레이션 Method and apparatus for accessing an uplink random access channel in a single carrier frequency division multiple access system
KR101298392B1 (en) * 2005-08-23 2013-08-20 인터디지탈 테크날러지 코포레이션 Method and apparatus for accessing an uplink random access channel in a single carrier frequency division multiple access system
KR101298450B1 (en) * 2005-08-23 2013-08-22 인터디지탈 테크날러지 코포레이션 Method and apparatus for accessing an uplink random access channel in a single carrier frequency division multiple access system
US9839046B2 (en) 2005-08-23 2017-12-05 Interdigital Technology Corporation Method and apparatus for accessing an uplink random access channel in a singular carrier frequency division multiple access system

Similar Documents

Publication Publication Date Title
KR100313725B1 (en) Oscillator circuit containing a noise prevention circuit
US5126695A (en) Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator
US5469116A (en) Clock generator circuit with low current frequency divider
EP0724331A1 (en) Semiconductor integrated circuit having low power consumption oscillator
US6774735B2 (en) Low power self-biasing oscillator circuit
TWI409613B (en) Electronic circuit for micro computer
US6271730B1 (en) Voltage-controlled oscillator including current control element
KR100214548B1 (en) Voltage controlled oscillator
EP0851323B1 (en) Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same
US8890632B2 (en) Oscillator circuit
US7369006B2 (en) Applied voltage control circuit for voltage controlled oscillation circuit
JP3937781B2 (en) Crystal oscillation circuit
US20010006357A1 (en) Oscillation/amplification circuit which is unsusceptible to noise and capable of supplying a stable clock
KR20000013844A (en) Low power crystal oscillation circuit for noise reduction
US7218162B2 (en) Semiconductor integrated circuit having output circuit
US5212460A (en) Crystal oscillation circuit with voltage regulating circuit
US20030025568A1 (en) Crystal oscillator
US6690245B2 (en) Oscillation control circuit
US5696469A (en) Clock oscillator
US4783620A (en) Constant voltage circuit having an operation-stop function
US6060955A (en) Voltage compensated oscillator and method therefor
GB2136651A (en) Improvements in or relating to oscillators
JP2626589B2 (en) Oscillation circuit
US7515009B2 (en) Oscillating apparatus with adjustable oscillating frequency
JP2005079648A (en) Oscillation circuit and semiconductor integrated circuit

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid