KR20000013121A - Cop analyzing method of bare wafer for fabricating semiconductor device - Google Patents

Cop analyzing method of bare wafer for fabricating semiconductor device Download PDF

Info

Publication number
KR20000013121A
KR20000013121A KR1019980031798A KR19980031798A KR20000013121A KR 20000013121 A KR20000013121 A KR 20000013121A KR 1019980031798 A KR1019980031798 A KR 1019980031798A KR 19980031798 A KR19980031798 A KR 19980031798A KR 20000013121 A KR20000013121 A KR 20000013121A
Authority
KR
South Korea
Prior art keywords
bare wafer
cop
coordinate
particles
measuring
Prior art date
Application number
KR1019980031798A
Other languages
Korean (ko)
Inventor
박정민
김기정
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980031798A priority Critical patent/KR20000013121A/en
Publication of KR20000013121A publication Critical patent/KR20000013121A/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE: A method for analyzing crystal originated particle(COP) of a bare wafer is provided to easily analyze distribution rate of the COPs by performing a first particle measuring process, a cleaning process, and a second particle measuring process. CONSTITUTION: The method comprises the steps of measuring the number of particles and COPs on the bare wafer, making a first coordinate thereof, and measuring sizes thereof; removing particles on the bare wafer; measuring the number of the COPs disposed on the bare wafer and new particles formed in a cleaning process, making a second coordinate thereof, and measuring sizes thereof; and attaining the number of a third coordinate where the first coordinate is identical to the second coordinate to get a percentage of the number of the third coordinate to the first coordinate.

Description

반도체장치 제조용 배어 웨이퍼의 씨오피 분석방법CIO analysis method of bare wafer for semiconductor device manufacturing

본 발명은 반도체장치 제조용 배어 웨이퍼의 씨오피 분석방법에 관한 것으로서, 보다 상세하게는 배어 웨이퍼(Bare wafer) 상에 존재하는 씨오피(COP ; Crystal Originated Particle)의 분포비율을 용이하게 분석할 수 있는 반도체장치 제조용 배어 웨이퍼의 씨오피 분석방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for analyzing a seed wafer of a bare wafer for manufacturing a semiconductor device, and more particularly, a distribution ratio of a crystal originated particle (COP) present on a bare wafer can be easily analyzed. The present invention relates to a CIO analysis method of a bare wafer for manufacturing a semiconductor device.

통상, 배어 웨이퍼를 제조하기 위하여는 먼저 규사 및 규석을 주원료로 사용하고, 코크스 및 나무 등을 보조원료로 사용하여 대용량 전기로 내부에서 다결정실리콘(Poly crystalline silicon)을 제조한다.In general, in order to manufacture a bare wafer, first, silica and silica are used as main materials, and coke and wood are used as auxiliary materials to manufacture polycrystalline silicon in a large electric furnace.

이어서, 쵸크랄스키(Czochralski)결정성장법 또는 플로트존(Float zone)결정성장법에서 단결정 잉곳(Ingot)을 제작한다. 상기 쵸크랄스키결정성장법에서는, 먼저 다결정실리콘을 약 1415 ℃ 정도의 도가니 속에서 녹인 후, 상기 도가니를 회전시키며 단결정의 실리콘 시편이 부착된 아암을 도가니 내부에 천천히 하강시켜 실리콘 시편이 용융실리콘 표면에 닿게 한다. 상기 실리콘 시편은 씨결정(Crystal seed)이라고 하며, 이후 단일의 큰 결정을 성장시키기 위한 종자(Seed)로서 기능한다. 다음으로, 상기 시편의 아랫부분이 용융실리콘 속에서 녹기 시작하면, 상기 아암을 천천히 상부로 이동시킴에 따라 상기 시편에 붙은 용융실리콘은 상승하면서 응고되어 시편과 동일한 결정구조를 가지는 단결정의 잉곳이 형성된다.Subsequently, a single crystal ingot is produced by a Czochralski crystal growth method or a float zone crystal growth method. In the Czochralski crystal growth method, first, polycrystalline silicon is melted in a crucible of about 1415 ° C., and then the crucible is rotated to slowly lower the arm to which the single crystal silicon specimen is attached to the inside of the crucible. To reach. The silicon specimen is called a crystal seed and then functions as a seed for growing a single large crystal. Next, when the lower portion of the specimen begins to melt in the molten silicon, the molten silicon attached to the specimen rises and solidifies as the arm slowly moves upward, thereby forming a single crystal ingot having the same crystal structure as the specimen. do.

마지막으로, 상기 잉곳을 절단한 후, 연마함으로서 배어 웨이퍼가 완성된다.Finally, after cutting the ingot, the soaked wafer is completed by grinding.

그런데, 상기 배어 웨이퍼 내부에는, 도가니 내부의 온도차이 등의 여러 가지 원인에 의해서 8면체 형상의 빈공간을 이루는 D-디펙트가 형성되며, 상기 배어 웨이퍼의 상부를 폴리싱하면서 상기 D-디펙트의 상부 일부가 절단 및 노출되어 상기 배어 웨이퍼 표면에 홈으로 존재하는 COP(Crystal Originated Particle)가 형성된다. 상기 COP는 완성된 반도체장치의 브레이크다운전압(Break down voltage)의 강하를 가져와 수율을 저하시키는 원인으로 작용한다.However, inside the bare wafer, a D-defect forming an octahedral void space is formed due to various reasons such as a temperature difference in the crucible, and while polishing an upper portion of the bare wafer, A portion of the top is cut and exposed to form a crystal originated particle (COP) present as a groove on the bare wafer surface. The COP acts as a cause of lowering the yield by bringing down the breakdown voltage of the completed semiconductor device.

따라서, 상기 배어 웨이퍼 상에 존재하는 COP의 분포비율을 원자현미경(Atomic Force Microscope)을 사용하여 분석한다. 상기 원자현미경은 분석대상물 상에 팁(Tip)을 위치시킨 후, 상기 팁을 일측방향으로 이동시키며 팁의 상하이동 변위에 따라 발생되는 전기적 신호를 이용하여 분석대상물을 스캐닝(Scanning)하도록 되어 있다.Therefore, the distribution ratio of the COP present on the bare wafer is analyzed using an atomic force microscope. The atomic force microscope is configured to position the tip on the analyte, move the tip in one direction, and scan the analyte using an electrical signal generated according to the displacement of the tip.

따라서, 상기 원자현미경을 이용하여 배어 웨이퍼 전면을 스캐닝하여 COP의 분포비율을 분석함으로서 로스타임(Loss time)이 발생되고, 작업이 번거로운 문제점이 있어 배어 웨이퍼 상에 존재하는 COP의 분포비율을 용이하게 분석할 수 있는 새로운 방법의 개발이 모색되고 있다.Therefore, by analyzing the distribution ratio of COP by scanning the entire surface of the bare wafer using the atomic force microscope, a loss time is generated, and the work is cumbersome, and thus the distribution ratio of the COP existing on the bare wafer is easy. New ways to analyze are being explored.

본 발명의 목적은, 반도체장치 제조용 배어 웨이퍼 상에 존재하는 COP의 분포비율을 용이하게 분석할 수 있는 반도체장치 제조용 배어 웨이퍼의 씨오피 분석방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for analyzing a CIO of a bare wafer for manufacturing a semiconductor device which can easily analyze the distribution ratio of COP present on the bare wafer for manufacturing a semiconductor device.

도1은 본 발명에 따른 반도체장치 제조용 배어 웨이퍼의 씨오피 분석방법의 일 실시예를 설명하기 위한 공정도이다.1 is a process chart for explaining an embodiment of a CIO analysis method of a bare wafer for manufacturing a semiconductor device according to the present invention.

도2는 본 발명에 따른 반도체장치 제조용 배어 웨이퍼의 씨오피 분석방법에 따라 배어 웨이퍼 상에 존재하는 COP의 분포를 매핑한 결과를 나타내는 도면이다.2 is a view showing a result of mapping the distribution of the COP present on the bare wafer in accordance with the CIO analysis method of the bare wafer for semiconductor device manufacturing according to the present invention.

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치 제조용 배어 웨이퍼의 씨오피 분석방법은, 배어 웨이퍼 상에 존재하는 파티클 및 COP의 개수를 측정하고, 상기 파티클 및 COP의 위치를 제 1 좌표화하고, 상기 파티클 및 COP의 크기를 측정하는 1차 파티클 측정단계; 상기 1차 파티클 측정단계가 수행된 상기 배어 웨이퍼 상에 존재하는 파티클을 제거하는 세정단계; 상기 세정단계가 수행된 상기 배어 웨이퍼 상에 존재하는 COP 및 상기 세정단계의 수행에 의해서 새로이 형성된 파티클의 개수를 측정하고, 상기 배어 웨이퍼 상에 존재하는 COP와 상기 세정단계의 수행에 의해서 새로이 형성된 파티클의 위치를 제 2 좌표화하고, 상기 COP 및 상기 세정단계의 수행에 의해서 새로이 형성된 파티클의 크기를 측정하는 2차 파티클 측정단계; 및 상기 제 1 좌표와 제 2 좌표를 서로 비교하여 상기 제 1 좌표와 제 2 좌표가 서로 일치하는 제 3 좌표의 개수를 구함으로서 상기 제 1 좌표의 개수에 대한 상기 제 3 좌표의 개수의 백분율을 구하는 분석단계를 구비하여 이루어지는 것을 특징으로 한다.According to the present invention, a method for analyzing a seed wafer of a bare wafer for manufacturing a semiconductor device according to the present invention includes: measuring a number of particles and a COP existing on a bare wafer, and first positioning a position of the particle and a COP, A primary particle measuring step of measuring the size of the particles and the COP; A cleaning step of removing particles present on the bare wafer on which the primary particle measuring step is performed; COP existing on the bare wafer on which the cleaning step was performed and the number of particles newly formed by performing the cleaning step, and COP existing on the bare wafer and particles newly formed by performing the cleaning step A secondary particle measurement step of measuring the position of the second coordinate and measuring the size of the newly formed particle by performing the COP and the cleaning step; And comparing the first coordinates and the second coordinates with each other to obtain the number of third coordinates in which the first coordinates and the second coordinates coincide with each other to determine a percentage of the number of the third coordinates with respect to the number of the first coordinates. It is characterized by comprising the analysis step to obtain.

상기 분석단계의 백분율은 동일크기의 파티클 및 COP의 개수에 대한 백분율일 수 있고, 상기 파티클 및 COP의 크기별로 상기 분석단계를 더 수행할 수 있다.The percentage of the analysis step may be a percentage of the number of particles and COP of the same size, the analysis step may be further performed for each particle and the size of the COP.

그리고, 상기 1 차 파티클 측정단계 및 상기 2차 파티클 측정단계는 파티클 카운터를 사용하여 진행될 수 있다.The primary particle measurement step and the secondary particle measurement step may be performed using a particle counter.

또한, 상기 분석단계 이후, 원자현미경을 사용하여 상기 배어 웨이퍼 상에 존재하는 COP의 분포를 매핑(Mapping)하는 단계가 더 수행될 수 있다.In addition, after the analyzing step, the step of mapping the distribution of the COP existing on the bare wafer using an atomic force microscope may be performed (Mapping).

이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도1은 본 발명에 따른 반도체장치의 배어 웨이퍼의 씨오피 분석방법의 일 실시예를 설명하기 위한 공정도이다.1 is a process diagram for explaining an embodiment of a CIO analysis method of a bare wafer of a semiconductor device according to the present invention.

도1을 참조하면, 본 발명에 따른 반도체장치의 배어 웨이퍼의 씨오피 분석방법에서는 먼저 배어 웨이퍼 상에 존재하는 파티클 및 COP의 개수를 측정한 후, 상기 측정결과에 따라 배어 웨이퍼 상에 존재하는 파티클 및 COP의 위치를 제 1 좌표화하고, 그 크기를 측정하는 1차 파티클 측정공정을 수행한다. 상기 1차 파티클 측정공정은 배어 웨이퍼 상에 레이저(Laser)를 주사하여 스캐터링(Scattering)되는 파를 디텍터(Detector)로 센싱하여 센싱된 파의 인텐시티(Intensity)를 분석함으로서 배어 웨이퍼 상에 존재하는 파티클 및 COP의 개수를 측정하는 파티클 카운터(Particle counter)를 사용하여 진행된다.Referring to FIG. 1, in a method of analyzing a bare wafer of a bare wafer of a semiconductor device according to an exemplary embodiment of the present invention, first, the number of particles and COPs existing on a bare wafer is measured, and the particles present on the bare wafer according to the measurement result. And performing a primary particle measuring process of firstly mapping the position of the COP and measuring the size thereof. The primary particle measurement process is to detect a scattered wave with a detector by scanning a laser on the bare wafer and to analyze the intensity of the sensed wave to analyze the intensity of the detected wave. It proceeds using a particle counter that measures the number of particles and COP.

다음으로, 상기 배어 웨이퍼를 수산화암모늄(NH4OH), 과산화수소(H2O2) 및 탈이온수(Deionized water)가 일정한 비율로 혼합된 세정액을 이용하여 세정함으로서 상기 배어 웨이퍼 상에 존재하는 파티클을 제거하는 세정공정을 수행한다. 상기 세정공정이 수행된 배어 웨이퍼 상에는 여러 가지 원인에 의해서 새로운 파티클이 더 형성될 수 있다.Next, the particles on the bare wafer are cleaned by cleaning the bare wafer using a cleaning solution in which ammonium hydroxide (NH 4 OH), hydrogen peroxide (H 2 O 2 ) and deionized water are mixed at a constant ratio. A cleaning process is performed to remove. New particles may be further formed on the bare wafer on which the cleaning process is performed by various causes.

이어서, 상기 세정공정이 수행된 배어 웨이퍼 상에 존재하는 COP 및 상기 세정공정의 수행에 의해서 형성된 새로운 파티클의 개수를 측정한 후, 상기 측정결과에 따라 배어 웨이퍼 상에 존재하는 COP 및 상기 세정공정의 수행에 의해서 새로이 형성된 파티클의 위치를 제 2 좌표화하고, 그 크기를 측정하는 2차 파티클 측정공정을 수행한다. 상기 2차 파티클 측정공정은 파티클 카운터를 사용하여 진행된다.Subsequently, after measuring the number of COP existing on the bare wafer on which the cleaning process was performed and the number of new particles formed by performing the cleaning process, the COP existing on the bare wafer and the cleaning process according to the measurement result were measured. By performing a second coordinate measurement of the position of the newly formed particles, and measuring the size of the particles are performed. The secondary particle measurement process is performed using a particle counter.

다음으로, 상기 1차 파티클 측정공정의 수행에 의해서 세정공정 이전의 배어 웨이퍼 상에 존재하는 파티클 및 COP의 제 1 좌표와 상기 2차 파티클 측정공정의 수행에 의해서 세정공정 이후의 배어 웨이퍼 상에 존재하는 COP 및 상기 세정공정의 수행에 의해서 새로이 형성된 파티클의 제 2 좌표를 서로 비교한다. 이에 따라, 상기 제 1 좌표 및 제 2 좌표가 서로 일치하는 제 3 좌표의 개수를 구함으로서 배어 웨이퍼 상에 존재하는 COP의 개수를 구한다. 그리고, 상기 제 1 좌표의 개수에 대한 제 3 좌표의 개수의 백분울을 구함으로서 배어 웨이퍼 상에 실제로 존재하는 COP의 분포비율을 분석한다. 상기 분석공정의 백분율은 동일크기의 파티클 및 COP의 개수에 대한 백분율일 수 있으며, 상기 파티클 및 COP의 크기별로 상기 백분율을 구하는 분석공정을 더 수행할 수 있다.Next, the first coordinates of particles and COP present on the bare wafer before the cleaning process by performing the primary particle measuring process and the bare wafer after the cleaning process by performing the secondary particle measuring process. COP and second coordinates of particles newly formed by performing the cleaning process are compared with each other. Accordingly, the number of COPs present on the bare wafer is obtained by obtaining the number of third coordinates in which the first coordinates and the second coordinates coincide with each other. The distribution ratio of the COP actually present on the bare wafer is analyzed by obtaining a backdrop of the number of the third coordinates with respect to the number of the first coordinates. The percentage of the analysis process may be a percentage of the number of particles and COP of the same size, and may further perform the analysis process to obtain the percentage for each particle and COP size.

마지막으로, 상기 원자현미경을 이용하여 상기 배어 웨이퍼 상에 존재하는 COP의 분포를 매핑하면 도2에 도시된 바와 같이 나타남으로서 배어 웨이퍼 상에 존재하는 COP의 분포를 용이하게 분석할 수 있다.Finally, mapping the distribution of COP present on the bare wafer using the atomic force microscope, as shown in FIG. 2, it is possible to easily analyze the distribution of COP present on the bare wafer.

따라서, 본 발명에 의하면 1차 파티클측정공정, 세정공정 및 2차 파티클측정공정을 수행함으로서 배어 웨이퍼 상에 존재하는 COP의 분포비율을 용이하게 분석할 수 있는 효과가 있다.Therefore, according to the present invention, by performing the primary particle measuring process, the cleaning process, and the secondary particle measuring process, there is an effect of easily analyzing the distribution ratio of the COP present on the bare wafer.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.

Claims (5)

배어 웨이퍼 상에 존재하는 파티클 및 COP의 개수를 측정하고, 상기 파티클 및 COP의 위치를 제 1 좌표화하고, 상기 파티클 및 COP의 크기를 측정하는 1차 파티클 측정단계;A primary particle measuring step of measuring the number of particles and COPs present on the bare wafer, first coordinates the positions of the particles and COPs, and measuring the size of the particles and COPs; 상기 1차 파티클 측정단계가 수행된 상기 배어 웨이퍼 상에 존재하는 파티클을 제거하는 세정단계;A cleaning step of removing particles present on the bare wafer on which the primary particle measuring step is performed; 상기 세정단계가 수행된 상기 배어 웨이퍼 상에 존재하는 COP 및 상기 세정단계의 수행에 의해서 새로이 형성된 파티클의 개수를 측정하고, 상기 배어 웨이퍼 상에 존재하는 COP와 상기 세정단계의 수행에 의해서 새로이 형성된 파티클의 위치를 제 2 좌표화하고, 상기 COP 및 상기 세정단계의 수행에 의해서 새로이 형성된 파티클의 크기를 측정하는 2차 파티클 측정단계; 및COP existing on the bare wafer on which the cleaning step was performed and the number of particles newly formed by performing the cleaning step, and COP existing on the bare wafer and particles newly formed by performing the cleaning step A secondary particle measurement step of measuring the position of the second coordinate and measuring the size of the newly formed particle by performing the COP and the cleaning step; And 상기 제 1 좌표와 제 2 좌표를 서로 비교하여 상기 제 1 좌표와 제 2 좌표가 서로 일치하는 제 3 좌표의 개수를 구함으로서 상기 제 1 좌표의 개수에 대한 상기 제 3 좌표의 개수의 백분율을 구하는 분석단계;Comparing the first coordinate and the second coordinate with each other to obtain the number of the third coordinate where the first coordinate and the second coordinate coincide with each other to obtain a percentage of the number of the third coordinate with respect to the number of the first coordinate Analysis step; 를 구비하여 이루어지는 것을 특징으로 하는 반도체장치 제조용 배어 웨이퍼의 씨오피 분석방법.CIO analysis method of a bare wafer for manufacturing a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 분석단계의 백분율은 동일크기의 파티클 및 COP의 개수에 대한 백분율인 것을 특징으로 하는 상기 반도체장치 제조용 배어 웨이퍼의 씨오피 분석방법.And the percentage of the analysis step is a percentage of the number of particles and COP of the same size. 제 2 항에 있어서,The method of claim 2, 상기 파티클 및 COP의 크기별로 상기 분석단계를 더 수행하는 것을 특징으로 하는 상기 반도체장치 제조용 배어 웨이퍼의 씨오피 분석방법.Seao wafer analysis method of the bare wafer for semiconductor device manufacturing, characterized in that for further performing the analysis step according to the size of the particles and COP. 제 1 항에 있어서,The method of claim 1, 상기 1 차 파티클 측정단계 및 상기 2차 파티클 측정단계는 파티클 카운터를 사용하여 진행되는 것을 특징으로 하는 상기 반도체장치 제조용 배어 웨이퍼의 씨오피 분석방법.Said primary particle measuring step and said secondary particle measuring step is carried out using a particle counter characterized in that the CIO analysis method of the bare wafer for manufacturing a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 분석단계 이후, 원자현미경을 사용하여 상기 배어 웨이퍼 상에 존재하는 COP의 분포를 매핑(Mapping)하는 단계가 더 수행되는 것을 특징으로 하는 상기 반도체장치 제조용 배어 웨이퍼의 씨오피 분석방법.After the analyzing step, the step of mapping the distribution of the COP existing on the bare wafer using an atomic microscope (SOP) analysis method of the bare wafer for manufacturing a semiconductor device, characterized in that further performed.
KR1019980031798A 1998-08-04 1998-08-04 Cop analyzing method of bare wafer for fabricating semiconductor device KR20000013121A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980031798A KR20000013121A (en) 1998-08-04 1998-08-04 Cop analyzing method of bare wafer for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980031798A KR20000013121A (en) 1998-08-04 1998-08-04 Cop analyzing method of bare wafer for fabricating semiconductor device

Publications (1)

Publication Number Publication Date
KR20000013121A true KR20000013121A (en) 2000-03-06

Family

ID=19546450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980031798A KR20000013121A (en) 1998-08-04 1998-08-04 Cop analyzing method of bare wafer for fabricating semiconductor device

Country Status (1)

Country Link
KR (1) KR20000013121A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384680B1 (en) * 2000-10-24 2003-05-22 주식회사 하이닉스반도체 A Method for detecting micro defects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384680B1 (en) * 2000-10-24 2003-05-22 주식회사 하이닉스반도체 A Method for detecting micro defects

Similar Documents

Publication Publication Date Title
KR100237829B1 (en) Defect analysing method for wafer
CN1932496B (en) Silicon wafer surface defect evaluation method
JP5268314B2 (en) Classification method of crystal defect region of single crystal silicon using metal contamination and heat treatment
US20060249479A1 (en) Method for inspection, proces for making analytic piece, method for analysis, analyzer, process for producing soi wafer, and soi wafer
KR20070112118A (en) Method of evaluating crystal defect of silicon single crystal wafer
KR20000013121A (en) Cop analyzing method of bare wafer for fabricating semiconductor device
KR100252214B1 (en) Analysing method of bare wafer
KR20140035071A (en) A method for making plan view tem sample using fib
KR20130005988A (en) Method for evaluating defect in wafer
KR100251644B1 (en) Defect analysing method of bare wafer
KR100279962B1 (en) Morphology Analysis Method for Bulk Defects of Semiconductor Wafers and Morphology Analysis Method for Surface Defects
KR20000027700A (en) Method for measuring crystal defect affecting electric characteristics of wafer
CN112284283A (en) Method for detecting defects of heavily doped p-type SiC wafer
KR100531954B1 (en) Crystal defect monitoring method after epitaxial deposition in semiconductor manufacturing
KR100384680B1 (en) A Method for detecting micro defects
KR20000037745A (en) Method for measuring a vacancy fault of a silicon wafer by using cu decoration technique
KR20000020759A (en) Method of test wafer for manufacturing semiconductor devices
KR100235457B1 (en) Apparatus for silicon wafer etching
KR100862312B1 (en) Method for measuring wafer defect in semiconductor device
KR0154768B1 (en) Making method of microsamples for microscope
KR100901925B1 (en) Evaluation method for gettering ability of wafer
KR100783440B1 (en) Method of testing defect of low interstitial oxygen concentration silicon wafer
CN108138317A (en) A kind of recognition methods of the defects of two-dimensional material and a kind of preparation method of the device based on two-dimensional material
KR19980046952A (en) Defect analysis method formed on semiconductor bare wafer
CN104593756B (en) A kind of plated film silica-base material and preparation method thereof and coating film treatment liquid

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination