KR20000012867A - Cell data sensing circuit of semiconductor memory device - Google Patents

Cell data sensing circuit of semiconductor memory device Download PDF

Info

Publication number
KR20000012867A
KR20000012867A KR1019980031412A KR19980031412A KR20000012867A KR 20000012867 A KR20000012867 A KR 20000012867A KR 1019980031412 A KR1019980031412 A KR 1019980031412A KR 19980031412 A KR19980031412 A KR 19980031412A KR 20000012867 A KR20000012867 A KR 20000012867A
Authority
KR
South Korea
Prior art keywords
memory cell
cell
voltage
data
cell data
Prior art date
Application number
KR1019980031412A
Other languages
Korean (ko)
Inventor
양규석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980031412A priority Critical patent/KR20000012867A/en
Publication of KR20000012867A publication Critical patent/KR20000012867A/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14Dummy cell management; Sense reference voltage generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • G11C16/28Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • Read Only Memory (AREA)

Abstract

PURPOSE: A cell data sensing circuit of semiconductor memory device is provided to stably make operation of circuit and improve confidence of a semiconductor memory device. CONSTITUTION: The circuit comprises a memory cell data detector for detect a sensing signal according to a data stored in a memory cell, a reference signal generator for generating two reference signal stored in two or more reference cells connected in serial, and a comparator for receiving the sensing signal from the memory cell data detector and the reference signal from the reference signal generator and comparing the sensing signal with the reference signal. The data stored in the memory cell is detected by the signal outputted from the comparator.

Description

반도체 메모리장치의 셀 데이터 감지회로Cell Data Sensing Circuit of Semiconductor Memory Device

본 발명은 반도체 메모리장치에 관한 것으로서, 특히 메모리 셀에 기록된 데이터 상태를 감지하기 위해서 이와 비교 대상의 기준 전압 발생회로를 구비한 반도체 메모리장치의 셀 데이터 감지회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to a cell data sensing circuit of a semiconductor memory device having a reference voltage generation circuit to be compared with it for sensing a data state written in a memory cell.

일반적으로 반도체 메모리장치, 예를 들어 플래쉬 메모리는 내부 알고리즘에 의해 데이터 기록을 위한 프로그램이 실행되는데, 여기서 프로그래밍은 셀의 문턱 전압의 변화와 관계없이 소정 시간동안 실행된다.In general, a semiconductor memory device, for example a flash memory, is executed by a program for data writing by an internal algorithm, where programming is performed for a predetermined time irrespective of a change in a threshold voltage of a cell.

데이터 기록 후에 플래쉬 메모리는 이를 검증(verification)하기 위한 검증 과정을 거치는데, 이때 기준 셀에 설정된 기준 전압 레벨과 현재 기록한 메모리 셀의 문턱 전압을 비교한다. 즉, 프로그래밍된 메모리 셀의 문턱 전압이 기준 셀의 문턱 전압 레벨까지 도달하였는지를 판단하여 셀의 기록과정을 정상(pass) 또는 불량(fail)으로 판정한다.After data writing, the flash memory performs a verification process for verifying this. The reference voltage level set in the reference cell is compared with the threshold voltage of the memory cell currently written. That is, it is determined whether the programmed threshold voltage of the memory cell has reached the threshold voltage level of the reference cell, and the writing process of the cell is determined to be pass or fail.

도 1은 종래 기술에 의한 스플리트 게이트형 플래쉬 메모리장치를 나타낸 회로도이다. 참고적으로 스플리트 게이트형 플래쉬 메모리장치는 메모리 셀을 선택하기 위한 선택 트랜지스터가 메모리 셀의 제어 게이트(b) 상부와 순차 적층된 부유 및 제어 게이트들(a,b)의 어느 한 측을 둘러싼 형태의 선택 게이트(c)로 변형되어 메모리 셀의 게이트 전극과 연결되는 스플리트 게이트 전극 구조를 가진다.1 is a circuit diagram illustrating a split gate type flash memory device according to the related art. For reference, a split gate type flash memory device has a shape in which a selection transistor for selecting a memory cell surrounds one side of floating and control gates (a, b) sequentially stacked on top of a control gate (b) of the memory cell. It has a split gate electrode structure that is deformed into the selection gate (c) and connected to the gate electrode of the memory cell.

이 회로는 전원 전압 단자에 연결된 제 1 부하(Rm) 및 이 부하(Rm)에 연결된 메모리 셀(12)에 기록된 데이터에 따른 해당 감지 전압(Vm)을 검출하여 출력하는 메모리 셀 데이터 검출부(10)와, 전원 전압 단자에 연결된 제 2 부하(Rref) 및 이 부하(Rref)에 연결된 기준 셀(22)에 설정되어 있는 기준 전압(Vref)을 발생하는 기준 전압 발생부(20)와, 상기 메모리 셀 데이터 검출부(10) 및 상기 기준 전압 발생부(20)로부터 각각 감지 전압 및 기준 전압(Vm,Vref)을 입력받아 이 두 입력을 비교하여 그 차를 출력하는 비교부(30)로 구성된다.The circuit detects and outputs a first load Rm connected to a power supply voltage terminal and a corresponding sensing voltage Vm according to data recorded in a memory cell 12 connected to the load Rm. ), A reference voltage generator 20 for generating a second load Rref connected to a power supply voltage terminal and a reference voltage Vref set in the reference cell 22 connected to the load Rref, and the memory. The cell data detector 10 and the reference voltage generator 20 receive sensing voltages and reference voltages Vm and Vref, respectively, and compare the two inputs and output the difference.

상기와 같이 구성된 반도체 메모리장치의 셀 데이터 감지회로는 메모리 셀 데이터 검출부(10)의 메모리 셀(12)과 기준 전압 발생부(20)의 기준 셀(22)이 일정한 문턱 전압으로 설정된다. 즉, 상기 기준 셀(22)의 문턱 전압은 자외선 또는 외부의 문턱 전압 조절로 어느 특정 전압 상태에 있도록 설정되어 있으며, 메모리 셀(12)의 문턱 전압은 그 셀이 프로그램되었는지 또는 소거되었는지에 따라 상호 다른 문턱 전압을 갖게 된다.In the cell data sensing circuit of the semiconductor memory device configured as described above, the memory cell 12 of the memory cell data detector 10 and the reference cell 22 of the reference voltage generator 20 are set to a constant threshold voltage. That is, the threshold voltage of the reference cell 22 is set to be in a specific voltage state by adjusting ultraviolet or external threshold voltage, and the threshold voltage of the memory cell 12 is mutually dependent on whether the cell is programmed or erased. Will have a different threshold voltage.

그러므로, 다수개의 메모리 셀 어레이중에서 선택된 메모리 셀의 데이터 감지시 특정한 바이어스 조건하에서 기준 전압 발생부(20)의 기준 셀(22)에는 항상 일정한 전류가 흐르게 되며 메모리 셀 데이터 검출부(10)의 메모리 셀(12)에는 그 셀의 현재 상태가 프로그램되었는지 또는 소거되었는지에 따라서 전류가 거의 흐르지 않거나 수십 ㎂가 흐르게 된다. 이에 비교부(30)는 반전 단자(-)에 메모리 셀 데이터 검출부(10)로부터 인가된 비교 대상의 메모리 셀(12)의 감지 전압(Vm)을 입력받고 비반전 단자(+)에 기준 전압 발생부(20)로부터 인가된 기준 셀(22)의 기준 전압(Vref)을 입력받아서 두 전압(Vm, Vref)을 비교한다. 기준 전압(Vref)에 대하여 메모리 셀의 감지 전압(Vm)이 높은지 또는 낮은지에 따른 출력 신호(Vout)를 보고 메모리 셀(12)이 프로그램되었는지 또는 소거되었는지를 판단하게 된다.Therefore, when sensing data of a selected memory cell among a plurality of memory cell arrays, a constant current always flows to the reference cell 22 of the reference voltage generator 20 under a specific bias condition, and the memory cell of the memory cell data detector 10 In Fig. 12, there is little current or several tens of mA depending on whether the cell's current state is programmed or erased. Accordingly, the comparator 30 receives the sensing voltage Vm of the memory cell 12 of the comparison target applied from the memory cell data detector 10 to the inverting terminal (-) and generates a reference voltage at the non-inverting terminal (+). The reference voltage Vref of the reference cell 22 applied from the unit 20 is input to compare the two voltages Vm and Vref. The output signal Vout according to whether the sensing voltage Vm of the memory cell is high or low with respect to the reference voltage Vref determines whether the memory cell 12 is programmed or erased.

그러나, 메모리 셀(12)과 기준 셀(22)은 공정상의 조건, 온도 등에 의해 동일한 특성을 갖기 않고 분포를 이루게 되기 때문에 어드레스 별로 메모리 셀(12)과 기준 셀(22)에 각각 설정된 문턱 전압이 달라지며, 특히 공정상의 변화에 의해 메모리 셀(12)에 흐르게 되는 전류량이 변화하는 경우, 상기 반도체 메모리장치의 셀 데이터 감지회로는 에러를 유발하게 된다.However, since the memory cells 12 and the reference cells 22 are distributed without having the same characteristics due to process conditions, temperature, etc., the threshold voltages set in the memory cells 12 and the reference cells 22 are changed for each address. In particular, when the amount of current flowing through the memory cell 12 changes due to a process change, the cell data sensing circuit of the semiconductor memory device causes an error.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제조 공정에 의해 변화된 메모리 셀의 데이터 감지시 해당 셀의 문턱 전압 변화에 맞추어 기준 셀의 문턱 전압을 조절할 수 있도록 기준 전압 발생회로에 직렬로 연결된 다수개의 기준 셀들을 구비하므로써, 안정된 회로 동작 및 디바이스의 신뢰성을 향상시킬 수 있는 반도체 메모리장치의 셀 데이터 감지회로를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to serialize a reference voltage generating circuit so that the threshold voltage of a reference cell can be adjusted according to a change in the threshold voltage of a corresponding cell when data of a memory cell changed by a manufacturing process is solved to solve the problems of the prior art. The present invention provides a cell data sensing circuit of a semiconductor memory device capable of improving stable circuit operation and device reliability by having a plurality of reference cells connected to each other.

도 1은 종래 기술에 의한 스플리트 게이트형 플래쉬 메모리장치의 셀 데이터 감지회로를 나타낸 회로도,1 is a circuit diagram illustrating a cell data sensing circuit of a split gate type flash memory device according to the prior art;

도 2는 본 발명에 따른 스플리트 게이트형 플래쉬 메모리장치의 셀 데이터 감지회로를 나타낸 회로도.2 is a circuit diagram illustrating a cell data sensing circuit of the split gate type flash memory device according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100: 메모리 셀 데이터 검출부 102: 메모리 셀100: memory cell data detector 102: memory cell

110: 기준 전압발생부 112: 제 1 기준 셀110: reference voltage generator 112: first reference cell

114: 제 2 기준 셀 120: 비교부114: second reference cell 120: comparison unit

상기 목적을 달성하기 위하여 본 발명은 메모리 셀의 기록된 데이터에 따른 감지 신호를 검출하는 메모리 셀 데이터 검출부와, 직렬로 연결된 두 개 이상의 기준 셀들에 설정된 기준 신호를 발생하는 기준 신호 발생부와, 상기 메모리 셀 데이터 검출부와 상기 기준 신호 발생부의 기준 신호를 입력받아서 이 두 신호를 비교하는 비교부를 구비하여 상기 비교부를 통해서 출력되는 신호에 의해 메모리 셀의 데이터를 감지하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a memory cell data detection unit for detecting a detection signal according to the recorded data of the memory cell, a reference signal generator for generating a reference signal set to two or more reference cells connected in series; The apparatus may include a comparison unit configured to receive a reference signal from a memory cell data detection unit and the reference signal generator and compare the two signals, and detect data of the memory cell by a signal output through the comparison unit.

본 발명에 의하면, 제조 공정에 의해 메모리 셀의 문턱 전압이 변화될 때 기준 신호 발생부의 제 1 기준 셀에 설정된 문턱 전압이 상기 메모리 셀의 변화량에 맞추어 조정될 수 있도록 제 2 기준 셀의 문턱 전압을 설정한다.According to the present invention, when the threshold voltage of the memory cell is changed by the manufacturing process, the threshold voltage of the second reference cell is set so that the threshold voltage set in the first reference cell of the reference signal generator can be adjusted to the change amount of the memory cell. do.

그러므로, 본 발명은 기준 전압을 설정하기 위한 기준 셀이 한 개일 때보다 두 개 이상으로 늘어난 기준 신호 발생부에 의해 메모리 셀의 데이터 감지시 안정된 회로 동작을 구현할 수 있다.Therefore, the present invention can implement a stable circuit operation when sensing the data of the memory cell by the reference signal generator that is increased by two or more than when one reference cell for setting the reference voltage.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 스플리트 게이트형 플래쉬 메모리장치의 셀 데이터 감지회로를 나타낸 회로도이다.2 is a circuit diagram illustrating a cell data sensing circuit of a split gate type flash memory device according to the present invention.

본 발명에 따른 스플리트 게이트형 플래뤼 메모리장치는 전원 전압 단자에 연결된 제 1 부하(Rm) 및 이 부하(Rm)에 연결된 메모리 셀(12)에 기록된 데이터에 따른 문턱 전압인 감지 전압(Vm)을 검출하여 출력하는 메모리 셀 데이터 검출부(100)와, 전원 전압 단자에 연결된 제 2 부하(Rref) 및 이 부하(Rref)에 직렬로 연결된 제 1 및 제 2 기준 셀들(112,114)에 설정되어 있는 기준 전압(Vref)을 발생하는 기준 전압 발생부(110)와, 상기 메모리 셀 데이터 검출부(100) 및 상기 기준 전압 발생부(110)로부터 각각 감지 전압 및 기준 전압(Vm,Vref)을 입력받아 이 두 입력을 비교하여 그 차를 출력하는 비교부(120)로 구성된다.The split gate type flue memory device according to the present invention has a sensing voltage Vm which is a threshold voltage according to data written in a first load Rm connected to a power supply voltage terminal and a memory cell 12 connected to the load Rm. ) Is set in the memory cell data detection unit 100 that detects and outputs the second cell, the second load Rref connected to the power supply voltage terminal, and the first and second reference cells 112 and 114 connected in series to the load Rref. The sensing voltage and the reference voltages Vm and Vref are received from the reference voltage generator 110 generating the reference voltage Vref, the memory cell data detector 100 and the reference voltage generator 110, respectively. Comparing unit 120 for comparing the two inputs and outputs the difference.

상기와 같이 구성된 본 발명에 따른 반도체 메모리장치의 셀 데이터 감지회로는 우선, 메모리 셀 데이터 검출부(100)의 메모리 셀(102)과 기준 전압 발생부(110)의 제 1 기준 셀(112)이 일정한 전압으로 설정되면 상기 비교부(120)를 통해서 이 설정된 전압이 동일한지 판단한다.In the cell data sensing circuit of the semiconductor memory device according to the present invention configured as described above, first, the memory cell 102 of the memory cell data detector 100 and the first reference cell 112 of the reference voltage generator 110 are constant. When the voltage is set to the voltage, the comparison unit 120 determines whether the set voltage is the same.

이때, 비교부(120)는 반전 단자(-)에 메모리 셀 데이터 검출부(100)로부터 인가된 비교 대상의 메모리 셀(102)의 감지 전압(Vm)을 입력받고 비반전 단자(+)에 기준 전압 발생부(110)로부터 인가된 제 1 기준 셀(112)에 설정된 기준 전압(Vref)을 입력받아서 두 전압(Vm, Vref)을 비교하여 두 전압이 동일하지 않을 경우에는 제조 공정시 메모리 셀(102)에 설정된 문턱 전압이 소정 전압으로 변화되었다고 판단한다.At this time, the comparator 120 receives the sensing voltage Vm of the memory cell 102 of the comparison target applied from the memory cell data detector 100 to the inverting terminal (-) and receives a reference voltage to the non-inverting terminal (+). When the reference voltage Vref set to the first reference cell 112 applied from the generator 110 is input and the two voltages Vm and Vref are compared and the two voltages are not the same, the memory cell 102 during the manufacturing process It is determined that the threshold voltage set at) is changed to a predetermined voltage.

이러한 메모리 셀(102)의 문턱 전압 변화에 따라 기준 전압 발생부(110)의 기준 전압도 달라져야 한다. 이에, 기준 전압 발생부(110)는 변화된 전압 차만큼 제 2 기준 셀(114)에 기준 문턱 전압을 설정하는데, 제 2 기준 셀(114)을 프로그램하면 기준 전압 발생부(110)의 전체 기준 전압(Vref)은 낮아지며 이를 소거하면 전체 기준 전압(Vref)은 높아진다.As the threshold voltage of the memory cell 102 changes, the reference voltage of the reference voltage generator 110 should also vary. Accordingly, the reference voltage generator 110 sets a reference threshold voltage in the second reference cell 114 by the changed voltage difference. When the second reference cell 114 is programmed, the entire reference voltage of the reference voltage generator 110 may be set. (Vref) is low, and erasing it increases the overall reference voltage (Vref).

이후, 데이터 감지 작동시 비교부(120)는 반전 단자(-)에 메모리 셀 데이터 검출부(100)로부터 인가된 비교 대상의 메모리 셀(102)의 감지 전압(Vm)을 입력받고 비반전 단자(+)에 기준 전압 발생부(110)로부터 인가된 제 1 및 제 2 기준 셀들(112,114)의 기준 전압(Vref)을 입력받아서 이 두 전압(Vm, Vref)을 비교한다. 기준 전압(Vref)에 대하여 메모리 셀의 감지 전압(Vm)이 높은지 또는 낮은지에 따른 출력 신호(Vout)를 보고 메모리 셀(102)이 프로그램되었는지 또는 소거되었는지를 판단하게 된다.Thereafter, during the data sensing operation, the comparator 120 receives the sensing voltage Vm of the memory cell 102 of the comparison target applied from the memory cell data detector 100 to the inverting terminal (−) and receives the non-inverting terminal (+). ) And receive the reference voltages Vref of the first and second reference cells 112 and 114 applied from the reference voltage generator 110 and compare the two voltages Vm and Vref. The output signal Vout according to whether the sensing voltage Vm of the memory cell is high or low with respect to the reference voltage Vref determines whether the memory cell 102 is programmed or erased.

상기한 바와 같이 본 발명은, 기준 신호 발생부의 기준 전압을 설정하기 위한 기준 셀이 두 개 이상으로 늘어났기 때문에 메모리 셀의 문턱 전압 변화량에 맞추어 기준 셀들의 기준 문턱 전압도 조절할 수 있다.As described above, since the reference cells for setting the reference voltages of the reference signal generator are increased to two or more, the reference threshold voltages of the reference cells may also be adjusted according to the amount of change in the threshold voltage of the memory cells.

그러므로, 본 발명은 반도체 메모리 안정된 회로 동작 및 디바이스의 신뢰성을 향상시킬 수 있는 효과가 있다.Therefore, the present invention has the effect of improving semiconductor memory stable circuit operation and device reliability.

Claims (1)

메모리 셀의 기록된 데이터에 따른 감지 신호를 검출하는 메모리 셀 데이터 검출부;A memory cell data detector for detecting a detection signal according to the recorded data of the memory cell; 직렬로 연결된 두 개 이상의 기준 셀들에 설정된 기준 신호를 발생하는 기준 신호 발생부; 및A reference signal generator for generating a reference signal set in at least two reference cells connected in series; And 상기 메모리 셀 데이터 검출부와 상기 기준 신호 발생부의 기준 신호를 입력받아서 이 두 신호를 비교하는 비교부를 구비하여 상기 비교부를 통해서 출력되는 신호에 의해 메모리 셀의 데이터를 감지하는 것을 특징으로 하는 반도체 메모리장치의 셀 데이터 감지회로.And a comparison unit configured to receive the reference signals of the memory cell data detection unit and the reference signal generator and compare the two signals, and detect data of the memory cell by a signal output through the comparison unit. Cell data sensing circuit.
KR1019980031412A 1998-08-01 1998-08-01 Cell data sensing circuit of semiconductor memory device KR20000012867A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980031412A KR20000012867A (en) 1998-08-01 1998-08-01 Cell data sensing circuit of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980031412A KR20000012867A (en) 1998-08-01 1998-08-01 Cell data sensing circuit of semiconductor memory device

Publications (1)

Publication Number Publication Date
KR20000012867A true KR20000012867A (en) 2000-03-06

Family

ID=19546177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980031412A KR20000012867A (en) 1998-08-01 1998-08-01 Cell data sensing circuit of semiconductor memory device

Country Status (1)

Country Link
KR (1) KR20000012867A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958901B1 (en) * 2002-02-28 2010-05-20 후지쯔 가부시끼가이샤 Nonvolatile semiconductor memory device programming second dynamic reference cell according to threshold value of first dynamic reference cell
US9093145B2 (en) 2012-12-27 2015-07-28 Samsung Electronics Co., Ltd. Non-volatile random access memory device and data read method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958901B1 (en) * 2002-02-28 2010-05-20 후지쯔 가부시끼가이샤 Nonvolatile semiconductor memory device programming second dynamic reference cell according to threshold value of first dynamic reference cell
US9093145B2 (en) 2012-12-27 2015-07-28 Samsung Electronics Co., Ltd. Non-volatile random access memory device and data read method thereof

Similar Documents

Publication Publication Date Title
US5784314A (en) Method for setting the threshold voltage of a reference memory cell
US7345905B2 (en) Memory device with time-shifting based emulation of reference cells
KR100291889B1 (en) Nonvolatile semiconductor memory device
US7352618B2 (en) Multi-level cell memory device and associated read method
CN111435295B (en) Random code generator with nonvolatile memory
US20060215463A1 (en) Memory device with a ramp-like voltage biasing structure and reduced number of reference cells
US9105357B2 (en) Semiconductor memory device and defective judging method thereof
JPH11328987A (en) Nonvolatile semiconductor memory device
US20200365224A1 (en) Semiconductor memory device
KR100656432B1 (en) Apparatus and method for controlling column selecting signal of semiconductor memory
US7075844B2 (en) Parallel sense amplifier with mirroring of the current to be measured into each reference branch
CN115588455A (en) Circuit and method for detecting word line leakage and process defects in NVM arrays
JP4723904B2 (en) Boosted voltage generation circuit and method thereof
KR100699824B1 (en) Boosting voltage generating circuit and method for improving program efficiency and reducing memory cell stress
KR20000012867A (en) Cell data sensing circuit of semiconductor memory device
US7881129B2 (en) High voltage regulator for non-volatile memory device
CN113948142B (en) Antifuse memory cell state detection circuit and memory
US7630239B2 (en) Semiconductor device
US9099190B2 (en) Non-volatile memory device with improved reading circuit
US20140215124A1 (en) System and method for adaptive bit rate programming of a memory device
US5408432A (en) Non-volatile semiconductor memory device
US20240120014A1 (en) Test circuit and semiconductor apparatus including the same
KR100689804B1 (en) high voltage generating circuit of a semiconductor memory device
US8085056B2 (en) Circuit for testing internal voltage of semiconductor memory apparatus
US11495312B2 (en) Memory circuit and memory programming method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination