KR20000010304A - 아이이이이 1394 제어 장치에서의 전력 관리회로 - Google Patents

Abstract

IEEE 1394 인터페이스 표준에 의해 연동된 네트웍에 있어서, 링크층 전력이 온되어 있는지 또는 오프되어 있는지를 링크층에서 물리층으로 알려주기 위한 전력 관리 회로를 제공한다. 제1 논리합 게이트는 전력 온 리셋 신호와 반전된 링크 전력 제어 신호를 받아들여 논리합 연산을 수행한다. 제2 논리합 게이트는 전력 온 리셋 신호 및 링크 전력 제어 신호를 받아들여 논리합 연산을 수행한다. 제1 논리곱 게이트는 제2 논리합 게이트의 출력 신호와 호스트 제어신호를 받아들여 논리곱 연산을 수행한다. 제1 플립플롭은 데이터 단자로 전원전압을 받아들이고, 클럭 단자로 링크 온 신호를 받아들이며, 셋 및 리셋 단자를 통해 제1 논리합 게이트 및 제1 논리곱 게이트의 출력신호들을 각각 받아들인다. 제2 플립플롭은 데이터 단자로 제1 플립플롭의 출력 신호를 받아들이고, 클럭 단자로 시스템 클럭을 받아들인다. 분주기는 제2 플립플롭의 출력 신호 및 시스템 클럭을 받아들이고, 제2 플립플롭의 출력 신호가 활성화되어 있을 때 시스템 클럭을 분주한다. 제2 논리곱 게이트는 제1 플립플롭 및 분주기의 출력 신호를 받아들여 논리곱 연산을 수행한다. 멀티플렉서는 선택제어신호에 응답하여 제1 플립플롭 및 제2 논리곱 게이트의 출력신호들 중 하나를 선택하며, 선택된 신호를 링크층 전력이 온되어 있는지 여부를 나타내는 링크층 전력 상태 신호로써 출력한다.

Description

아이이이이 1394 제어 장치에서의 전력 관리 회로

본 발명은 아이이이이 1394(IEEE 1394) 인터페이스에 관한 것으로서, 보다 상세하게는 IEEE 1394 인터페이스 제어 장치에 관한 것이다.

다수의 컴퓨터들 및 주변장치들간의 네트워킹을 위한 범용 인터페이스 규격으로써 IEEE 1394가 표준화되어 사용되고 있다. IEEE 1394에 의한 인터페이스에 있어서, 각 네트웍 구성요소는 IEEE 1394 케이블에 의해 연결된다. 상기 IEEE 1394 케이블은 내부에 전원공급 선들을 포함하여, 연결되어 있는 장치의 전원이 꺼지거나 고장난 상태에서도 인터페이스의 물리적 특성이 유지될 수 있게 되어 있다. 한편, 각 네트웍 구성요소는 내부에 인터페이스 제어용 집적회로 칩을 구비하여 이들 칩에 의해 송수신이 제어되도록 되어 있다.

그런데, IEEE 1394 표준에 있어서는 전력 관리와 관련된 내용이 명확히 규정되어 있지 않다. 이에 따라, 각 디바이스들의 전원 레벨이 상이한 경우에는, 어느 한 디바이스로부터 다른 디바이스로 케이블을 통해 전류가 흘러 디바이스가 손상될 가능성이 있게 된다.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로서, IEEE 1394 인터페이스 표준에 의해 연동된 네트웍에 있어서, 링크층 전력이 온되어 있는지 또는 오프되어 있는지를 링크층에서 물리층으로 알려줌으로써 각 디바이스가 안정되게 전력을 공급받도록 하여, 네트웍 상의 각 디바이스가 손상되지 않고 논리적으로 안정된 동작을 할 수 있도록 해주는 전력 관리 회로를 제공하는 것을 그 기술적 과제로 한다.

도 1은 본 발명에 의한 전력 관리 회로의 개략적 회로도이다.

상기 기술적 과제를 달성하기 위한 본 발명의 전력 관리 회로에 있어서, 제1 논리합 게이트는 일 단자로 전력 온 리셋 신호를 받아들이고, 다른 단자로 인버터를 통해 링크 전력 제어 신호를 받아들여 논리합 연산을 수행한다. 제2 논리합 게이트는 상기 전력 온 리셋 신호 및 상기 링크 전력 제어 신호를 받아들이고, 논리합 연산을 수행한다. 제1 논리곱 게이트는 제2 논리합 게이트의 출력 신호와 호스트 제어신호를 받아들이고, 논리곱 연산을 수행한다. 제1 플립플롭은 데이터 단자로 전원전압을 받아들이고, 클럭 단자로 링크 온 신호를 받아들이며, 셋 및 리셋 단자를 통해 상기 제1 논리합 게이트 및 상기 제1 논리곱 게이트의 출력신호들을 각각 받아들인다. 제2 플립플롭은 데이터 단자로 상기 제1 플립플롭의 출력 신호를 받아들이고, 클럭 단자로 시스템 클럭을 받아들인다. 분주기는 상기 제2 플립플롭의 출력 신호 및 상기 시스템 클럭를 받아들이고, 상기 제2 플립플롭의 출력 신호가 활성화되어 있을 때 상기 시스템 클럭을 분주하여 출력한다. 제2 논리곱 게이트는 상기 제1 플립플롭 및 상기 분주기의 출력 신호를 받아들이고 논리곱 연산을 수행한다. 멀티플렉서는 상기 제1 플립플롭 및 상기 제2 논리곱 게이트의 출력신호들과 선택제어신호를 받아들이고 상기 선택제어신호에 응답하여 상기 제1 플립플롭 및 상기 제2 논리곱 게이트의 출력신호들 중 하나를 선택하며, 선택된 신호를 링크층 전력이 온되어 있는지 여부를 나타내는 링크층 전력 상태 신호로써 출력한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도면은 본 발명에 의한 전력 관리 회로의 개략적 회로도이다. 전력 관리 회로는 두 개의 논리합 게이트(10, 14), 인버터(12), 논리곱 게이트(16), 두 개의 디(D) 플립플롭들(20, 30), 분주기(32), 논리곱 게이트(34) 및 멀티플렉서(40)를 포함한다.

논리합 게이트(10)는 일 단자로 전력 온 리셋 신호(POS)를 받아들이고, 다른 단자로 인버터(12)를 통해 링크 전력 제어 신호(LPC)를 받아들인다. 논리합 게이트(10)는 받아들여진 전력 온 리셋 신호(POS) 및 링크 전력 제어 신호(LPC)에 대해 논리합 연산을 수행한다. 상기 전력 온 리셋 신호(POS)는 디바이스가 전력 온 리셋 될 때 '0'으로 활성화되는 신호이다. 상기 링크 전력 제어 신호(LPC)는 초기 상태에서 링크 전력이 되어 있는지 또는 오프되어 있는지를 나타내는 신호이다. 즉, 초기 상태에서 링크 전력이 온되어 있는 경우에 링크 전력 제어 신호(LPC)는 '1'의 값을 가지고, 초기 상태에서 링크 전력이 오프되어 있는 경우에는 링크 전력 제어 신호(LPC)는 '0'의 값을 가진다.

논리합 게이트(14)는 전력 온 리셋 신호(POS) 및 링크 전력 제어 신호(LPC)를 받아들이고, 받아들여진 신호들(POS, LPC)에 대해 논리합 연산을 수행한다. 논리곱 게이트(16)는 논리합 게이트(14)의 출력 신호와 외부의 호스트(미도시됨)로부터 호스트 제어신호(HC)를 받아들이고, 논리곱 연산을 수행한다. 상기 호스트 제어신호(HC)는 호스트가 LPS 레지스터(미도시됨)의 31번째 비트에 특정 논리값을 라이트할 때 그 값이 입력된다. 예컨대, 호스트가 LPS 레지스터의 31번째 비트에 '0'을 라이트하면, 호스트 제어신호(HC)는 '0'의 값을 가진다.

플립플롭(20)은 데이터(D) 단자로 전원전압 레벨(VDD)을 받아들이고, 클럭(CLK) 단자로 링크 온 신호(LO)를 받아들인다. 플립플롭의 셋(S) 및 리셋(R) 단자들에는 논리합 게이트(10) 및 논리곱 게이트(16)의 출력신호들이 각각 입력된다. 상기 링크 온 신호(LO)는 물리층(Physical Layer)으로부터 입력되는 신호로서, 링크 전력이 오프 상태에서 온 상태로 변경될 때 '0'에서 '1'로 천이하게 된다.

플립플롭(30)은 데이터(D) 단자로 플립플롭(20)의 출력 신호를 받아들이고, 클럭(CLK) 단자로 시스템 클럭(SCLK)을 받아들인다. 시스템 클럭(SCLK)의 주파수는 시스템의 전송속도에 의해 결정되며, 본 실시예에 있어서는 50MHz의 값을 가진다. 분주기(32)는 플립플롭(30)의 출력 신호를 받아들이고, 이 신호가 활성화되어 있을 때 시스템 클럭(SCLK)을 32분주하여 출력한다.

논리곱 게이트(34)는 플립플롭(20) 및 분주기(32)의 출력 신호를 받아들이고 논리곱 연산을 수행한다. 멀티플렉서(40)는 플립플롭(20)의 출력 신호 및 논리곱 게이트(34)의 출력신호를 받아들이고 선택제어신호(SEL)에 응답하여 받아들여진 신호들 중 하나를 링크층 전력 상태 신호(LOUT)로써 출력한다. 상기 링크층 전력 상태 신호(LOUT)는 링크층 전력이 온되어 있는지 오프되어 있는지를 물리층으로 알려주는 신호이다.

이하, 상기 전력 관리 회로의 동작을 설명한다.

본 발명의 전력 관리 회로는 두 가지 동작 모드를 가진다. 동작 모드 중 하나는 직접 모드(Direct Mode)로써, 이때 멀티플렉서(40)에 입력되는 선택제어신호(SEL)는 '1'의 값을 가진다. 동작 모드 중 다른 하나는 개별 모드(Isolated Mode)로써, 이때 멀티플렉서(40)에 입력되는 선택제어신호(SEL)는 '0'의 값을 가진다.

먼저 직접 모드에서의 동작을 설명한다. 링크층 전력을 온시키기 위하여 링크 전력 제어 신호(LPC)를 '1'로 하고 전력을 온시키면, 플립플롭(20)의 셋(S) 단자에 '0'이 인가되어 플립플롭(20)이 활성화된다. 이때 플립플롭(20)은 '1'의 값을 출력한다. 선택제어신호(SEL)가 '1'의 값을 가지기 때문에, 멀티플렉서(40)는 플립플롭(20)의 출력 신호를 선택한다. 따라서, 멀티플렉서(40)는 링크층 전력 상태 신호(LOUT)로써 '1'의 값을 출력하여 링크층에서의 전력이 온되었다는 것을 알려주게 된다. 물리층에서는 링크층 전력 상태 신호(LOUT)에 응답하여 시스템 클럭(SCLK)을 공급하고, 이에 따라 링크층이 동작하게 된다.

호스트가 링크층의 전력을 오프시키고자 할 때에는 호스트 제어신호(HC)로 '0'의 값을 LPS 레지스터에 기입한다. 플립플롭(20)은 호스트 제어신호(HC)에 응답하여 리셋된다. 이때 플립플롭(20)은 '0'의 값을 출력한다. 따라서, 멀티플렉서(40)는 링크층 전력 상태 신호(LOUT)로써 '0'의 값을 출력하여 링크층에서의 전력이 오프되었다는 것을 알려주게 된다. 물리층에서는 링크층 전력 상태 신호(LOUT)에 응답하여 시스템 클럭(SCLK)의 공급을 중지하고, 이에 따라 링크층이 동작하지 않게 된다.

개별모드에 있어서는, 멀티플렉서(40)가 논리곱 게이트(34)의 출력 신호를 선택하여 출력한다. 따라서, 플립플롭(30)의 출력 신호가 활성화될 때 시스템 클럭(SCLK)을 32분주한 신호가 링크층 전력 상태 신호(LOUT)로써 출력된다. 이외에는 직접모드에서의 동작과 동일하다.

본 발명에 따르면, 네트웍 상의 각 디바이스가 안정되게 전력을 공급받게 되어 각 디바이스가 손상되지 않고 논리적으로 안정된 동작을 할 수 있게 된다.

Claims (1)

1. 인버터;

   일 단자로 전력 온 리셋 신호를 받아들이고, 다른 단자로 상기 인버터를 통해 링크 전력 제어 신호를 받아들이며, 논리합 연산을 수행하는 제1 논리합 게이트;

   상기 전력 온 리셋 신호 및 상기 링크 전력 제어 신호를 받아들이고, 논리합 연산을 수행하는 제2 논리합 게이트;

   상기 제2 논리합 게이트의 출력 신호와 호스트 제어신호를 받아들이고, 논리곱 연산을 수행하는 제1 논리곱 게이트;

   데이터 단자로 전원전압을 받아들이고, 클럭 단자로 링크 온 신호를 받아들이며, 셋 및 리셋 단자를 통해 상기 제1 논리합 게이트 및 상기 제1 논리곱 게이트의 출력신호들을 각각 받아들이는 제1 플립플롭;

   데이터 단자로 상기 제1 플립플롭의 출력 신호를 받아들이고, 클럭 단자로 시스템 클럭을 받아들이는 제2 플립플롭;

   상기 제2 플립플롭의 출력 신호 및 상기 시스템 클럭를 받아들이고, 상기 제2 플립플롭의 출력 신호가 활성화되어 있을 때 상기 시스템 클럭을 분주하여 출력하는 분주기;

   상기 제1 플립플롭 및 상기 분주기의 출력 신호를 받아들이고 논리곱 연산을 수행하는 제2 논리곱 게이트;

   상기 제1 플립플롭 및 상기 제2 논리곱 게이트의 출력신호들과 선택제어신호를 받아들이고 상기 선택제어신호에 응답하여 상기 제1 플립플롭 및 상기 제2 논리곱 게이트의 출력신호들 중 하나를 선택하며, 선택된 신호를 링크층 전력이 온되어 있는지 여부를 나타내는 링크층 전력 상태 신호로써 출력하는 멀티플렉서;를 포함하는 아이이이이 1394 제어 장치에서의 전력 관리 회로.