KR20000009176U - Monitor grid voltage stabilization circuit - Google Patents
Monitor grid voltage stabilization circuit Download PDFInfo
- Publication number
- KR20000009176U KR20000009176U KR2019980021083U KR19980021083U KR20000009176U KR 20000009176 U KR20000009176 U KR 20000009176U KR 2019980021083 U KR2019980021083 U KR 2019980021083U KR 19980021083 U KR19980021083 U KR 19980021083U KR 20000009176 U KR20000009176 U KR 20000009176U
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- transistor
- control grid
- circuit
- resistor
- Prior art date
Links
Landscapes
- Dc-Dc Converters (AREA)
- Details Of Television Scanning (AREA)
Abstract
본 고안은 모니터의 제어그리드전압 안정화 회로에 관한 것으로, 본 고안의 회로는 콜렉터단이 고압회로(10)로부터 -DC전압을 입력받고 에미터단이 수상관의 제어그리드(G1)에 연결되고 베이스단이 제1저항(R11)을 통해 콜렉터단과 연결되어, 상기 제1저항(R11)에 의해 턴온되는 PNP형 제1트랜지스터(Q11)와 ; 콜렉단이 상기 제1트랜지스터(Q11)의 베이스단과 연결되고 에미터단이 제너다이오드(ZD11)를 통해 접지되고 베이스단이 제2,3저항(R12,13)을 통해 상기 제1트랜지스터(Q11)와 제어그리드(G1) 사이에 병렬 연결되어, 상기 제2,3저항(R12,R13)에 의해 턴온되는 PNP형 제2트랜지스터(Q12) ; 및 한쪽단이 상기 제1트랜지스터(Q11)와 제어그리드(G1) 사이에 병렬 연결되고 다른 한쪽단이 상기 제2트랜지스터(Q12)와 제너다이오드(ZD11) 사이에 병렬 연결되어, 상기 제1,2트랜지스터(Q11,Q12)가 턴온되면 상기 고압회로(10)로부터 출력된 -DC전압을 상기 제너다이오드(ZD11)에 의해 일정전압으로 클램프하여 제어그리드(G1)에 공급하기 위한 제4저항(R14)으로 구성되어 있어, 수상관에 흐르는 빔커런트의 양이 변화하더라도 제어그리드(G1) 전압을 항상 일정하게 유지시키므로써, 제어그리드(G1) 전압이 화면 밝기에 미치는 영향을 최소화한다는 데 그 효과가 있다.The present invention relates to the control grid voltage stabilization circuit of the monitor, the circuit of the present invention is the collector stage receives the -DC voltage from the high voltage circuit 10, the emitter stage is connected to the control grid (G1) of the water pipe and the base stage A PNP type first transistor Q11 connected to the collector terminal through the first resistor R11 and turned on by the first resistor R11; The collector terminal is connected to the base terminal of the first transistor Q11, the emitter terminal is grounded through the zener diode ZD11, and the base terminal is connected to the first transistor Q11 through the second and third resistors R12 and 13. A PNP type second transistor Q12 connected in parallel between control grids G1 and turned on by the second and third resistors R12 and R13; And one end connected in parallel between the first transistor Q11 and the control grid G1 and the other end connected in parallel between the second transistor Q12 and the zener diode ZD11. When the transistors Q11 and Q12 are turned on, the fourth resistor R14 for clamping the -DC voltage output from the high voltage circuit 10 to the constant voltage by the zener diode ZD11 and supplying it to the control grid G1. Since the control grid (G1) voltage is always kept constant even if the amount of beam current flowing through the water pipe changes, the effect of the control grid (G1) voltage on the screen brightness is minimized. .
Description
본 고안은 모니터의 제어그리드 전압 안정화 회로에 관한 것으로, 특히 수상관에 흐르는 빔커런트의 양이 변화하더라도 제어그리드전압을 항상 일정하게 유지시키도록 되어진 모니터의 제어그리드전압 안정회로에 관한 것이다.The present invention relates to a control grid voltage stabilization circuit of a monitor, and more particularly, to a control grid voltage stabilization circuit of a monitor that is designed to maintain a constant control grid voltage at all times even when the amount of beam current flowing through the receiving pipe is changed.
도 1을 참조하여 일반적인 모니터의 고압 회로와 그 주변 회로를 살펴보면 다음과 같다.Referring to Figure 1 looks at the high-voltage circuit and the peripheral circuit of the general monitor as follows.
고압회로(2)는 스위칭전원회로(SMPS)를 통해 공급된 전원전압을 DC/DC 컨버터(3)를 통해 B+ 전압으로 안정화시킨 후, 고압회로(2)의 플라이백트랜스포머(FBT)를 통해 승압시킨다.The high voltage circuit 2 stabilizes the power supply voltage supplied through the switching power supply circuit SMPS to the voltage B + through the DC / DC converter 3 and then boosts the voltage through the flyback transformer FBT of the high voltage circuit 2. Let's do it.
이에 따라 모니터에 전원이 공급되어 수평편향회로가 동작을 개시하면, 상기 고압회로(2)는 수상관에서 필요하는 고압을 발생하여 제어그리드, 포커스그리드, 스크린그리드 등에 공급한다.Accordingly, when power is supplied to the monitor and the horizontal deflection circuit starts operation, the high voltage circuit 2 generates a high pressure required in the water pipe and supplies it to the control grid, the focus grid, the screen grid, and the like.
이때 상기 고압회로(2)의 플라이백트랜스포머(FBT)로부터 출력된 약 -120
상기 제어그리드(G1)는 스테인레스 재질의 원통형이 일반적인데, 캐소드를 둘러싸고 있는 중앙에는 0.6㎜ 정도의 작은 구멍을 뚫어서 가늘은 전자빔을 만들고 캐소드에서 발생되는 전자량을 제어하는 데 유리하도록 되어 있다.The control grid (G1) is generally made of stainless steel cylindrical, the hole surrounding the cathode is drilled by a small hole of about 0.6mm to make a thin electron beam and to control the amount of electrons generated in the cathode.
이때 제어그리드(G1)에 네가티브(-) 전압을 크게 공급할수록 상기 캐소드의 전자 방출을 억제하는 힘이 크기 때문에 형광막에 충돌하는 전자량이 감소되어 화면이 어두워진다.At this time, the larger the negative (-) voltage is supplied to the control grid (G1), the greater the power for suppressing the electron emission of the cathode, so the amount of electrons colliding with the fluorescent film is reduced and the screen becomes dark.
한편, 상기 DC/DC 컨버터(3)는 스위칭전원회로(SMPS)로부터 출력되는 전원 전압을 이용하여, 수평주파수에 따라 입력된 전원전압의 크기를 변화시켜(이러한 전압을 B+ 전압이라 한다), 고압회로(2)나 수평 편향 회로에 공급하는 역할을 수행한다.Meanwhile, the DC / DC converter 3 changes the magnitude of the input power voltage according to the horizontal frequency by using the power supply voltage output from the switching power supply circuit SMPS (these voltages are referred to as B + voltages). It serves to supply the circuit 2 or the horizontal deflection circuit.
이때, 상기 플라이백트랜스포머(FBT)가 수상관(CRT)의 부하와 연결되어 있기 때문에, 상기 DC/DC 컨버터(3)는 빔커런트(Beam Current)의 많고 적음에 따라(화면의 밝기 변화에 따라) B+ 전압을 조절하도록 되어 있다. 즉, 상기 플라이백트랜스포머(FBT)의 2 차측으로부터 출력되는 전압을 감지하여 적절히 신호 처리한 후 상기 PWM 제어부(1)에 피드백 전압(
예컨대, 상기 빔커런트가 많아져 애노드 전압(고압)이 하강하면 피드백 전압(
그러나 상기한 바와 같이 종래의 모니터는 수상관에 흐르는 빔커런트가 변화함에 따라 B+ 전압의 크기가 변화하여 플라이백트랜스포머(FBT)의 2차측 출력전압의 크기가 변화하기 때문에, 빔커런트 변화에 따라 제어그리드(G1) 전압도 민감하게 변화하게 된다는 문제점이 있었다.However, as described above, the conventional monitor is controlled according to the beam current change because the magnitude of the B + voltage changes as the beam current flowing through the water pipe changes and the magnitude of the secondary output voltage of the flyback transformer (FBT) changes. There was a problem that the grid G1 voltage was also sensitively changed.
따라서, 본 고안은 상기와 같은 종래 기술의 문제점을 해결하기 위해 안출된 것으로서, 수상관에 흐르는 빔커런트의 양이 변화하더라도 제어그리드(G1) 전압을 항상 일정하게 유지시키도록 하는 모니터의 제어그리드전압 안정회로를 제공하는 데 그 목적이 있다.Accordingly, the present invention has been made to solve the problems of the prior art as described above, the control grid voltage of the monitor to always maintain a constant control grid (G1) voltage even if the amount of beam current flowing through the water pipe is changed. The purpose is to provide a stable circuit.
상기와 같은 목적을 달성하기 위한 본 고안에 따른 모니터의 제어그리드전압 안정화 회로는,The control grid voltage stabilization circuit of the monitor according to the present invention for achieving the above object,
플라이백트랜스포머로부터 출력된 AC전압을 다이오드 및 커패시터를 통해 네가티브 정류하여 수상관의 제어그리드에 공급하는 고압회로에 있어서,In the high-voltage circuit for negative rectifying the AC voltage output from the flyback transformer through a diode and a capacitor to supply to the control grid of the water pipe,
콜렉터단이 상기 고압회로로부터 -DC전압을 입력받고 에미터단이 상기 제어그리드에 연결되고 베이스단이 제 1 저항을 통해 콜렉터단과 연결되어, 상기 제 1 저항에 의해 턴온되는 PNP형 제 1 트랜지스터와 ;A PNP type first transistor in which a collector terminal receives a -DC voltage from the high voltage circuit, an emitter terminal is connected to the control grid, and a base terminal is connected to the collector terminal through a first resistor, and turned on by the first resistor;
콜렉단이 상기 제 1 트랜지스터의 베이스단과 연결되고 에미터단이 제너다이오드를 통해 접지되고 베이스단이 제 2,3 저항을 통해 상기 제 1 트랜지스터와 제어그리드 사이에 병렬 연결되어, 상기 제 2,3 저항에 의해 턴온되는 PNP형 제 2 트랜지스터 ; 및The collector terminal is connected to the base terminal of the first transistor, the emitter terminal is grounded through a zener diode, and the base terminal is connected in parallel between the first transistor and the control grid through the second and third resistors. A PNP type second transistor turned on by the second transistor; And
한쪽단이 상기 제 1 트랜지스터와 제어그리드 사이에 병렬 연결되고 다른 한쪽단이 상기 제 2 트랜지스터와 제너다이오드 사이에 병렬 연결되어, 상기 제 1,2 트랜지스터가 턴온되면 상기 고압회로로부터 출력된 -DC전압을 상기 제너다이오드에 의해 일정전압으로 클램프하여 제어그리드에 공급하기 위한 제 4 저항으로 구성되어 있는 것을 특징으로 한다.One end is connected in parallel between the first transistor and the control grid and the other end is connected in parallel between the second transistor and the zener diode, and when the first and second transistors are turned on, the -DC voltage output from the high voltage circuit is turned on. And a fourth resistor for clamping the zener diode at a constant voltage to supply it to the control grid.
도 1 은 일반적인 모니터의 고압회로와 그 주변 회로를 도시한 회로도,1 is a circuit diagram showing a high voltage circuit and a peripheral circuit of a general monitor;
도 2 는 본 고안에 따른 모니터의 제어그리드전압 안정화 회로를 도시한 회로도이다.2 is a circuit diagram showing a control grid voltage stabilization circuit of the monitor according to the present invention.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 고압회로 20 : 전압 보상부10: high voltage circuit 20: voltage compensation unit
Q 11,12 : 제 1,2 트랜지스터 ZD11 : 제너다이오드Q 11,12: first and second transistor ZD11: zener diode
R 11,12,13,14 : 제 1,2,3,4 저항R 11,12,13,14: 1,2,3,4 resistors
이하, 첨부된 도면을 참조하여 본 고안의 일 실시예를 상세하게 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2 는 본 고안에 따른 모니터의 제어그리드전압 안정화 회로를 도시한 회로도이다.2 is a circuit diagram showing a control grid voltage stabilization circuit of the monitor according to the present invention.
도 2에 도시된 바와 같이 본 고안의 회로는, 플라이백트랜스포머(FBT)로부터 출력된 AC전압을 다이오드(D1) 및 커패시터(C1)에 의해 네가티브(-) 정류하는 고압회로(10)와 ; 상기 고압회로(10)로부터 입력된 -DC전압에 상기 -DC전압의 변화량만큼 보정전압을 가감하여 수상관의 제어그리드(G1)에 공급하는 제어그리드전압 공급부(20)로 구성되어 있다.As shown in FIG. 2, the circuit of the present invention includes a high voltage circuit 10 which rectifies an AC voltage output from a flyback transformer FBT by a diode D1 and a capacitor C1; The control grid voltage supply unit 20 supplies the control grid voltage G1 to the control grid G1 of the water pipe by subtracting the correction voltage by the amount of change of the -DC voltage from the -DC voltage input from the high voltage circuit 10.
상기 제어그리드전압 공급부(20)는, 콜렉터단이 상기 고압회로(10)로부터 -DC전압을 입력받고 에미터단이 상기 제어그리드(G1)에 연결되고 베이스단이 제 1 저항(R11)을 통해 콜렉터단과 연결되어, 상기 제 1 저항(R11)에 의해 턴온되는 PNP형 제 1 트랜지스터(Q11)와 ; 콜렉단이 상기 제 1 트랜지스터(Q11)의 베이스단과 연결되고 에미터단이 제너다이오드(ZD11)를 통해 접지되고 베이스단이 제 2,3 저항(R12,13)을 통해 상기 제 1 트랜지스터(Q11)와 제어그리드(G1) 사이에 병렬 연결되어, 상기 제 2,3 저항(R12,R13)에 의해 턴온되는 PNP형 제 2 트랜지스터(Q12) ; 및 한쪽단이 상기 제 1 트랜지스터(Q11)와 제어그리드(G1) 사이에 병렬 연결되고 다른 한쪽단이 상기 제 2 트랜지스터(Q12)와 제너다이오드(ZD11) 사이에 병렬 연결되어, 상기 제 1,2 트랜지스터(Q11,Q12)가 턴온되면 상기 고압회로(10)로부터 출력된 -DC전압을 상기 제너다이오드(ZD11)에 의해 일정전압으로 클램프하여 제어그리드(G1)에 공급하기 위한 제 4 저항(R14)으로 구성되어 있다.In the control grid voltage supply unit 20, the collector terminal receives the -DC voltage from the high voltage circuit 10, the emitter terminal is connected to the control grid (G1) and the base terminal through the first resistor (R11). A PNP type first transistor Q11 connected to a stage and turned on by the first resistor R11; The collector terminal is connected to the base terminal of the first transistor Q11, the emitter terminal is grounded through the zener diode ZD11, and the base terminal is connected to the first transistor Q11 through the second and third resistors R12 and 13. A PNP type second transistor Q12 connected in parallel between control grids G1 and turned on by the second and third resistors R12 and R13; And one end connected in parallel between the first transistor Q11 and the control grid G1, and the other end connected in parallel between the second transistor Q12 and the zener diode ZD11. When the transistors Q11 and Q12 are turned on, the fourth resistor R14 for clamping the -DC voltage output from the high voltage circuit 10 to the constant voltage by the zener diode ZD11 and supplying it to the control grid G1. It consists of.
이어서 상기와 같이 구성된 본 고안에 따른 회로의 동작 및 효과를 자세히 살펴보면 다음과 같다.Next, the operation and effects of the circuit according to the present invention configured as described above will be described in detail.
1. 초기 동작시1. Initial operation
플라이백트랜스포머(FBT)가 동작하여 (A)포인트 전압이 0V에서 서서히 네가티브(-) 전압으로 떨어지면, 제 1 트랜지스터(Q11)의 베이스 전압이 (A)포인트 전압과 같이 변하게 되고, 제어그리드(G1) 전압은 제 1 트랜지스터(Q11)가 턴온될 때까지 0V를 유지하게 된다.When the flyback transformer FBT operates and the (A) point voltage gradually drops from 0 V to the negative (-) voltage, the base voltage of the first transistor Q11 changes with the (A) point voltage, and the control grid G1 The voltage is maintained at 0 V until the first transistor Q11 is turned on.
(A)포인트 전압이 제 1 트랜지스터(Q11)를 턴온시킬 정도의 네가티브(-) 전압에 도달하면, 제어그리드(G1) 전압은 제 1 저항(R11), 제 2 저항(R12), 제 3 저항(R13), 제 1 트랜지스터(Q11)의 에미터전압과 베이스전압의 차에 의해서 형성된 전압을 가지게 된다.(A) When the point voltage reaches a negative (-) voltage enough to turn on the first transistor Q11, the control grid G1 voltage is the first resistor R11, the second resistor R12, and the third resistor. (R13) and have a voltage formed by the difference between the emitter voltage and the base voltage of the first transistor Q11.
이때 제어그리드(G1) 전압이 네가티브로 떨어짐에 따라 제 4 저항(R14)은 제너다이오드(ZD11)가 일정한 전압을 유지할 수 있도록 제 2 트랜지스터(Q12)의 에미터전류의 패스를 형성한다.At this time, as the voltage of the control grid G1 falls negatively, the fourth resistor R14 forms a path of the emitter current of the second transistor Q12 so that the zener diode ZD11 can maintain a constant voltage.
2. -DC전압이 감소할 경우2. -DC voltage decreases
고압회로(10)로부터 출력되는 -DC전압이 감소할 경우 즉 (A)포인트 전압이 낮아질 경우, 제 1 트랜지스터(Q11)의 베이스전압 즉 (C)포인트 전압이 낮아져, 상기 제 1 트랜지스터(Q11)의 에미터단에서 콜렉터단으로 흐르는 전류가 증가함에 따라, 제 1 트랜지스터(Q11)의 에미터전압 즉 (D)포인트 전압이 낮아지게 되므로, 제 2 트랜지스터(Q12)의 베이스전압 즉 (B)포인트 전압이 낮아진다.When the -DC voltage output from the high voltage circuit 10 decreases, that is, when the (A) point voltage is lowered, the base voltage of the first transistor Q11, that is, the (C) point voltage is lowered, so that the first transistor Q11 is reduced. As the current flowing from the emitter stage to the collector stage increases, the emitter voltage of the first transistor Q11, that is, the (D) point voltage, decreases, and thus the base voltage of the second transistor Q12, that is, the (B) point voltage. Is lowered.
이때 상기 제 2 트랜지스터(Q2)의 에미터전압과 베이스전압의 차가 커져, 상기 제 2 트랜지스터(Q12)의 에미터단에서 베이스단으로 흐르는 전류가 증가함에 따라, 제 1 트랜지스터(Q11)의 베이스전압 즉 (C)포인트 전압이 증가하게 되므로, 제 1 트랜지스터(Q11)의 에미터전압 즉 (D)포인트 전압이 증가한다.At this time, the difference between the emitter voltage and the base voltage of the second transistor Q2 increases, and as the current flowing from the emitter end of the second transistor Q12 to the base end increases, the base voltage of the first transistor Q11, i.e. Since the (C) point voltage increases, the emitter voltage of the first transistor Q11, that is, the (D) point voltage increases.
이에 따라 상기 고압회로(10)로부터 출력되는 -DC전압이 감소하면 제어그리드전압 공급부(10)를 통해 감소량만큼 보정한 후 수상관의 제어그리드(G1)에 공급한다.Accordingly, when the -DC voltage output from the high voltage circuit 10 decreases, the control grid voltage supply unit 10 corrects the amount of the reduction through the control grid voltage supply unit 10 and supplies the correction amount to the control grid G1 of the water pipe.
2. -DC전압이 증가할 경우2. -DC voltage increases
고압회로(10)로부터 출력되는 -DC전압이 증가할 경우 즉 (A)포인트 전압이 높아질 경우, 제 1 트랜지스터(Q11)의 베이스전압 즉 (C)포인트 전압이 높아져, 상기 제 1 트랜지스터(Q11)의 에미터단에서 콜렉터단으로 흐르는 전류가 감소함에 따라, 제 1 트랜지스터(Q11)의 에미터전압 즉 (D)포인트 전압이 높아지게 되므로, 제 2 트랜지스터(Q12)의 베이스전압 즉 (B)포인트 전압이 높아진다.When the -DC voltage output from the high voltage circuit 10 increases, that is, when the (A) point voltage increases, the base voltage of the first transistor Q11, that is, the (C) point voltage increases, and thus the first transistor Q11 As the current flowing from the emitter stage to the collector stage decreases, the emitter voltage of the first transistor Q11, that is, the (D) point voltage increases, so that the base voltage of the second transistor Q12, that is, the (B) point voltage, increases. Increases.
이때 상기 제 2 트랜지스터(Q12)의 에미터전압과 베이스전압의 차가 작아져, 상기 제 2 트랜지스터(Q12)의 에미터단에서 베이스단으로 흐르는 전류가 감소함에 따라, 제 1 트랜지스터(Q11)의 베이스전압 즉 (C)포인트 전압이 감소하게 되므로, 제 1 트랜지스터(Q11)의 에미터전압 즉 (D)포인트 전압이 감소한다.At this time, the difference between the emitter voltage and the base voltage of the second transistor Q12 decreases, and as the current flowing from the emitter end of the second transistor Q12 to the base end decreases, the base voltage of the first transistor Q11 is decreased. That is, since the (C) point voltage is decreased, the emitter voltage of the first transistor Q11, that is, the (D) point voltage is reduced.
이에 따라 상기 고압회로(10)로부터 출력되는 -DC전압이 증가하면 제어그리드전압 공급부(10)를 통해 증가량만큼 보정한 후 수상관의 제어그리드(G1)에 공급한다.Accordingly, when the -DC voltage output from the high voltage circuit 10 is increased, the amount is corrected by the increase amount through the control grid voltage supply unit 10 and then supplied to the control grid G1 of the water pipe.
이상에서 살펴본 바와 같이 본 고안에 따른 회로는, 수상관에 흐르는 빔커런트의 양이 변화하더라도 제어그리드(G1) 전압을 항상 일정하게 유지시키므로써, 제어그리드(G1) 전압이 화면 밝기에 미치는 영향을 최소화한다는 데 그 효과가 있다.As described above, the circuit according to the present invention maintains the control grid voltage G1 constantly even when the amount of beam current flowing through the water pipe changes, thereby controlling the effect of the control grid voltage on the screen brightness. Minimize the effect.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980021083U KR20000009176U (en) | 1998-10-31 | 1998-10-31 | Monitor grid voltage stabilization circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980021083U KR20000009176U (en) | 1998-10-31 | 1998-10-31 | Monitor grid voltage stabilization circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000009176U true KR20000009176U (en) | 2000-05-25 |
Family
ID=69522444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019980021083U KR20000009176U (en) | 1998-10-31 | 1998-10-31 | Monitor grid voltage stabilization circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000009176U (en) |
-
1998
- 1998-10-31 KR KR2019980021083U patent/KR20000009176U/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100669952B1 (en) | High-voltage power supply for video display apparatus | |
KR20000009176U (en) | Monitor grid voltage stabilization circuit | |
KR20000015613A (en) | Circuit for stabilizing the control grid voltage of a monitor | |
KR20000007299U (en) | Monitor grid voltage stabilization circuit | |
KR19990005563A (en) | Size compensation circuit of multi-mode monitor | |
KR100195755B1 (en) | Apparatus for controlling brightness of crt | |
KR100226701B1 (en) | Circuit for compensating horizontal/vertical size in monitor | |
KR200174698Y1 (en) | Beam current stabilizing apparatus of cathode-ray tube for television set | |
KR100281382B1 (en) | Monitor high voltage generation circuit | |
KR19990028815U (en) | High-pressure stabilization device of television | |
KR20000001589A (en) | Stabilization apparatus of back raster brightness and method therof | |
KR100598125B1 (en) | A circuit for stabilizing a high-voltage in a video display system | |
KR19990007143U (en) | Image signal level control device of high pressure variable compensation method | |
KR19990027231U (en) | Monitor B + Voltage Generation Circuit | |
KR19990003615U (en) | Vertical Size Compensation Circuit of Monitor | |
US6856104B2 (en) | High voltage supply for a picture tube | |
KR100303209B1 (en) | Automatic Degaussing Circuit of Television | |
KR100349591B1 (en) | Power supply for apparatus of deflection | |
KR19990003614U (en) | Horizontal Size Compensation Circuit of Monitor | |
KR940005876B1 (en) | Colar convergence antomatic compensating circuit | |
KR19990005594A (en) | B + voltage automatic adjustment device and method in monitor | |
KR19980027239U (en) | High Voltage Stabilization Circuit of Monitor | |
KR19980030300A (en) | Screen size fluctuation prevention circuit by monitor brightness change | |
KR20010036676A (en) | Monitor System having Each Horizontal Deflection Voltage and High Voltage Regulation Circuit using Pulse Width Modulation | |
KR20000011148U (en) | Monitor's Control Grid Voltage Mute Circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |