KR20000007903A - 필터 계수 갱신 방법 및 회로 - Google Patents

필터 계수 갱신 방법 및 회로 Download PDF

Info

Publication number
KR20000007903A
KR20000007903A KR1019980027479A KR19980027479A KR20000007903A KR 20000007903 A KR20000007903 A KR 20000007903A KR 1019980027479 A KR1019980027479 A KR 1019980027479A KR 19980027479 A KR19980027479 A KR 19980027479A KR 20000007903 A KR20000007903 A KR 20000007903A
Authority
KR
South Korea
Prior art keywords
value
error value
output
bit
bits
Prior art date
Application number
KR1019980027479A
Other languages
English (en)
Other versions
KR100277948B1 (ko
Inventor
구영모
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980027479A priority Critical patent/KR100277948B1/ko
Publication of KR20000007903A publication Critical patent/KR20000007903A/ko
Application granted granted Critical
Publication of KR100277948B1 publication Critical patent/KR100277948B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0294—Variable filters; Programmable filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

디지털 통신 기기 및 디지털 TV 등에 사용되는 필터의 계수 갱신방법 및 회로에 관한 것으로서, 특히 적응적 등화기, 디지털 필터등에 적용되는 필터 계수 갱신시 필터탭 값과 오류값을 곱하는 곱셈기를 없애고 대신에 간단한 시프트 연산기를 사용하여 입력되는 오류값 e(k)의 절대값이 2P와 2p+1사이의 값이라면 (여기서, 는 오류값 e(k)의 부호임.)로 변환한 후 상기 오류값 e(k)의 부호가 양수를 나타내면 입력되는 필터탭값을 P비트 좌로 시프트하고, 음수를 나타내면 입력되는 필터탭값을 절대값이 같고 부호가 반대인 값으로 변환한 후 변환된 값을 P비트 좌로 시프트함으로써, 회로의 복잡도를 크게 감소시킬 수 있으며, 수렴 속도를 빠르게 하고 수렴 후 잡음의 크기를 작게 하는 효과가 있다.

Description

필터 계수 갱신 방법 및 회로
본 발명은 디지털 통신 기기 및 디지털 TV 등에 사용되는 적응 등화기 필터의 계수 갱신방법 및 회로에 관한 것이다.
일반적으로 필터가 사용되는 등화기는 디지털 통신을 할 때 건물이나 산 등의 지형 지물에 의한 신호의 반사파로 왜곡된 채널을 수신기에서 보상하기 위한 장치이다. 이때, 채널 왜곡이 시간에 관계없이 고정된 경우에는 고정된 등화기를 사용할 수 있지만 채널 왜곡이 시간에 따라 변하는 경우에는 등화기의 필터 계수도 그에 따라 변하여야 하는데 이러한 등화기를 적응 등화기(adaptive equalizer)라고 한다.
도 1은 일반적인 적응 등화기의 구성 블록도로서, 입력 데이터 x(k)를 한 심볼씩 지연시키는 N개의 탭 지연기(11-1∼11-N), 상기 입력 데이터 x(k) 및 상기 탭 지연기(11-1∼11-N)의 각 출력과 오류값 e(k)을 이용하여 계수 갱신을 수행하는 N+1개의 계수 갱신부(12-0∼12-N), 상기 각 계수 갱신부(12-0∼12-N)의 출력을 모두 더하는 가산기(13), 상기 가산기(13)의 출력을 이용하여 오류값 e(k)를 추정하는 판별기(14), 및 상기 판별기(14)로부터 출력되는 오류값 e(k)에 스텝 사이즈를 곱하는 곱셈기(15)로 구성된다. 여기서, 상기 N개의 탭 지연기(11-1∼11-N), N+1개의 계수 갱신부(12-0∼12-N), 및 가산기(13)가 필터에 해당된다.
그리고, 상기 계수 갱신부(12-0∼12-N)의 각 구성은 동일하며, 그 중 첫 번째 계수 갱신부(12-0)를 예로 들면, 입력 데이터 x(k)와 오류값 e(k)을 곱하는 곱셈기(01), 상기 곱셈기(01)의 출력을 이전 값에 더하여 저장 및 갱신된 필터 계수 c0(k)로 출력하는 누산기(02), 및 상기 누산기(02)의 출력과 입력 데이터 x(k)를 곱하는 곱셈기(03)로 구성된다.
이와 같이 구성된 도 1에서 x(k)는 필터의 입력값이고, x(k-i)은 탭 지연기를 통해 i 심볼 지연된 값이다. 또한, 필터의 i번째 계수값은 ci(k)로서, 누산기에 저장된 값이다.
따라서, 필터의 출력 즉, 가산기(13)의 출력 (k)는 다음의 수학식 1과 같이 표현할 수 있다.
그리고, 최소 평균 제곱 오차(Least Mean Square ; LMS) 알고리즘을 이용한 필터 계수의 갱신식은 다음의 수학식 2와 같이 표현할 수 있다.
ci(k+1) = ci(k) + μe(k)x(k-i)
상기 수학식 2에서 ci(k+1)은 업 데이트된 필터 계수이다. 또한, μ는 스텝 사이즈로서, 설계자가 실험을 통해 가장 적절한 값을 찾아 계산식에 적용시켜주는 고정(default)된 값이며, 2의 승수를 선택하여 시프트 연산을 한다. 즉, 상기 스텝 사이즈 μ는 최적의 계수값으로 수렴하는 정도를 알 수 있는데, 스텝 사이즈 μ가 작은 값이면 수렴 속도는 늦어지지만 최종 계수값은 더 정확해지고, 큰 값이면 최적의 값으로 빨리 수렴하지만 최종 에러 예컨대, 지터가 커진다. 또한, 상기 스텝 사이즈 μ가 너무 큰 값이면 등화기의 탭들은 전혀 수렴하지 않게 된다.
그리고, 상기 수학식 2에서 e(k)는 오류값으로 송신측에서 훈련열 d(k)을 전송할 경우에는 다음의 수학식 3과 같이 계산된다.
즉, 훈련열 d(k)이란 수신 시스템에서 어떤 기능을 자동으로 조정할 수 있도록 송신측에서 보내주는 기준 신호로서, 미리 알고 있는 값이다.
한편, 훈련열이 없는 경우에는 판별기(14)의 출력 (k)을 훈련열로 이용하여 오류값 e(k)을 다음의 수학식 4와 같이 계산한다.
이때, 상기 수학식 2에 상기 수학식 3 또는 수학식 4에서 계산된 오류값 e(k)를 대입하여 필터의 계수를 갱신하기 위해서는 오류값 e(k)과 필터의 입력값을 곱하는 곱셈기가 각 계수 갱신부(12-0∼12-N)에서 필요하다. 첫 번째 계수 갱신부(12-0)를 예로 들면, 상기 곱셈기(01)가 해당된다. 그러나, 상기 곱셈기는 크기가 크고 복잡하므로 필터 계수의 개수가 많으면 적응 등화기 회로에서 차지하는 비중이 커질 뿐 아니라 필터 회로도 복잡해진다.
따라서, 상기 수학식 2에서 곱셈을 제거하는 방법으로 다음의 수학식 5와 같이 오류값 e(k)의 부호만을 이용하는 방법이 있다.
여기서, 는 오류값 e(k)의 부호이다.
그러나, 상기 수학식 5의 경우는 곱셈기가 필요없어 회로가 간단해지나 부호만을 사용하므로 매 클럭마다 오류값 e(k)이 바뀔 때 부호는 그대로 유지된 채 데이타만 변하는 경우가 발생하면 이를 모두 적용할 수 없게되어 필터 계수의 수렴 속도가 늦어지고 수렴 후 잡음의 크기가 커지는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 곱셈기 대신에 시프트 연산기를 사용함으로써, 회로 크기를 줄이고 수렴 속도를 빠르게 하면서 수렴 후 잡음의 크기를 줄이는 필터 계수 갱신 방법 및 회로를 제공함에 있다.
도 1은 일반적인 적응 등화기의 구성 블록도
도 2는 본 발명에 따른 필터 계수 갱신 방법을 나타낸 흐름도
도 3은 본 발명에 따른 필터 계수 갱신 회로의 구성 블록도
도 4는 도 3의 시프트 연산기의 상세 블록도
도면의 주요부분에 대한 부호의 설명
11-1,11-2∼11-N : 탭 지연기 12-0,12-1∼12-N : 계수 갱신부
01,03,15 : 곱셈기 02 : 누산기
13 : 가산기 14 : 판별기
31 : 탭 데이터 변환부 32 : 오류값 변환부
33 : 멀티플렉서 34 : 시프트 연산기
상기와 같은 목적을 달성하기 위한 본 발명에 따른 필터 계수 갱신 방법은, 입력되는 오류값을 2의 승수 중에서 그 절대값이 오류값의 절대값보다 작거나 같은 수중에서 가장 큰 수로 변환하는 제 1 단계와, 상기 제 1 단계의 오류값의 부호가 양수를 나타내면 입력되는 필터탭 값을 상기 제 1 단계에서 출력되는 지수값만큼 좌로 시프트하는 제 2 단계와, 상기 제 1 단계의 오류값의 부호가 음수를 나타내면 입력되는 필터탭값을 절대값이 같고 부호가 반대인 값으로 변환하는 제 3 단계와, 상기 제 3 단계에서 변환된 값을 상기 제 1 단계에서 출력되는 지수값만큼 좌로 시프트하는 제 4 단계와, 상기 제 2 단계 또는 상기 제 4 단계의 시프트 결과를 이전 값에 더한 후 입력되는 필터탭 값과 곱하여 갱신된 필터 계수로 출력하는 제 5 단계를 포함하여 이루어짐을 특징으로 한다.
본 발명에 따른 필터 계수 갱신 회로는 입력되는 필터탭 값을 절대값이 같고 부호가 반대인 값으로 변환하는 탭 데이터 변환부와, 입력되는 오류값을 2의 승수 중에서 그 절대값이 오류값의 절대값보다 작거나 같은 수중에서 가장 큰 수로 변환하는 오류값 변환부와, 상기 오류값 변환부를 통해 출력되는 오류값의 부호가 양수이면 입력되는 필터탭값을 선택 출력하고, 음수이면 상기 탭 데이타 변환부의 출력 값을 선택 출력하는 선택부와, 상기 오류값 변환부의 지수값만큼 상기 선택부의 출력을 좌로 시프트시키는 시프트 연산기를 포함하여 구성됨을 특징으로 한다.
상기 탭 데이터 변환부는 입력되는 필터탭 값이 M비트의 2의 보수이면 필터탭 값의 각 비트를 반전한 후 그 값에 같은 비트의 1을 더하여 절대값이 같고 부호가 반대인 값으로 변환함을 특징으로 한다.
상기 탭 데이터 변환부는 상기 필터탭 값이 -2M-1이면 필터탭 값의 각 비트를 반전하여 절대값이 같고 부호가 반대인 값으로 변환함을 특징으로 한다.
상기 시프트 연산기는 상기 오류값이 N비트의 2의 보수이고, 상위 N번째 비트가 0(양수)이면 상기 오류값 변환부에서 출력되는 값의 N-1번째 비트부터 1인지를 검사하여 1이면 상기 선택부의 출력을 N-2비트 좌로 시프트시키고, 0이면 그 다음 N-2번째 비트를 검사하여 1이면 N-3비트 좌로 시프트시키고, 0이면 그 다음 N-3번째 비트를 검사하는 동작을 마지막 비트까지 반복함을 특징으로 한다.
상기 시프트 연산기는 상기 오류값이 N비트의 2의 보수이고, 상위 N번째 비트가 1(음수)이면 상기 오류값 변환부에서 출력되는 값을 절대값이 같은 양수로 변환한 후 변환된 값의 N-1번째 비트부터 1인지를 검사하여 1이면 상기 선택부의 출력을 N-2비트 좌로 시프트시키고, 0이면 그 다음 N-2번째 비트를 검사하여 1이면 N-3비트 좌로 시프트시키고, 0이면 그 다음 N-3번째 비트를 검사하는 동작을 마지막 비트까지 반복함을 특징으로 한다.
상기 시프트 연산기는 시프터를 더 구비하여 상기 오류값 변환부의 출력이 -2N-1이면 상기 선택부의 출력을 N-1번 좌로 시프트 시킴을 특징으로 한다.
상기 시프트 연산기는 상기 오류값 변환부의 출력이 -2N-1이면 상기 선택부의 출력을 N-2번 좌로 시프트 시킴을 특징으로 한다.
상기 시프트 연산기는 0 또는 상기 선택부의 출력을 제어 신호에 의해 선택 출력하는 M+N-2비트 개의 멀티플렉서로 구성되어, 상기 선택부의 출력을 좌로 p비트 시프트하는 경우, 상기 제어 신호에 의해 전체 M+N-2비트 중에서 하위 p-1비트는 0으로 채우고 상위 N-p-1비트는 상기 선택부의 출력의 부호 비트로 채움을 특징으로 한다.
이러한 필터 계수 갱신 방법 및 회로에 의해 곱셈기를 제거함으로써, 회로의 크기를 줄일 수 있고 더불어 수렴 속도를 빠르게 하면서 수렴 후 잡음의 크기를 줄일 수 있다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.
본 발명은 복잡한 곱셈기 대신 시프트 연산기를 사용하기 위해 상기 수학식 2를 다음의 수학식 6과 같이 다시 쓸수 있다.
상기 수학식 6에서 함수 f[e(k)]는 2의 승수중에서 그 절대값이 오류값 e(k)의 절대값보다 작거나 같은 수중에서 가장 큰 수이다. 즉, 오류값 e(k)의 절대값이 2P와 2p+1사이의 값이라면 는 가 된다. 여기서, sgn[e(k)]는 오류값 e(k)의 부호이다.
예를 들면 다음의 수학식 7과 같다.
f(5) = 22,
f(6) = 22,
f(7) = 22,
f(8) = 23,
f(-9) = -23
과 같다.
이때, 2의 승수와의 곱은 시프트 연산이므로 상기 수학식 6을 적용하면 곱셈기 대신에 시프트 연산기만으로 회로를 구성할 수 있다.
또한, 상기 수학식 6에서 오류값 e(k)를 스텝 사이즈 μ만큼 시프트한 후 함수 로 변환하거나 아니면, 오류값 e(k)를 먼저 함수 로 변환한 후에 스텝 사이즈 μ만큼 함수 를 시프트해주어도 된다.
한편, 시프트 연산은 다음과 같이 할 수 있다.
먼저 수학식 6에서 오류값 e(k)와 필터탭값 x(k-i)가 각각 2의 보수라고 가정하고 예를 들어 설명한다.
e(k) = 5이면 상기 수학식 7에서와 같이 f(5) = 22이므로 x(k-i)의 값을 좌로 2비트 시프트하면 된다.
한편, e(k) = -9이면 상기 수학식 7에서와 같이 f(-9) = -23이므로, 이때에는 x(k-i)의 값을 바로 시프트하지 않는다. 즉, 오류값 e(k)이 (-) 부호이므로, -23을 곱하는 대신에 x(k-i)를 절대값이 같고 부호가 반대인 값 x'(k-i)으로 변환한 다음에 그 값을 3비트 좌로 시프트한다.
이를 일반화하면 도 2의 흐름도와 같다.
즉, 오류값 e(k)와 필터탭 값 x(k-i)가 각각 N비트와 M비트의 2의 보수이고, 오류값 e(k)의 절대값이 2P와 2p+1사이의 값이라면 단계 201에서 판별기(14)를 통해 입력되는 오류값 e(k)은 다음의 수학식 8과 같이 함수 로 변환된다(단계 202).
여기서, 는 오류값 e(k)의 부호이다.
그리고, 함수 부호 즉, sgn[e(k)]가 0보다 크면(sgn[e(k)] > 0)(단계 203), 오류값 e(k)가 양수이므로 x(k-i)를 p비트 좌로 시프트하고(단계 205), sgn[e(k)] < 0이면 음수이므로 x(k-i)를 절대값이 같고 부호가 반대인 값 x'(k-i)으로 변환한다(단계 206). 그리고나서, 변환된 x'(k-i) 값을 p비트 좌로 시프트한다(단계 207). 상기 단계 205 또는 단계 207에서 출력되는 값은 누산기로 입력된다(단계 208).
도 3은 상기 동작을 하드웨어로 구현한 것으로서, 필터탭 값 x(k-i)를 절대값이 같고 부호가 반대인 값 x'(k-i)으로 변환하는 탭 데이터 변환부(31), 입력되는 오류값 e(k)을 2의 승수중에서 그 절대값이 오류값 e(k)의 절대값보다 작거나 같은 수 중에서 가장 큰 수로 변환하는 오류값 변환부(32), 상기 오류값 변환부(32)를 통해 출력되는 함수 f[e(k)]의 부호값 sgn[e(k)]이 양수이면 입력되는 필터탭값 x(k-i)을 선택 출력하고, 음수이면 상기 탭 데이터 변환부(31)의 출력 값 x'(k-i)을 선택 출력하는 멀티플렉서(33), 및 상기 오류값 변환부(32)의 지수값만큼 상기 멀티플렉서(33)의 출력을 좌로 시프트시키는 시프트 연산기(34)로 구성된다. 여기서, 미언급된 02, 03은 도 1에서 언급한 누산기와 곱셈기로 종래와 동일한 구조이다.
이와같이 구성된 본 발명에서 오류값 e(k)를 N비트의 2의 보수라고 하면, 오류값 변환부(32)는 상기 오류값 e(k)를 2의 승수 중에서 그 절대값이 오류값 e(k)의 절대값보다 작거나 같은 수 중에서 가장 큰 수로 변환하여 시프트 연산기(34)로 출력한다. 이의 구체적인 예를 상기 수학식 7에서 보이고 있다.
이때, 상위 N번째 비트는 부호 비트이다. 따라서, 상기 시프트 연산기(34)는 시프트 연산 횟수를 구하기 위해 상기 부호 비트의 값이 0 즉, 양수이면 상기 오류값 변환부(32)의 출력의 N-1번째 비트부터 1인지 검사한다. 1이면 상기 멀티플렉서(33)의 출력을 N-2비트 좌로 시프트하고, 0이면 그 다음 N-2번째 비트를 검사하여 1이면 N-3비트 좌로 시프트하고, 0이면 그 다음 N-3번째 비트를 검사한다.
이와 같은 동작을 마지막 비트까지 반복한다. 마지막 1번째 비트까지 모두 0이면 오류값 e(k)의 값이 0이므로 시프트 연산기(34)의 출력은 0이다.
예를 들어, N이 5이고, 시프트 연산기(34)로 입력된 함수 f[e(k)] 값이 23즉, '01000'이면 N-1번째 비트가 1이므로 시프트 연산기(34)는 멀티플렉서(33)의 출력을 N-2비트 즉, 3비트 좌로 시프트시킨다.
한편, N번째 부호비트의 값이 1이면 즉, 음수이면 시프트 연산기(34)는 f[e(k)] 값을 절대값이 같은 양수로 변환한 후 위에서 설명한 동작을 수행하여 시프트 연산 횟수를 구한다. 예를 들어, N이 5이고, 시프트 연산기(34)로 입력된 f[e(k)] 값이 -23즉, '11000'이면 이를 절대값이 같은 양수로 변환한다. 이때, 절대값이 같은 양수로 변환하기 위해서는 먼저 각 비트를 반전한 후 그 값에 같은 비트의 1을 더하여 구할 수 있다. 따라서, '11000'의 각 비트를 반전하면 '00111'이 되고, 여기에 다시 '1'을 더하면 '01000'이 된다. 이때도 상기와 마찬가지로 '01000'은 N-1번째 비트가 1이므로 시프트 연산기(34)는 멀티플렉서(33)의 출력을 N-2비트 즉, 3비트 좌로 시프트시킨다.
이때 한가지 예외가 있다. 즉, N비트의 2의 보수중에서 가장 큰 음수는 -2N-1이다. 이것을 절대값이 같은 양수로 변환하면 N비트의 2의 보수로 표현할 수 없다. 예를 들어, N이 5이고, 시프트 연산기(34)로 입력된 f[e(k)] 값이 -24즉, '10000'인 경우, 이를 절대값이 같은 양수로 변환하기 위하여 '10000'의 각 비트를 반전하면 '01111'이 되고 여기에 다시 '1'을 더하면 원래 상태인 '10000'이 된다.
따라서, 이러한 경우를 위해 시프트 연산기(34)에 N-1번을 위한 시프터를 하나 더 구비한 후 이러한 경우가 발생하면 시프트 연산기(34)에서 특별히 N-1번 좌로 시프트 연산을 한다.
만약 이 경우에도 N-2번 시프트 연산을 하도록 하면 N-1번을 위한 별도의 시프터가 필요없으므로 정확도는 약간 떨어지지만 회로가 더욱 간단해진다.
한편, 필터탭값 x(k-i)는 멀티플렉서(33)로 바로 입력됨과 동시에 탭 데이터 변환부(31)에도 입력된다. 상기 탭 데이터 변환부(31)는 x(k-i)를 절대값이 같고 부호가 반대인 값 x'(k-i)으로 변환한 후 상기 멀티플렉서(33)로 출력한다.
즉, 상기 탭 데이터 변환부(31)는 x(k-i)가 M비트의 2의 보수이면 x'(k-i)는 먼저 x(k-i)의 각 비트를 반전한 후 그 값에 같은 비트의 1을 더함으로써 구할 수 있다.
이때에도 마찬가지로 한가지 예외가 있는데, M비트 2의 보수중에서 가장 큰 음의 수는 -2M-1이다. 이 값은 절대값이 같고 부호가 반대인 값으로 변환할 때 M비트의 2의 보수로 표현할 수 없다. 따라서, 이 경우에는 예외로 1을 더하지 않는다. 예를 들어, N이 5이고, 필터탭 값 x(k-i)가 '10000'인 경우, 이는 -24과 같으므로, 상기 탭 데이터 변환부(31)는 이를 절대값이 같고 부호가 반대인 값으로 변환하기 위하여 '10000'의 각 비트를 '01111'과 같이 반전만 시키고 '1'을 더하지 않는다.
만약 모든 경우에 1을 더하지 않으면 x'(k-i)는 x(k-i)보다 절대값이 1 작고 부호가 반대인 값이 된다. 이것은 정확도는 조금 떨어지지만 예외 처리가 없어지므로 회로를 더욱 간단히 할 수 있는 방법이다.
한편, 상기 멀티플렉서(33)는 오류값 e(k)의 부호 sgn[e(k)]가 양이면 필터탭 값 x(k-i)을 선택하여 시프트 연산기(34)로 출력하고, 음수이면 절대값이 같고 부호가 반대인 값 x'(k-i)을 선택하여 시프트 연산기(34)로 출력한다.
상기 시프트 연산기(34)의 동작 원리는 도 3과 같다.
먼저 일반적인 M×N 곱셈기의 출력은 M+N비트인데 비해 본 발명의 시프트 연산기의 출력은 M+N-2비트이다. 그 이유는 부호를 나타내기 위한 1비트, 오류값 e(k)로부터의 최대 시프트 횟수는 N-2, x(k-i)중에서 부호를 제외한 나머지가 M-1비트이므로 이를 모두 더하면, M+N-2비트이기 때문이다. 따라서, 시프트 연산기(34)는 도 3과 같이, 0 또는 멀티플렉서(33)의 출력(x(k-i) 또는 x'(k-i))을 제어 신호에 의해 선택 출력하는 M+N-2비트 개의 멀티플렉서로 구성할 수 있다.
예를 들어, x(k-i) 값을 좌로 p비트 시프트하는 경우, 멀티플렉서 제어 신호에 의해 멀티플렉서를 제어하여 전체 M+N-2비트 중에서 하위 p-1비트는 0으로 채우고 상위 N-p-1비트는 x(k-i)의 부호 비트로 채우면 된다.
이상에서와 같이 본 발명에 따른 필터 계수 갱신 방법 및 회로에 의하면, 적응적 등화기, 디지털 필터등에 적용되는 필터의 계수 갱신시 필터탭 값과 오류값을 곱하는 곱셈기를 없애고 대신에 간단한 시프트 연산기를 사용함으로써, 회로의 복잡도를 크게 감소시키는 효과가 있다. 또한, 시프트 연산시 오류값은 2의 승수중에서 그 절대값이 오류값의 절대값보다 작거나 같은 수 중에서 가장 큰 수로 변환하고 오류값의 부호가 음수이면 필터탭값을 절대값이 같고 부호가 반대인 값으로 변환함으로써, 수렴 속도를 빠르게 하고 수렴 후 잡음의 크기를 작게 하는 효과가 있다.

Claims (13)

  1. 입력 데이터 x(k)를 한 심볼씩 지연시키는 다수개의 탭 지연기와, 상기 입력 데이터 x(k) 및 상기 탭 지연기의 각 출력과 오류값 e(k)을 이용하여 각 탭의 계수 갱신을 수행하는 다수개의 계수 갱신부와 상기 각 계수 갱신부의 출력을 모두 더한 후 오류값 e(k) 판별을 위해 출력하는 가산기로 구성된 필터의 계수 갱신 방법에 있어서,
    입력되는 오류값 e(k)을 2의 승수 중에서 그 절대값이 오류값 e(k)의 절대값보다 작거나 같은 수중에서 가장 큰 수로 변환하는 제 1 단계와,
    상기 제 1 단계의 오류값 e(k)의 부호가 양수를 나타내면 입력되는 필터탭값을 상기 제 1 단계에서 출력되는 지수값만큼 좌로 시프트하는 제 2 단계와,
    상기 제 1 단계의 오류값 e(k)의 부호가 음수를 나타내면 입력되는 필터탭값을 절대값이 같고 부호가 반대인 값으로 변환하는 제 3 단계와,
    상기 제 3 단계에서 변환된 값을 상기 제 1 단계에서 출력되는 지수값만큼 좌로 시프트하는 제 4 단계와,
    상기 제 2 단계 또는 상기 제 4 단계의 시프트 결과를 이전 값에 더한 후 입력되는 필터탭값과 곱하여 갱신된 필터 계수로 출력하는 제 5 단계를 포함하여 이루어짐을 특징으로 하는 필터 계수 갱신 방법.
  2. 제 1 항에 있어서, 상기 제 1 단계는
    상기 오류값 e(k)가 N비트의 2의 보수이고 오류값 e(k)의 절대값이 2P와 2p+1사이의 값이라면 상기 오류값 e(k)를 다음의 식에 의해 함수 f[e(k)]로 변환함을 특징으로 하는 필터 계수 갱신 방법.
    여기서, 는 오류값 e(k)의 부호임.
  3. 입력 데이터 x(k)를 한 심볼씩 지연시키는 다수개의 탭 지연기와, 상기 입력 데이터 x(k) 및 상기 탭 지연기의 각 출력과 오류값 e(k)을 이용하여 각 탭의 계수 갱신을 수행하는 다수개의 계수 갱신부와 상기 각 계수 갱신부의 출력을 모두 더한 후 오류값 e(k) 판별을 위해 출력하는 가산기로 구성된 필터에 있어서,
    상기 각 계수 갱신부는,
    필터탭값 x(k-i)(여기서, x(k-i)은 i 심볼 지연된 값)를 절대값이 같고 부호가 반대인 값 x'(k-i)으로 변환하는 탭 데이터 변환부와,
    입력되는 오류값 e(k)를 2의 승수 중에서 그 절대값이 오류값 e(k)의 절대값보다 작거나 같은 수 중에서 가장 큰 수로 변환하는 오류값 변환부와,
    상기 오류값 변환부를 통해 출력되는 오류값 e(k)의 부호가 양수이면 입력되는 필터탭값 x(k-i)을 선택 출력하고, 음수이면 상기 탭 데이타 변환부의 출력 값 x'(k-i)을 선택 출력하는 선택부와,
    상기 오류값 변환부의 지수값만큼 상기 선택부의 출력을 좌로 시프트시키는 시프트 연산기를 포함하여 구성됨을 특징으로 하는 필터 계수 갱신 회로.
  4. 제 3 항에 있어서, 상기 탭 데이터 변환부는
    상기 필터탭 값 x(k-i)가 M비트의 2의 보수이면 x(k-i)의 각 비트를 반전한 후 그 값에 같은 비트의 1을 더하여 x'(k-i)로 변환함을 특징으로 하는 필터 계수 갱신 회로.
  5. 제 4 항에 있어서, 상기 탭 데이터 변환부는
    상기 필터탭 값 x(k-i)가 -2M-1이면 x(k-i)의 각 비트를 반전한 후 예외로 그 값에 1을 더하지 않고 x'(k-i)로 변환함을 특징으로 하는 필터 계수 갱신 회로.
  6. 제 3 항에 있어서, 상기 탭 데이터 변환부는
    상기 필터탭 값 x(k-i)가 M비트의 2의 보수이면 x(k-i)의 각 비트를 반전하여 x'(k-i)로 변환함을 특징으로 하는 필터 계수 갱신 회로.
  7. 제 3 항에 있어서, 상기 오류값 변환부는
    상기 오류값 e(k)가 N비트의 2의 보수이고 오류값 e(k)의 절대값이 2P와 2p+1사이의 값이라면 상기 오류값 e(k)를 다음의 식에 의해 함수 f[e(k)]로 변환함을 특징으로 하는 필터 계수 갱신 회로.
    여기서, 는 오류값 e(k)의 부호임.
  8. 제 3 항에 있어서, 상기 시프트 연산기는
    상기 오류값 e(k)가 N비트의 2의 보수이고, 상위 N번째 비트가 0(양수)이면 상기 오류값 변환부에서 출력하는 함수 f[e(k)]의 값의 N-1번째 비트부터 1인지를 검사하여 1이면 상기 선택부의 출력을 N-2비트 좌로 시프트시키고, 0이면 그 다음 N-2번째 비트를 검사하여 1이면 N-3비트 좌로 시프트시키고, 0이면 그 다음 N-3번째 비트를 검사하는 동작을 마지막 비트까지 반복함을 특징으로 하는 필터 계수 갱신 회로.
  9. 제 8 항에 있어서, 상기 시프트 연산기는
    마지막 1번째 비트까지 모두 0이면 0을 출력함을 특징으로 하는 필터 계수 갱신 회로.
  10. 제 3 항에 있어서, 상기 시프트 연산기는
    상기 오류값 e(k)가 N비트의 2의 보수이고, 상위 N번째 비트가 1(음수)이면 상기 오류값 변환부에서 출력되는 함수 f[e(k)] 값을 절대값이 같은 양수로 변환한 후 변환된 값의 N-1번째 비트부터 1인지를 검사하여 1이면 상기 선택부의 출력을 N-2비트 좌로 시프트시키고, 0이면 그 다음 N-2번째 비트를 검사하여 1이면 N-3비트 좌로 시프트시키고, 0이면 그 다음 N-3번째 비트를 검사하는 동작을 마지막 비트까지 반복함을 특징으로 하는 필터 계수 갱신 회로.
  11. 제 10 항에 있어서, 상기 시프트 연산기는
    시프터를 더 구비하여 상기 함수 f[e(k)]가 -2N-1이면 상기 선택부의 출력을 N-1번 좌로 시프트 시킴을 특징으로 하는 필터 계수 갱신 회로.
  12. 제 10 항에 있어서, 상기 시프트 연산기는
    상기 함수 f[e(k)]가 -2N-1이면 상기 선택부의 출력을 N-2번 좌로 시프트 시킴을 특징으로 하는 필터 계수 갱신 회로.
  13. 제 3 항에 있어서, 상기 시프트 연산기는
    상기 오류값 e(k)와 필터탭 값 x(k-i)가 각각 N비트와 M비트의 2의 보수인 경우 0 또는 상기 선택부의 출력을 제어 신호에 의해 선택 출력하는 M+N-2비트 개의 멀티플렉서로 구성하여, 상기 선택부의 출력을 좌로 p비트 시프트하는 경우, 상기 제어 신호에 의해 전체 M+N-2비트 중에서 하위 p-1비트는 0으로 채우고 상위 N-p-1비트는 상기 선택부의 출력의 부호 비트로 채움을 특징으로 하는 필터 계수 갱신 회로.
KR1019980027479A 1998-07-08 1998-07-08 필터 계수 갱신 방법 및 회로 KR100277948B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980027479A KR100277948B1 (ko) 1998-07-08 1998-07-08 필터 계수 갱신 방법 및 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980027479A KR100277948B1 (ko) 1998-07-08 1998-07-08 필터 계수 갱신 방법 및 회로

Publications (2)

Publication Number Publication Date
KR20000007903A true KR20000007903A (ko) 2000-02-07
KR100277948B1 KR100277948B1 (ko) 2001-01-15

Family

ID=19543472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980027479A KR100277948B1 (ko) 1998-07-08 1998-07-08 필터 계수 갱신 방법 및 회로

Country Status (1)

Country Link
KR (1) KR100277948B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040041182A (ko) * 2002-11-08 2004-05-17 삼성전자주식회사 단일 반송파 수신장치의 등화기 및 그의 등화방법
KR100585638B1 (ko) * 1998-12-31 2006-09-06 엘지전자 주식회사 고속통신시스템의변조장치
WO2008030031A1 (en) * 2006-09-05 2008-03-13 Sk Telecom Co., Ltd. Equalizer and equalizing method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688510B1 (ko) 2004-12-20 2007-03-02 삼성전자주식회사 계수 갱신 회로, 이를 포함하는 적응 등화기, 및 적응등화기의 계수 갱신 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585638B1 (ko) * 1998-12-31 2006-09-06 엘지전자 주식회사 고속통신시스템의변조장치
KR20040041182A (ko) * 2002-11-08 2004-05-17 삼성전자주식회사 단일 반송파 수신장치의 등화기 및 그의 등화방법
WO2008030031A1 (en) * 2006-09-05 2008-03-13 Sk Telecom Co., Ltd. Equalizer and equalizing method
KR100828915B1 (ko) * 2006-09-05 2008-05-13 에스케이 텔레콤주식회사 등화기 및 등화 방법

Also Published As

Publication number Publication date
KR100277948B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR960011739B1 (ko) 실시간 계수 갱신값 추출장치를 구비한 등화기
US6363112B1 (en) Parallel processing decision feedback equalizer
US5825809A (en) Digital filter having an energy level detector for selecting a coefficient
US5970094A (en) Adaptive equalizer employing filter input circuit in a circular structure
EP1866741B1 (en) Canonical signed digit multiplier
KR20000070020A (ko) 혼합된 고정 소수점 또는 부동 소수점 및 블럭 스케일 부동 소수점 연산자를 가진 적응 필터 시스템
KR100320213B1 (ko) 리얼 및 콤플렉스 겸용 채널 등화기
US5987487A (en) Methods and apparatus for the processing of digital signals
KR100277948B1 (ko) 필터 계수 갱신 방법 및 회로
US20070210942A1 (en) Hardware Efficient Implementation of Finite Impulse Response Filters With Limited Range Input Signals
EP0990305B1 (en) System for varying the dynamic range of coefficients in a digital filter
EP0255285B1 (en) Word-sliced signal processors
KR100378592B1 (ko) 디지털 이동 통신용 108 탭 1대4 인터폴레이션유한임펄스응답 필터장치
US20080225937A1 (en) Method and system of providing a high speed tomlinson-harashima precoder
US5898731A (en) Auto-coefficient renewal digital channel equalizer
US4931973A (en) Method of generating updated transversal filter coefficients
US6944218B2 (en) Adaptive filter having a small circuit scale with a low power consumption and tap-coefficients updating method of adaptive filter
KR100526074B1 (ko) 5-레벨입력신호에응답하는등화기필터유닛에이용하는장치및방법
US20020163961A1 (en) Low-cost high-speed multiplier/accumulator unit for decision feedback equalizers
US11683093B2 (en) Wavelength dispersion compensation apparatus, optical receiving apparatus, wavelength dispersion compensation method and computer program
US20230353429A1 (en) Amplitude optimized reflection canceller in parallel channel equalizers
KR100214504B1 (ko) 적응형 등화기
KR100252339B1 (ko) 최소평균자승등화기에잇ㅅ어서수렴상수변환회로
EP1078455B1 (en) Adaptive filter
KR0162320B1 (ko) 고집적 회로 구현에 적합한 고차 유한 충격 응답 필터 구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050912

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee