KR20000004788A - 박막형 광로 조절 장치 및 그 제조 방법 - Google Patents

박막형 광로 조절 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20000004788A
KR20000004788A KR1019980026306A KR19980026306A KR20000004788A KR 20000004788 A KR20000004788 A KR 20000004788A KR 1019980026306 A KR1019980026306 A KR 1019980026306A KR 19980026306 A KR19980026306 A KR 19980026306A KR 20000004788 A KR20000004788 A KR 20000004788A
Authority
KR
South Korea
Prior art keywords
layer
support
etch stop
upper electrode
polysilicon
Prior art date
Application number
KR1019980026306A
Other languages
English (en)
Other versions
KR100270993B1 (ko
Inventor
박해석
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019980026306A priority Critical patent/KR100270993B1/ko
Publication of KR20000004788A publication Critical patent/KR20000004788A/ko
Application granted granted Critical
Publication of KR100270993B1 publication Critical patent/KR100270993B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00—Optical: systems and elements
    • Y10S359/904—Micromirror

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

포인트 결함을 최소화할 수 있는 박막형 광로 조절 장치 및 그 제조 방법이 개시된다. 액티브 매트릭스 상에 제1 식각 방지층, 상기 액티브 매트릭스의 표면 중 가장 높은 부분에 대응하여 최상부 표면에 복수 개의 초미세 결정립 구멍을 갖는 폴리실리콘층 및 제2 식각 방지층을 형성하고, 그 상부에 지지 요소 및 액츄에이터를 형성한 다음, 액츄에이터의 상부에 거울을 형성한다. 액츄에이터를 지지하는 지지층과 액티브 매트릭스의 최상부 표면이 서로 늘어붙게 되는 스티킹 현상을 현저하게 감소시킴으로써, 화소의 포인트 결함을 최소화할 수 있다.

Description

박막형 광로 조절 장치 및 그 제조 방법
본 발명은 AMA(Actuated Mirror Array)를 이용한 박막형 광로 조절 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 액츄에이터의 스티킹(sticking) 현상을 방지하여 화소의 포인트 결함을 최소화할 수 있는 박막형 광로 조절 장치 및 그 제조 방법에 관한 것이다.
광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 통상적으로 이러한 광변조기를 이용한 화상 처리 장치들은 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.
직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광 변조기 (reflective spatial light modulators)로 분류될 수 있다.
LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1∼2% 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.
DMD는 5% 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트(contrast)가 향상되어 보다 밝고 선명한 화상을 얻을 수 있다.
AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다.
이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉(sawing) 방법을 사용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.
이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 이러한 박막형 광로 조절 장치는 본 출원인이 1998년 5월 8일 대한민국 특허청에 특허 출원한 특허출원 제98-16545호(발명의 명칭 : 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다.
도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 사시도를 도시한 것이며, 도 2는 도 1의 장치를 A1-A2선으로 자른 단면도를 도시한 것이다.
도 1을 참조하면, 상기 박막형 광로 조절 장치는, 액티브 매트릭스(1), 액티브 매트릭스(1)의 상부에 형성된 지지 요소(75), 지지 요소(75)의 상부에 나란하게 형성된 제1 및 제2 액츄에이팅부(90, 91), 그리고 제1 및 제2 액츄에이팅부(90, 91)의 상부에 형성된 거울(99)을 포함한다.
도 2를 참조하면, M×N(M, N은 자연수) 개의 MOS 트랜지스터(도시되지 않음)가 내장된 상기 액티브 매트릭스(1)는 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드(5), 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(35), 그리고 보호층(35)의 상부에 적층된 식각 방지층(40)을 포함한다.
지지 요소(75)는 액티브 매트릭스(1)의 상부에 제1 에어 갭(47)을 개재하여 형성된 지지 라인(74), 지지 라인(74)과 일체로 형성되며 사각 고리의 형상을 갖는 지지층(73), 그리고 지지층(73) 중 지지 라인(74)과 인접한 부분 하부의 상기 식각 방지층(40)에 각기 부착되어 지지층(73)을 지지하는 제1 앵커(71) 및 제2 앵커들(72a, 72b)을 포함한다.
제1 및 제2 액츄에이팅부(90, 91)는 각기 지지 라인(74)과 직교하는 방향으로 수평하게 연장된 지지층(73)의 2개의 암(arm)들의 상부에 사각형의 형상으로 서로 나란하게 형성된다. 제1 액츄에이팅부(90)는 제1 하부 전극(80), 제1 변형층(82) 및 제1 상부 전극(85)을 포함하며, 제2 액츄에이팅부(91)는 제2 하부 전극(81), 제2 변형층(83) 및 제2 상부 전극(86)을 포함한다.
제1 및 제2 액츄에이팅부(90, 91)의 상부에 형성된 거울(99)은 포스트(98)에 의하여 중앙부가 지지되며 양측부가 제2 에어 갭(97)을 개재하여 제1 및 제2 액츄에이팅부(90, 91)의 상부에 수평하게 형성된다.
이하 상술한 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.
도 3a 내지 도 3e는 도 1 및 도 2에 도시한 장치의 제조 방법을 설명하기 위한 도면들이다.
도 3a를 참조하면, M×N(M, N은 자연수) 개의 MOS 트랜지스터(도시되지 않음)가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드(5)가 형성된 액티브 매트릭스(1)의 상부에 보호층(35)을 형성한다. 보호층(35)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법으로 2000Å 정도의 두께를 가지도록 형성한다. 보호층(35)은 후속하는 공정 동안 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(1)가 손상되는 것을 방지한다.
보호층(35)의 상부에는 식각 방지층(40)이 적층된다. 식각 방지층(40)은 보호층(35) 및 액티브 매트릭스(1) 상의 결과물들이 후속되는 식각 공정 동안 식각되는 것을 방지한다. 식각 방지층(40)은 산화규소(SiO2) 또는 오산화인(P2O5) 등의 저온 산화물(LTO)로 이루어진다. 식각 방지층(40)은 저압 화학 기상 증착(LPCVD) 방법을 이용하여 350∼450℃ 정도의 온도에서 0.2∼0.8㎛ 정도의 두께를 갖도록 형성한다.
식각 방지층(40)의 상부에는 제1 희생층(45)이 적층된다. 제1 희생층(45)은 제1 및 제2 액츄에이팅부(90, 91)를 구성하는 박막들의 적층을 용이하게 하는 기능을 수행한다. 제1 희생층(45)은 폴리실리콘을 500℃ 이하의 온도에서 저압 화학 기상 증착(LPCVD) 방법으로 2.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 제1 희생층(45)의 표면을 화학 기계적 연마(CMP) 방법을 이용하여 연마함으로써 제1 희생층(45)이 약 1.1㎛ 정도의 두께를 갖게 그 표면을 평탄화시킨다.
다음에, 제1 희생층(45)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 이를 패터닝한 후, 상기 제1 포토레지스트를 마스크로 이용하여 제1 희생층(45) 중 아래에 드레인 패드(5)가 형성되어 있는 부분 및 이와 양측으로 인접한 부분들을 식각하여 식각 방지층(40)의 일부를 노출시킴으로써, 후에 형성되는 지지층(73)을 지지하는 제1 앵커(71) 및 제2 앵커들(72a, 72b)이 형성될 위치를 만든다. 따라서, 상기 식각 방지층(40)이 소정의 거리만큼 이격된 3개의 사각형의 형상으로 노출된다. 이어서, 상기 제1 포토레지스트를 제거한다.
상기와 같이 사각형의 형상으로 노출된 식각 방지층(40)의 상부 및 제1 희생층(45)의 상부에는 제1층(69)이 적층된다. 제1층(69)은 질화물과 같은 경질의 물질을 저압 화학 기상 증착(LPCVD) 방법으로 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다.
하부 전극층(79)은 제1층(69)의 상부에 적층된다. 하부 전극층(79)은 백금(Pt), 탄탈륨(Ta) 또는 백금-탄탈륨(Pt-Ta) 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학 기상 증착 방법으로 0.1∼1.0㎛ 정도의 두께를 갖게 형성한다.
상기 하부 전극층(79)의 상부에는 PZT 또는 PLZT 등의 압전 물질로 이루어진 제2층(59)이 적층된다. 제2층(59)은 졸-겔법으로 제조된 PZT를 스핀 코팅하여 약 0.4㎛ 정도의 두께를 가지도록 형성한다. 이어서, 상기 제2층(59)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다.
상부 전극층(87)은 제2층(59)의 상부에 적층된다. 상부 전극층(87)은 백금, 탄탈륨, 은(Ag) 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학 기상 증착 방법으로 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다.
도 3b를 참조하면, 상기 상부 전극층(87)의 상부에 제2 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 상기 제2 포토레지스트를 마스크로 이용하여 상부 전극층(87)을 각기 사각 평판의 형상, 바람직하게는 직사각 평판의 형상을 가지며 서로 소정의 거리만큼 분리되어 나란하게 형성된 제1 및 제2 상부 전극(85, 86)으로 패터닝한다(도 1 참조). 제1 및 제2 상부 전극(85, 86)에는 각기 외부로부터 후에 형성되는 공통 전극선(77)을 통하여 제2 신호가 인가된다. 이어서, 상기 제2 포토레지스트를 제거한다.
계속하여, 상부 전극층(87)을 패터닝하는 방법과 동일한 방법으로 상기 제2층(59)을 패터닝하여 각기 직사각 평판의 형상을 가지며, 서로 소정의 거리만큼 분리되어 나란하게 형성된 제1 및 제2 변형층(82, 83)을 형성한다.
이어서, 상부 전극층(87)을 패터닝하는 방법과 동일한 방법으로 하부 전극층(79)을 패터닝하여 각기 직사각 평판의 형상을 가지며 서로 소정의 거리만큼 이격되는 제1 및 제2 하부 전극(80, 81)을 형성한다. 또한, 하부 전극층(79)을 패터닝할 때, 상기 제1층(69)의 일측 상부에 제1 및 제2 하부 전극(80, 81)과는 직교하는 방향으로 공통 전극선(77)이 제1 및 제2 하부 전극(80, 81)과 동시에 형성된다. 공통 전극선(77)은 후에 형성되는 지지 라인(74) 상에 제1 및 제2 하부 전극(80, 81)과 소정의 거리만큼 이격되어 형성된다. 따라서, 제1 상부 전극(85), 제1 변형층(82) 및 제1 하부 전극(80)을 포함하는 제1 액츄에이팅부(90)와 제2 상부 전극(86), 제2 변형층(83) 및 제2 하부 전극(81)을 포함하는 제2 액츄에이팅부(91)가 완성된다.
계속하여, 제1층(69)을 패터닝하여 지지층(73), 지지 라인(74), 제1 앵커(71) 그리고 제2 앵커들(72a, 72b)을 포함하는 지지 요소(75)를 형성한다. 이 때, 제1 층(69) 중 상기 3개의 사각형으로 노출된 식각 방지층(40)에 접촉되는 부분 중 양측부는 제2 앵커들(72a,72b)이 되며, 중앙부는 제1 앵커(71)가 된다. 제1 앵커(71) 및 제2 앵커들(72a,72b)은 각기 사각 상자의 형상을 가지며, 제1 앵커(71)의 아래에는 드레인 패드(5)가 형성되어 있다.
도 3c를 참조하면, 상기 지지 요소(75)의 상부, 제1 및 제2 액츄에이팅부(90, 91)의 상부에 제3 포토레지스트(도시되지 않음)를 도포하고 이를 패터닝하여 지지 라인(74) 상에 형성된 공통 전극선(77)으로부터 제1 상부 전극(85) 및 제2 상부 전극(86)의 일부를 노출시킨다. 이 때, 제1 앵커(71)로부터 제1 하부 전극(80) 및 제2 하부 전극(81)의 일부도 함께 노출된다.
이어서, 상기 노출된 부분에 아몰퍼스(amorphous) 실리콘 또는 저온 산화물인 산화규소(SiO2) 또는 오산화인(P2O5) 등을 증착하고 이를 패터닝함으로써, 제1 상부 전극(85)의 일부로부터 제1 변형층(82) 및 제1 하부 전극(80)을 통하여 지지층(73)의 일부까지 제1 절연층(65)을 형성하고, 동시에 제2 상부 전극(86)의 일부로부터 제2 변형층(83) 및 제2 하부 전극(81)을 통하여 지지층(73)의 일부까지 제2 절연층(66)을 형성한다. 제1 절연층(65) 및 제2 절연층(66)은 저압 화학 기상 증착 방법(LPCVD) 방법을 이용하여 각기 0.2∼0.4㎛ 정도의 두께를 갖도록 형성한다.
도 3d는 비어 컨택(60)을 형성한 상태를 나타내는 도면이다. 도 3c 및 도 3d를 참조하면, 아래에 드레인 패드(5)가 형성된 부분인 제1 앵커(71)의 중앙 상부로부터 제1 앵커(71), 식각 방지층(40) 및 보호층(35)을 식각하여 상기 드레인 패드(5)까지 비어 홀(50)을 형성한 후, 비어 홀(50)의 내부에 비어 컨택(60)을 형성하고, 비어 홀(50)로부터 제1 및 제2 하부 전극(80, 81)까지 각기 제1 및 제2 하부 전극 연결 부재(88, 89)를 형성한다. 이와 동시에, 제1 상부 전극(85)으로부터 제1 절연층(65) 및 지지층(73)의 일부를 통하여 공통 전극선(77)까지 제1 상부 전극 연결 부재(67)와 제2 상부 전극(86)으로부터 제2 절연층(66) 및 지지층(73)의 일부를 통하여 공통 전극선(77)까지 제2 상부 전극 연결 부재(68)가 형성된다.
상기 비어 컨택(60), 제1 및 제2 하부 전극 연결 부재(88, 89), 그리고 제1 및 제2 상부 전극 연결 부재(67, 68)는 각기 백금 또는 백금-탄탈륨을 스퍼터링 방법 또는 화학 기상 증착 방법으로 0.1∼0.2㎛ 정도의 두께를 갖도록 증착시킨 후, 상기 증착된 금속을 패터닝하여 형성한다. 제1 및 제2 상부 전극 연결 부재(67, 68)는 각기 제1 및 제2 상부 전극(85, 86)과 공통 전극선(77)을 연결한다. 제1 하부 전극(80)은 제1 하부 전극 연결 부재(88) 및 비어 컨택(60)을 통하여 드레인 패드(5)와 연결되며, 제2 하부 전극(81)은 제2 하부 전극 연결 부재(89) 및 비어 컨택(60)을 통하여 드레인 패드와 연결된다.
도 3e를 참조하면, 제1 및 제2 액츄에이팅부(90, 91)와 지지 요소(75)의 상부에 폴리실리콘을 저압 화학 기상 증착 방법으로 충분한 높이를 갖는 제2 희생층(95)을 형성한다. 이어서, 상기 제2 희생층(95)의 상부가 평탄한 면을 갖도록 화학 기계적 연마(CMP) 방법을 이용하여 제2 희생층(95)의 표면을 평탄화시킨다. 계속하여, 거울(99) 및 포스트(98)를 형성하기 위하여 제2 희생층(95)을 패터닝함으로써, 상기 사각 고리의 형상을 갖는 지지층(73) 중 지지 라인(74)과 인접하지 않고 평행하게 형성된 부분의 일부를 노출시킨다. 다음에, 상기 노출된 지지층(73)의 일부 및 제2 희생층(95)의 상부에 반사성을 갖는 알루미늄(Al)과 같은 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 사용하여 증착하고 상기 증착된 금속을 패터닝하여 사각 평판의 형상을 갖는 거울(99)과 거울을 지지하는 포스트(98)를 동시에 형성한다. 그리고, 플루오르화 크세논(XeF2) 또는 플루오르화 브롬(BrF2)을 사용하여 상기 제1 희생층(45) 및 제2 희생층(95)을 제거하고 세정 및 건조 처리를 수행하여 도 1에 도시한 바와 같은 AMA 소자를 완성한다. 상기와 같이 제2 희생층(95)이 제거되면 제2 희생층(95)의 위치에 제2 에어 갭(97)이 형성되고 제1 희생층(45)이 제거되면 제1 희생층(45)의 위치에 제1 에어 갭(47)이 형성된다.
그러나, 상술한 박막형 광로 조절 장치에 있어서, 액츄에이팅부를 지지하는 지지 요소의 하부에 형성되는 제1 희생층은 그 하부에 있는 액티브 매트릭스의 상부에 증착되므로, 상기 제1 희생층을 제거하였을 때 지지 요소의 하부에는 액티브 매트릭스의 표면 형상이 그대로 드러나게 된다. 이에 따라, 사각 고리의 형상을 갖는 지지층 중 제1 및 제2 액츄에이팅부가 형성되지 않은 부분, 즉 지지 라인에 대하여 평행하게 형성된 부분과 상기 액티브 매트릭스의 표면의 최상부가 서로 늘어붙게 되는 스티킹 현상이 빈번하게 발생한다. 이러한 스티킹 현상이 발생하면 해당되는 액츄에이팅부가 구동하지 않게 되어 결국 화소의 포인트 결함(point defect)을 유발하게 된다.
따라서, 본 발명의 목적은 지지층과 그 하부에 있는 액티브 매트릭스의 표면 중 최상부가 서로 붙어 버리는 스티킹 현상을 방지하여 화소의 포인트 결함을 최소화할 수 있는 박막형 광로 조절 장치 및 그 제조 방법을 제공하는 것이다.
도 1은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 사시도이다.
도 2는 도 1에 도시한 장치를 A1-A2선으로 자른 단면도이다.
도 3a 내지 도 3e는 도 2에 도시한 장치의 제조 공정도이다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.
도 5는 도 4의 장치 중 액츄에이터와 거울을 확대한 사시도이다.
도 6은 도 5의 장치를 B1-B2선으로 자른 단면도이다.
도 7은 도 6의 장치 중 제1 금속층이 형성된 기판을 확대한 평면도이다.
도 8은 도 5의 장치를 C1-C2선으로 자른 단면도이다.
도 9a 내지 도 9k는 도 6 및 도 8에 도시한 장치의 제조 공정도이다.
<도면의 주요 부분에 대한 부호의 설명〉
100 : 액티브 매트릭스 101 : 기판
120 : 트랜지스터 132 : 드레인 패드
133 : 게이트 라인 134 : 소오스 라인
135 : 제1 금속층 140 : 제1 보호층
145 : 제2 금속층 150 : 제2 보호층
155 : 제1 식각 방지층 156 : 폴리실리콘층
157 : 산화막 158 : 초미세 결정립 구멍
159 : 제2 식각 방지층 160 : 제1 희생층
170 : 지지층 171 : 제1 앵커
172a, 172b : 제2 앵커 174 : 지지 라인
175 : 지지 요소 180 : 하부 전극
190, 191 : 제1 및 제2 변형층 200, 201 : 제1 및 제2 상부 전극
210 : 액츄에이터 220, 221 : 제1 및 제2 절연층
250 : 포스트 260 : 거울
270 : 비어 홀 280 : 비어 컨택
300 : 제2 희생층
상술한 본 발명의 목적을 달성하기 위하여 본 발명은, 액티브 매트릭스, 지지 요소 및 액츄에이터를 포함하는 박막형 광로 조절 장치를 제공한다. MOS 트랜지스터가 내장된 액티브 매트릭스는 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함한다. 또한, 액티브 매트릭스는 그 상부에 형성된 제1 식각 방지층, 제1 식각 방지층의 상부에 형성되며 그 표면의 최상부에 복수 개의 초미세 결정립 구멍(grain hole)을 갖는 폴리실리콘층, 그리고 폴리실리콘층의 상부에 형성된 제2 식각 방지층을 포함한다. 바람직하게는, 상기 폴리실리콘층은 아래에 상기 드레인 패드가 형성된 부분에 복수 개의 초미세 결정립 구멍을 갖는다. 상기 지지 요소는, 제2 식각 방지층의 상부에 형성된 지지 라인, 지지 라인과 일체로 형성되며 사각 고리의 형상을 갖는 지지층, 그리고 지지층 중 상기 지지 라인과 인접한 부분 하부의 제2 식각 방지층에 각기 접촉되어 지지층을 지지하는 제1 앵커 및 제2 앵커들을 포함한다. 상기 사각 고리의 형상을 갖는 지지층의 상부에 형성되는 액츄에이터는 거울상의 'ㄷ'자형의 하부 전극, 제1 및 제2 변형층, 그리고 제1 및 제2 상부 전극을 포함한다. 거울은 하부 전극의 일부 상에 형성된 포스트에 의하여 지지되어 액츄에이터의 상부에 형성된다.
상술한 본 발명의 목적을 달성하기 위하여 본 발명은, 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스를 제공하는 단계; 상기 액티브 매트릭스의 상부에 제1 식각 방지층 및 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘층의 표면 중 최상부에 복수 개의 초미세 결정립 구멍을 형성하는 단계; 상기 폴리실리콘층의 상부에 제2 식각 방지층을 형성하는 단계; 상기 제2 식각 방지층의 상부에 제1 희생층을 형성하고 패터닝하는 단계; 상기 제1 희생층의 상부에 제1층, 하부 전극층, 제2층 및 상부 전극층을 형성하는 단계; 상기 상부 전극층, 제2층 및 상기 하부 전극층을 패터닝하여 하부 전극, 제1 및 제2 변형층, 그리고 제1 및 제2 상부 전극을 포함하는 액츄에이터를 형성하는 단계; 상기 제1층을 패터닝하여 지지 라인, 지지층, 그리고 제1 앵커 및 제2 앵커들을 포함하는 지지 요소를 형성하는 단계; 그리고 상기 액츄에이터의 상부에 거울을 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.
본 발명에 있어서, 폴리실리콘층에 N형 불순물이 첨가되면 상기 폴리실리콘층의 결정립(grain)과 결정립계(grain boundary) 사이에 불순물의 분리가 진행되어 상기 분리 현상에 의해 폴리실리콘층의 결정립계 부근의 불순물 농도가 결정립에 비해 높아진다. 이러한 국부적인 농도 차를 갖는 폴리실리콘층을 산화시키면 상기 폴리실리콘층의 결정립과 결정립계에 성장하는 산화막의 두께 차가 발생하고, 결정립계 부근에서 보다 두꺼운 산화막이 성장하게 된다. 따라서, 상기 산화막을 결정립 부분의 폴리실리콘층이 노출될 때까지 식각하고, 남아 있는 산화막을 마스크로 이용하여 결정립 부분의 폴리실리콘층을 식각하면 상기 폴리실리콘층에 복수 개의 초미세 결정립 구멍이 형성된다.
상기 복수 개의 초미세 결정립 구멍은 폴리실리콘층의 표면 중 가장 높은 부위에만 형성되고 액츄에이터를 지지하는 지지층은 이렇게 제조된 복수 개의 초미세 결정립 구멍을 갖는 폴리실리콘층의 위에 형성되므로, 지지층과 그 하부에 있는 액티브 매트릭스의 표면 중 최상부 사이의 접촉 면적이 현저히 감소된다. 따라서, 액츄에이터를 지지하는 지지층과 액티브 매트릭스의 표면 형상 중 가장 높은 부분이 서로 붙어 버리는 스티킹 현상이 현저하게 감소됨으로써, 화소의 포인트 결함을 최소화할 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 박막형 광로 조절 장치를 상세하게 설명한다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 5는 도 4의 장치 중 액츄에이터와 거울을 확대한 사시도를 도시한 것이며, 도 6은 도 5의 장치를 B1-B2선으로 자른 단면도를 도시한 것이며, 도 7은 도 6의 장치 중 제1 금속층이 형성된 기판을 확대한 평면도를 도시한 것이며, 도 8은 도 5의 장치를 C1-C2선으로 자른 단면도를 도시한 것이다.
도 4 및 도 5를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(100), 액티브 매트릭스(100)의 상부에 형성된 지지 요소(175), 지지 요소(175)의 상부에 형성된 액츄에이터(210), 그리고 액츄에이터(210)의 상부에 형성된 거울(260)을 포함한다.
상기 액티브 매트릭스(100)는, M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(120)가 내장된 기판(101), 상기 P-MOS 트랜지스터(120)의 드레인(105) 및 소오스(110)로부터 연장되어 기판(101)의 상부에 형성된 제1 금속층(135), 제1 금속층(135)의 상부에 형성된 제1 보호층(140), 제1 보호층(140)의 상부에 형성된 제2 금속층(145), 제2 금속층(145)의 상부에 형성된 제2 보호층(150), 제2 보호층(150)의 상부에 형성된 제1 식각 방지층(155), 제1 식각 방지층(155)의 상부에 형성된 폴리실리콘층(156), 그리고 폴리실리콘층(156)의 상부에 형성된 제2 식각 방지층(159)을 포함한다.
도 7을 참조하면, 상기 제1 금속층(135)은 제1 신호(화상 신호)를 전달하기 위하여 P-MOS 트랜지스터(120)의 드레인(105)에 접속된 드레인 패드(132), 게이트(115)에 접속된 게이트 라인(133) 및 소오스(110)에 접속된 소오스 라인(134)을 포함한다. 동일한 층으로 형성되는 게이트 라인(133)과 소오스 라인(134)을 쇼트(short) 없이 교차시키기 위하여 P-MOS 트랜지스터(120)의 게이트(115)가 게이트 라인(133)과 소오스 라인(134)이 교차되는 부위까지 연장되도록 형성되며, 게이트 라인(133)은 이와 같이 연장된 게이트(115)에 접속되어 이웃하는 게이트 라인과 연결된다.
도 6을 참조하면, 폴리실리콘층(156)은 그 표면 중 가장 높은 부위, 바람직하게는 게이트 라인(133)과 소오스 라인(134)이 교차되는 부위 상에 복수 개의 초미세 결정립 구멍(148)을 갖는다. 상기 액티브 매트릭스(100)에 있어, 게이트 라인(133)과 소오스 라인(134)이 교차되는 부위는 소자 분리막(125), 게이트(115), 절연막(130) 및 게이트 라인용 제1 금속층(135)이 적층되는 반면, 드레인 패드(132) 부위는 소자 분리막(125), 절연막(130) 및 드레인 패드용 제1 금속층(135)이 적층된다. 따라서, 액티브 매트릭스(100)의 표면 형상 중 게이트 라인(133)과 소오스 라인(134)이 교차되는 부위가 가장 높으므로, 상기한 교차 부위에 복수 개의 초미세 결정립 구멍(148)을 형성함으로써, 액티브 매트릭스(100)의 상부에 형성되는 액츄에이터(210)와 액티브 매트릭스(100) 사이의 접촉 면적을 줄일 수 있다.
도 5를 참조하면, 상기 지지 요소(175)는 지지 라인(174), 지지층(170), 제1 앵커(171) 및 제2 앵커들(172a, 172b)을 포함한다. 지지 라인(174) 및 지지층(170)은 제1 에어 갭(165)을 개재하여 제2 식각 방지층(159)의 상부에 수평하게 형성된다. 지지 라인(174) 상에는 공통 전극선(240)이 형성되며 지지 라인(174)은 이러한 공통 전극선(240)을 지지하는 기능을 수행한다.
지지층(170)은 사각 고리의 형상, 바람직하게는 직사각 고리의 형상을 갖고 지지 라인(174)과 동일 평면상에서 직교하는 방향을 따라 지지 라인(174)과 일체로 형성된다. 상기 사각 고리의 형상을 갖는 지지층(170) 중 지지 라인(174)과 직교하는 방향으로 수평하게 연장된 2개의 암들 사이의 하부에는 제1 앵커(171)가 상기 2개의 암들과 일체로 형성되어 제2 식각 방지층(159)에 부착되며, 상기 2개의 암들의 외측 하부에는 2개의 제2 앵커들(172a, 172b)이 상기 2개의 암들과 일체로 형성되어 제2 식각 방지층(159)에 부착된다. 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 각기 사각 상자의 형상을 갖는다.
상기 지지층(170)은 제1 앵커(171)에 의해 중앙부가 지지되며 제2 앵커들(172a, 172b)에 의하여 양측부가 지지되어, 지지층(170) 및 앵커들(171, 172a, 172b)의 단면은 도 6에 도시한 바와 같이 'T'자의 형상을 갖는다. 본 발명의 바람직한 실시예에 의하면, 상기 폴리실리콘층(156) 중 복수 개의 초미세 결정립 구멍(158)이 형성되는 부위가 상기 지지층(170) 중 그 지지 라인(174)에 대하여 평행하게 형성된 부분에 대응된다.
제1 앵커(171)는 제2 식각 방지층(159) 중 아래에 제1 금속층(135)의 드레인 패드가 형성된 부분 상에 형성된다. 제1 앵커(171)의 중앙부에는 제2 식각 방지층(159), 폴리실리콘층(156), 제1 식각 방지층(155), 제2 보호층(150), 제2 금속층(145)의 홀(147) 및 제1 보호층(140)을 통하여 제1 금속층(135)의 드레인 패드까지 비어 홀(270)이 형성된다.
상기 액츄에이터(210)는 지지층(170)의 상부에 거울상의 'ㄷ'자의 형상을 갖고 형성된다. 액츄에이터(210)는 하부 전극(180), 제1 변형층(190), 제2 변형층(191), 제1 상부 전극(200) 그리고 제2 상부 전극(201)을 포함한다. 상기 하부 전극(180)은 상기 지지 라인(174)에 대하여 소정의 거리만큼 이격된 거울상의 'ㄷ'자의 형상을 가지며, 하부 전극(180)의 일측에는 제1 앵커(171)를 향하여 계단형으로 돌출부들이 서로 대응하여 형성된다. 상기 하부 전극(180)의 돌출부들은 각기 제1 앵커(171)에 형성된 비어 홀(270)의 주위까지 연장된다. 비어 컨택(280)은 상기 드레인 패드(132)로부터 비어 홀(280)을 통하여 상기 하부 전극(180)의 돌출부까지 형성되어 드레인 패드(132)와 하부 전극(180)을 전기적으로 연결한다.
상기 하부 전극(180)의 2개의 암들은 각기 직사각 평판의 형상을 가지며, 제1 및 제2 변형층(190, 191)은 각기 하부 전극(180)의 2개의 암들보다 좁은 면적의 직사각 평판의 형상을 갖고 하부 전극(180)의 2개의 암들의 상부에 형성된다. 또한, 제1 및 제2 상부 전극(200, 201)은 각기 제1 및 제2 변형층(190, 191)보다 좁은 면적의 직사각 평판의 형상을 갖고 제1 및 제2 변형층(190, 191)의 상부에 형성된다.
상기 제1 상부 전극(200)의 일측으로부터 제1 변형층(190) 및 하부 전극(180)을 통하여 지지층(170)의 일부까지 제1 절연층(220)이 형성되며, 제1 상부 전극(200)의 일측으로부터 제1 절연층(220) 및 지지층(170)의 일부를 통하여 공통 전극선(240)까지 제1 상부 전극 연결 부재(230)가 형성된다. 제1 상부 전극 연결 부재(230)는 제1 상부 전극(200)과 공통 전극선(240)을 서로 연결하며, 제1 절연층(220)은 제1 상부 전극(200)과 하부 전극(180)이 서로 연결되어 전기적인 단락이 일어나는 것을 방지한다.
또한, 제2 상부 전극(201)의 일측으로부터 제2 변형층(191) 및 하부 전극(180)을 통하여 지지층(170)의 일부까지 제2 절연층(221)이 형성된다. 제2 상부 전극(201)의 일측으로부터 제2 절연층(221) 및 지지층(170)의 일부를 통하여 공통 전극선(240)까지 제2 상부 전극 연결 부재(231)가 형성된다. 제2 절연층(221) 및 제2 상부 전극 연결 부재(231)는 각기 제1 절연층(220) 및 제1 상부 전극 연결 부재(230)와 나란하게 형성된다. 제2 상부 전극 연결 부재(231)는 제2 상부 전극(201)과 공통 전극선(240)을 서로 연결하며, 제2 절연층(221)은 제2 상부 전극(201)과 하부 전극(180)이 서로 연결되어 전기적인 단락이 일어나는 것을 방지한다.
상기 거울상의 'ㄷ'자형의 하부 전극(180) 중 제1 및 상부 전극(200, 201)이 형성되지 않은 부분, 즉 지지 라인(174)에 대하여 나란하게 형성된 부분에는 거울을 지지하는 포스트(250)가 형성된다. 거울(260)은 포스트(250)에 의하여 중앙부가 지지되며 양측부가 제2 에어 갭(310)을 개재하여 액츄에이터(210)의 상부에 수평하게 형성된다. 거울(260)은 광원(도시되지 않음)으로부터 입사되는 광을 소정의 각도로 반사하는 역할을 한다.
이하 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 9a 내지 도 9k는 도 6 및 도 8에 도시한 장치의 제조 방법을 설명하기 위한 도면들이다. 도 9a 내지 도 9k에 있어서, 도 6 및 도 8과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.
도 6a를 참조하면, n형으로 도핑된 실리콘 웨이퍼인 기판(101)을 준비한 후, 통상의 소자 분리 공정인 실리콘 부분 산화법(LOCOS)을 이용하여 기판(101)에 액티브 영역 및 필드 영역을 구분하기 위한 소자 분리막(125)을 형성한다. 이어서, 상기 액티브 영역의 상부에 불순물이 도핑된 폴리실리콘과 같은 도전 물질로 이루어진 게이트(115)를 형성한 후, 이온 주입 공정을 이용하여 p+소오스(110) 및 드레인(105)을 형성함으로써, 기판(101)에 M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(120)를 형성한다.
상기 P-MOS 트랜지스터(120)가 형성된 결과물의 상부에 산화물로 이루어진 절연막을 형성한 후, 사진 식각 방법을 사용하여 상기 소오스(110) 및 드레인(105)의 일측 상부를 각각 노출시키는 개구부들을 형성한다. 이어서, 상기 개구부들이 형성된 결과물의 상부에 티타늄, 질화티타늄, 텅스텐 및 질화물 등으로 이루어진 제1 금속층(135)을 증착한 후 제1 금속층(135)을 사진 식각 방법으로 패터닝한다. 이와 같이 패터닝된 제1 금속층(135)은 도 7에 도시한 바와 같이, 상기 P-MOS 트랜지스터(120)의 드레인(105)으로부터 지지층(170)을 지지하는 제1 앵커(171)까지 연장되는 드레인 패드(132), 상기 게이트(115)에 접속되는 게이트 라인(133) 및 상기 소오스(110)에 접속되는 소오스 라인(134)을 포함한다.
상기 제1 금속층(135) 및 기판(101)의 상부에는 제1 보호층(140)이 형성된다. 제1 보호층(140)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법으로 약 8000Å 정도의 두께를 가지도록 형성한다. 제1 보호층(140)은 후속하는 공정의 영향으로 인하여 상기 P-MOS 트랜지스터(120)가 내장된 기판(101)이 손상을 입게 되는 것을 방지한다.
제1 보호층(140)의 상부에는 제2 금속층(145)이 형성된다. 제2 금속층(145)은 티타늄을 스퍼터링 방법을 사용하여 약 300Å 정도의 두께로 티타늄층을 형성한 후, 상기 티타늄층의 상부에 질화티타늄을 물리 기상 증착 방법(PVD)을 사용하여 약 1200Å 정도의 두께를 갖는 질화티타늄층을 형성함으로써 완성된다. 제2 금속층(145)은 광원으로부터 입사되는 광이 거울(260)뿐만 아니라, 거울(260)이 덮고 있는 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(100)에 광전류가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 제2 금속층(145) 중 후속 공정에서 비어 홀(270)이 형성될 부분, 즉 그 아래에 제1 금속층(135)의 드레인 패드가 형성되어 있는 부분을 식각하여 제2 금속층(145)에 홀(147)을 형성한다.
상기 제2 금속층(145)의 상부에는 제2 보호층(150)이 적층된다. 제2 보호층(150)은 인 실리케이트 유리(PSG)를 화학 기상 증착 방법을 사용하여 약 2000Å 정도의 두께를 갖도록 형성한다. 제2 보호층(150)은 후속하는 공정 동안 상기 기판(101) 및 기판(101) 상에 형성된 상기 결과물들이 손상을 입는 것을 방지한다.
제2 보호층(150)의 상부에는 제1 식각 방지층(155)이 적층된다. 제1 식각 방지층(155)은 제2 보호층(150) 및 상기 액티브 매트릭스(100) 상의 결과물들이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다. 제1 식각 방지층(155)은 산화규소(SiO2) 또는 오산화인(P2O5) 등의 저온 산화물(LTO)로 이루어진다. 제1 식각 방지층(155)은 저압 화학 기상 증착(LPCVD) 방법을 사용하여 약 350∼450℃ 정도의 온도에서 약 0.2∼0.8㎛ 정도의 두께를 갖도록 형성한다.
제1 식각 방지층(155)의 상부에는 폴리실리콘층(156)이 적층된다. 폴리실리콘층(156)은 약 500℃ 이하의 온도에서 저압 화학 기상 증착(LPCVD) 방법을 사용하여 약 0.2∼1.0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 상기 폴리실리콘층(156)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 패터닝하여, 폴리실리콘층(156)의 표면 중 가장 높은 부위, 바람직하게는 그 아래에서 게이트 라인(133)과 소오스 라인(134)이 교차되는 부위를 노출시킨다. 이어서, 상기 제1 포토레지스트를 마스크로 이용하여 폴리실리콘층(156)의 노출된 부위에 N형 불순물, 예컨대 인(P)이나 비소(As)를 이온 주입한 후, 제1 포토레지스트를 제거한다. 일반적으로, 불순물로 도핑된 폴리실리콘층의 산화율은 상기 도핑된 불순물의 농도가 높을수록 증가하고, 폴리실리콘층에 인이 첨가되면 폴리실리콘층의 결정립과 결정립계 사이에서 인의 분리가 진행된다. 따라서, 이러한 분리 현상에 의하여 폴리실리콘층(156)의 결정립계 부근의 불순물 농도가 결정립에 비해 높아진다.
도 9b를 참조하면, 산화 공정을 실시하여 상기와 같이 국부적인 농도 차를 갖는 폴리실리콘층(156)을 산화시킨다. 그 결과, 폴리실리콘층(156)의 결정립과 결정립계에 성장하는 산화막(157)의 두께에 차이가 발생한다. 즉, 폴리실리콘층(156)의 결정립계 부근에서 보다 두꺼운 산화막(157)이 성장하게 된다.
도 9c를 참조하면, 상기 산화막(157)을 결정립 부분의 폴리실리콘층(156)이 노출될 때까지 건식 식각한다.
도 9d를 참조하면, 남아 있는 산화막(157)을 마스크로 이용하여 결정립 부분의 폴리실리콘층(156)을 식각함으로써 복수 개의 초미세 결정립 구멍(158)을 형성한다. 바람직하게는, 상기 산화막(157)에 대해 높은 식각 선택비와 높은 이방성을 갖고 폴리실리콘층(156)을 반응성 이온 식각한다. 그 결과, 복수 개의 초미세 결정립 구멍(158)은 폴리실리콘층(156)의 표면 중 가장 높은 부위, 즉 그 하부에서 게이트 라인(133)과 소오스 라인(134)이 교차되는 부위에 형성된다.
도 9e를 참조하면, 상기와 같이 복수 개의 초미세 결정립 구멍(158)을 갖는 폴리실리콘층(156)의 상부에 제2 식각 방지층(159)을 적층한다. 제2 식각 방지층(159)은 복수 개의 초미세 결정립 구멍(158)을 갖는 폴리실리콘층(156)이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다. 제2 식각 방지층(159)은 산화규소(SiO2) 또는 오산화인(P2O5) 등의 저온 산화물(LTO)로 이루어진다. 제2 식각 방지층(159)은 저압 화학 기상 증착(LPCVD) 방법을 사용하여 약 350∼450℃ 정도의 온도에서 약 0.2∼0.8㎛ 정도의 두께를 갖도록 형성한다. 따라서, 기판(101), 제1 금속층(135), 제1 보호층(140), 제2 금속층(145), 제2 보호층(150), 제1 식각 방지층(155), 폴리실리콘층(156) 그리고 제2 식각 방지층9159)을 포함하는 액티브 매트릭스(100)가 완성된다.
상기 제2 식각 방지층(159)의 상부에는 제1 희생층(160)이 적층된다. 제1 희생층(160)은 액츄에이터(210)를 구성하는 박막들의 적층을 용이하게 하는 기능을 수행한다. 제1 희생층(160)은 폴리실리콘을 약 500℃ 이하의 온도에서 저압 화학 기상 증착(LPCVD) 방법을 사용하여 약 2.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 제1 희생층(160)의 표면을 화학 기계적 연마(CMP) 방법을 이용하여 연마함으로써 제1 희생층(160)이 약 1.1㎛ 정도의 두께를 갖도록 그 표면을 평탄화시킨다.
도 9f는 제1 희생층(160)을 패터닝한 상태를 나타내는 평면도이다. 도 9e 및 도 9f를 참조하면, 제1 희생층(160)의 상부에 제2 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 상기 제2 포토레지스트를 마스크로 이용하여 제1 희생층(160) 중 아래에 제2 금속층(145)의 홀(147)이 형성된 부분 및 이와 양측으로 인접한 부분들을 식각하여 제2 식각 방지층(159)의 일부를 노출시킴으로써, 후에 형성되는 지지층(170)을 지지하는 제1 앵커(171) 및 제2 앵커들(172a, 172b)이 형성될 위치를 만든다. 따라서, 상기 제2 식각 방지층(159)이 소정의 거리만큼 이격된 3 개의 사각형의 형상으로 노출된다. 이어서, 상기 제2 포토레지스트를 제거한다.
도 9g를 참조하면, 제1층(169)은 상기와 같이 사각형으로 노출된 제2 식각 방지층(159)의 상부 및 제1 희생층(160)의 상부에 적층된다. 제1층(169)은 질화물과 같은 경질의 물질을 저압 화학 기상 증착(LPCVD) 방법으로 약 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 상기 제1층(169)은 후에 지지 요소(175)로 패터닝된다.
하부 전극층(179)은 제1층(179)의 상부에 적층된다. 하부 전극층(179)은 백금(Pt), 탄탈륨(Ta) 또는 백금-탄탈륨(Pt-Ta) 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 하부 전극층(179)은 후에 외부로부터 제1 신호(화상 신호)가 인가되며 거울상의 'ㄷ'자의 형상을 갖는 하부 전극(180)으로 패터닝된다.
상기 하부 전극층(179)의 상부에는 PZT 또는 PLZT 등의 압전 물질로 이루어진 제2층(189)이 적층된다. 바람직하게는, 상기 제2층(189)은 졸-겔법으로 제조된 PZT를 스핀 코팅하여 약 0.4㎛ 정도의 두께를 가지도록 형성한다. 이어서, 상기 제2층(189)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 제2층(189)은 후에 제1 상부 전극(200)과 하부 전극(180) 사이에 발생하는 제1 전기장에 의하여 변형을 일으키는 제1 변형층(190) 및 제2 상부 전극(210)과 하부 전극(180) 사이에 발생하는 제2 전기장에 의하여 변형을 일으키는 제2 변형층(191)으로 패터닝된다.
상부 전극층(199)은 제2층(189)의 상부에 적층된다. 상부 전극층(199)은 백금, 탄탈륨, 은 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 갖게 형성한다. 상부 전극층(199)은 후에 제2 신호(바이어스 신호)가 각기 인가되며 소정의 거리만큼 이격되는 제1 상부 전극(200) 및 제2 상부 전극(201)으로 패터닝된다.
도 9h를 참조하면, 상기 상부 전극층(199)의 상부에 제3 포토레지스트(도시되지 않음)를 도포하고 이를 패터닝한 후, 상기 제3 포토레지스트를 마스크로 이용하여 상기 상부 전극층(199)을 각기 사각 평판의 형상, 바람직하게는 직사각 평판의 형상을 가지며, 서로 소정의 거리만큼 이격되어 나란하게 형성된 제1 상부 전극(200) 및 제2 상부 전극(201)으로 패터닝한다. 제1 및 제2 상부 전극(200, 201)에는 각기 외부로부터 후에 형성되는 공통 전극선(240)을 통하여 제2 신호가 인가된다. 이어서, 상기 제3 포토레지스트를 제거한다.
계속하여, 상부 전극층(199)을 패터닝하는 방법과 동일한 방법으로 제2층(189)을 패터닝하여 각기 직사각 평판의 형상을 가지며, 서로 소정의 거리만큼 분리되어 나란하게 형성된 제1 변형층(190) 및 제2 변형층(191)을 형성한다. 이 경우, 도 5에 도시한 바와 같이 제1 및 제2 변형층(190, 191)은 각기 제1 및 제2 상부 전극(200, 201)보다 약간 넓은 직사각 평판의 형상을 갖도록 패터닝된다.
이어서, 상부 전극층(199)을 패터닝하는 방법과 동일한 방법으로 하부 전극층(179)을 패터닝하여 후에 형성되는 지지 라인(174)에 대하여 거울상의 'ㄷ'자의 형성을 가지며, 제1 앵커(171)를 향하여 계단형으로 형성된 돌출부를 갖는 하부 전극(180)을 형성한다. 이 경우, 상기 하부 전극(180)의 2개의 암들은 각기 제1 및 제2 변형층(190, 191)보다 넓은 면적의 직사각 평판의 형상을 갖는다
또한, 하부 전극층(179)을 패터닝할 때, 상기 제1층(169)의 일측 상부에 하부 전극(180)과는 수직한 방향으로 공통 전극선(240)이 하부 전극(180)과 동시에 형성된다. 공통 전극선(240)은 후에 형성되는 지지 라인(174)의 상부에 하부 전극(180)과 소정의 거리만큼 이격되어 형성된다. 따라서, 제1 및 제2 상부 전극(200, 201), 제1 및 제2 변형층(190, 191), 그리고 하부 전극(180)을 포함하는 액츄에이터(210)가 완성된다.
계속하여, 제1층(169)을 패터닝하여 지지층(170), 지지 라인(174), 제1 앵커(171) 그리고 제2 앵커들(172a, 172b)을 포함하는 지지 요소(175)를 형성한다. 이 때, 제1층(169) 중 상기 3개의 사각형으로 노출된 제2 식각 방지층(159)에 접촉되는 부분 중 양측부는 제2 앵커들(172a, 172b)이 되며, 중앙부는 제1 앵커(171)가 된다. 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 각기 사각 상자의 형상을 가지며, 제1 앵커(171)의 아래에는 제2 금속층(145)의 홀(147) 및 제1 금속층(135)의 드레인 패드(132)가 형성되어 있다.
상기 제1 및 제2 상부 전극(200, 201)은 각기 지지층(170) 중 지지 라인(174)과 직교하는 방향으로 수평하게 연장된 2개의 암들의 상부에 서로 나란하게 형성된다. 따라서, 제1 앵커(171)는 하부 전극(180) 사이의 하부에 형성되며, 제2 앵커들(172a, 172b)은 각기 하부 전극(180)의 외측 하부에 형성된다.
도 9i를 참조하면, 상기 지지층(170) 및 지지 라인(174)을 포함하는 지지 요소(175)의 상부 및 액츄에이터(210)의 상부에 제4 포토레지스트(도시되지 않음)를 도포하고 이를 패터닝하여 지지 라인(174) 상에 형성된 공통 전극선(240)으로부터 제1 상부 전극(200) 및 제2 상부 전극(201)의 일부를 노출시킨다. 이 때, 제1 앵커(171)로부터 하부 전극(180)의 돌출부들까지도 함께 노출된다.
이어서, 상기 노출된 부분에 아몰퍼스 실리콘 또는 저온 산화물인 산화규소(SiO2) 또는 오산화인(P2O5) 등을 증착하고 이를 패터닝함으로써, 제1 상부 전극(200)의 일부로부터 제1 변형층(190) 및 하부 전극(180)을 통하여 지지층(170)의 일부까지 제1 절연층(220)을 형성하고, 동시에 제2 상부 전극(201)의 일부로부터 제2 변형층(191) 및 하부 전극(180)을 통하여 지지층(170)의 일부까지 제2 절연층(221)을 형성한다. 제1 절연층(220) 및 제2 절연층(221)은 저압 화학 기상 증착 방법(LPCVD) 방법을 사용하여 각기 약 0.2∼0.4㎛ 정도, 바람직하게는 0.3㎛ 정도의 두께를 갖도록 형성한다.
도 9j는 비어 컨택(280)을 형성한 상태를 나타내는 도면이다. 도 9i 및 도 9j를 참조하면, 아래에 제2 금속층(145)의 홀(147) 및 제1 금속층(135)의 드레인 패드(132)가 형성된 부분인 제1 앵커(171)의 중앙으로부터 제1 앵커(171), 제2 식각 방지층(159), 폴리실리콘층(156), 제1 식각 방지층(155), 제2 보호층(150) 및 제1 보호층(140)을 식각하여 드레인 패드(132)까지 비어 홀(270)을 형성한 후, 드레인 패드(132)로부터 비어 홀(270)을 통하여 하부 전극(180)의 돌출부들까지 비어 컨택(280)을 형성한다. 이와 동시에, 제1 상부 전극(200)으로부터 제1 절연층(220) 및 지지층(170)의 일부를 통하여 공통 전극선(240)까지 제1 상부 전극 연결 부재(230)와 제2 상부 전극(201)으로부터 제2 절연층(221) 및 지지층(170)의 일부를 통하여 공통 전극선(240)까지 제2 상부 전극 연결 부재(231)가 형성된다.
상기 비어 컨택(280), 제1 및 제2 상부 전극 연결 부재(230, 231)는 각기 백금 또는 백금-탄탈륨을 스퍼터링 방법 또는 화학 기상 증착 방법을 사용하여 약 0.1∼0.2㎛ 정도의 두께를 갖도록 증착시킨 후, 상기 증착된 금속을 패터닝하여 형성한다. 제1 및 제2 상부 전극 연결 부재(230, 231)는 각기 제1 및 제2 상부 전극(200, 201)과 공통 전극선(240)을 연결하며, 하부 전극(180)은 비어 컨택(280)을 통하여 드레인 패드(132)와 연결된다.
도 9k를 참조하면, 액츄에이터(210) 및 지지 요소(175)의 상부에 폴리실리콘을 저압 화학 기상 증착 방법을 사용하여 액츄에이터(210)를 완전히 덮을 수 있도록 충분한 높이를 갖는 제2 희생층(300)을 형성한다. 이어서, 상기 제2 희생층(300)의 상부가 평탄한 면을 갖도록 화학 기계적 연마(CMP) 방법을 이용하여 제2 희생층(300)의 표면을 평탄화시킨다. 계속하여, 거울(260) 및 포스트(250)를 형성하기 위하여 제2 희생층(300)을 패터닝함으로써, 상기 거울상의 'ㄷ'자의 하부 전극(180) 중 지지 라인(174)과 인접하지 않고 평행하게 형성된 부분의 일부(즉, 그 상부에 제1 및 제2 상부 전극(200, 201)이 형성되지 않은 부분)를 노출시킨다. 다음에, 상기 노출된 하부 전극(180)의 일부 및 제2 희생층(300)의 상부에 반사성을 갖는 알루미늄(Al)과 같은 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 사용하여 증착하고 상기 증착된 금속을 패터닝하여 사각 평판의 형상을 갖는 거울(260)과 거울(260)을 지지하는 포스트(250)를 동시에 형성한다.
그리고, 플루오르화 크세논(XeF2) 또는 플루오르화 브롬(BrF2)을 사용하여 상기 제1 희생층(260) 및 제2 희생층(300)을 제거하고 세정 및 건조 처리를 수행하여 도 6에 도시한 바와 같은 AMA 소자를 완성한다. 상기와 같이 제2 희생층(300)이 제거되면 제2 희생층(300)의 위치에 제2 에어 갭(310)이 형성되고 제1 희생층(160)이 제거되면 제1 희생층(160)의 위치에 제1 에어 갭(165)이 형성된다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 MOS 트랜지스터(120), 제1 금속층(120)의 드레인 패드(132) 및 비어 컨택(280)을 통해 하부 전극(180)에 인가되며, 동시에, 제1 및 제2 상부 전극(200, 201)에는 각기 외부로부터 공통 전극선(240)을 통하여 제2 신호가 인가되어, 제1 상부 전극(200)과 하부 전극(180) 사이에 전위차에 따른 제1 전기장이 발생하며, 제2 상부 전극(201)과 하부 전극(180) 사이에 전위차에 따른 제2 전기장이 발생한다. 상기 제1 전기장에 의하여 제1 상부 전극(200)과 하부 전극(180) 사이에 형성된 제1 변형층(190)이 변형을 일으키며, 동시에 상기 제2 전기장에 의하여 제2 상부 전극(201)과 하부 전극(180) 사이에 형성된 제2 변형층(191)이 변형을 일으킨다.
제1 및 제2 변형층(190, 191)이 각기 제1 전기장 및 제2 전기장에 대하여 직교하는 방향으로 수축함에 따라 제1 및 제2 변형층(190, 191)을 포함하는 액츄에이터(210)는 소정의 각도로 휘게 된다. 광원으로부터 입사되는 빛을 반사하는 거울(260)은 포스트(250)에 의해 지지되어 액츄에이터(210)의 상부에 형성되어 있으므로 액츄에이터(210)와 함께 경사진다. 따라서, 거울(260)은 입사광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
본 발명에 따른 박막형 광로 조절 장치 및 그 제조 방법에 있어서, 폴리실리콘층에 N형 불순물을 첨가하면 상기 폴리실리콘층의 결정립과 결정립계 사이에 불순물의 분리가 진행되어 산화 공정시 상기 결정립계 부근에서 보다 두꺼운 산화막이 성장되는 것을 이용하여, 액티브 매트릭스의 표면 형상 중 가장 높은 부위에 복수 개의 초미세 결정립 구멍을 갖는 폴리실리콘층을 형성한다. 이러한 복수 개의 초미세 결정립 구멍은 폴리실리콘층의 표면 중 가장 높은 부위에만 형성되고 액츄에이터를 지지하는 지지층은 이렇게 제조된 복수 개의 초미세 결정립 구멍을 갖는 폴리실리콘층의 상부에 형성되므로, 지지층과 그 하부에 있는 액티브 매트릭스의 표면 형상 중 가장 높은 부분과의 접촉 면적이 현저히 감소된다. 따라서, 액츄에이터를 지지하는 지지층과 액티브 매트릭스의 표면 형상 중 가장 높은 부분이 서로 붙어 버리는 스티킹 현상이 현저하게 감소됨으로써, 화소의 포인트 결함을 최소화할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 트랜지스터(120)가 내장되고 상기 트랜지스터(120)의 드레인(105)으로부터 연장되는 드레인 패드(132)를 갖는 제1 금속층(135)을 포함하는 액티브 매트릭스(100);
    상기 액티브 매트릭스(100)의 상부에 형성된 제1 식각 방지층(155);
    상기 제1 식각 방지층(155)의 상부에 형성되며, 그 표면 중 가장 높은 부위에 복수 개의 초미세 결정립 구멍(158)을 갖는 폴리실리콘층(156);
    상기 폴리실리콘층(156)의 상부에 형성된 제2 식각 방지층(159);
    상기 제2 식각 방지층(159)의 상부에 형성된 지지 라인(174), 상기 지지 라인(174)과 일체로 형성되며 사각 고리의 형상을 갖는 지지층(170) 및 상기 지지층(170)을 지지하는 제1 앵커(171) 및 제2 앵커들(172a, 172b)을 포함하는 지지 수단(175);
    상기 지지 수단(175)의 상부에 형성되며, 하부 전극(180), 제1 변형층(190), 제2 변형층(191), 제1 상부 전극(200) 및 제2 상부 전극(201)을 갖는 액츄에이터(210); 그리고
    상기 액츄에이터(210)의 상부에 형성된 거울을 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.
  2. 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스를 제공하는 단계;
    상기 액티브 매트릭스의 상부에 제1 식각 방지층 및 폴리실리콘층을 형성하는 단계;
    상기 폴리실리콘층의 표면 중 가장 높은 부위에 복수 개의 초미세 결정립 구멍을 형성하는 단계;
    상기 폴리실리콘층의 상부에 제2 식각 방지층을 형성하는 단계;
    상기 제2 식각 방지층의 상부에 제1 희생층을 형성하고 패터닝하는 단계;
    상기 제1 희생층의 상부에 제1층, 하부 전극층, 제2층 및 상부 전극층을 형성하는 단계;
    상기 상부 전극층, 상기 제2층 및 상기 하부 전극층을 패터닝하여 하부 전극, 제1 변형층, 제2 변형층, 제1 상부 전극 및 제2 상부 전극을 포함하는 액츄에이터를 형성하는 단계;
    상기 제1층을 패터닝하여 지지 라인, 지지층 그리고 제1 앵커 및 제2 앵커들을 포함하는 지지 수단을 형성하는 단계; 그리고
    상기 액츄에이터의 상부에 거울을 형성하는 단계를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  3. 제2항에 있어서, 상기 복수 개의 초미세 결정립 구멍을 형성하는 단계는, ⅰ) 상기 폴리실리콘층의 표면 중 가장 높은 부위를 불순물로 도핑시키는 단계, ⅱ) 산화 공정을 실시하여 상기 폴리실리콘층의 상부에 산화막을 형성하는 단계, ⅲ) 결정립 부분의 폴리실리콘층이 노출될 때까지 상기 산화막을 식각하는 단계, 그리고 ⅳ) 상기 산화막을 마스크로 이용하여 상기 결정립 부분의 폴리실리콘층을 식각하여 상기 복수 개의 초미세 결정립 구멍을 형성하는 단계를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  4. 제3항에 있어서, 상기 불순물로 도핑시키는 단계는 인(P)이나 비소(As)와 같은 N형 불순물을 사용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  5. 제3항에 있어서, 상기 산화막을 마스크로 이용하여 상기 폴리실리콘층을 식각하는 단계는 상기 산화막에 대해 높은 식각 선택비와 높은 이방성을 갖고 상기 폴리실리콘층을 반응성 이온 식각하는 단계인 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
KR1019980026306A 1998-06-30 1998-06-30 박막형 광로 조절 장치 및 그 제조 방법 KR100270993B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980026306A KR100270993B1 (ko) 1998-06-30 1998-06-30 박막형 광로 조절 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026306A KR100270993B1 (ko) 1998-06-30 1998-06-30 박막형 광로 조절 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20000004788A true KR20000004788A (ko) 2000-01-25
KR100270993B1 KR100270993B1 (ko) 2000-11-01

Family

ID=19542626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026306A KR100270993B1 (ko) 1998-06-30 1998-06-30 박막형 광로 조절 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100270993B1 (ko)

Also Published As

Publication number Publication date
KR100270993B1 (ko) 2000-11-01

Similar Documents

Publication Publication Date Title
KR100270993B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100270996B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100270990B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100265951B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100276664B1 (ko) 박막형 광로조절 장치 및 그 제조 방법
KR100276665B1 (ko) 박막형 광로조절 장치 및 그 제조방법_
KR100270991B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100270995B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100276666B1 (ko) 박막형 광로조절 장치
KR100270998B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100270992B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR20000004783A (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR20000004799A (ko) 박막형 광로 조절 장치
KR20000004787A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000004801A (ko) 광효율을 향상시킬 수 있는 박막형 광로 조절 장치의 제조 방법
KR20000044202A (ko) 화소의 포인트 결함을 방지할 수 있는 박막형 광로조절 장치의제조방법
KR20000004800A (ko) 박막형 광로 조절 장치
KR20000032305A (ko) 박막형 광로조절 장치의 제조 방법
KR20000024882A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000024883A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000004785A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000004786A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000044208A (ko) 박막형 광로조절 장치 및 그 제조방법
KR20000031953A (ko) 광효율을 향상시킬 수 있는 박막형 광로조절 장치의 제조방법
KR20000003886A (ko) 박막형 광로 조절 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee