KR20000003155A - Compatible clamp signal generating circuit of high definition television - Google Patents
Compatible clamp signal generating circuit of high definition television Download PDFInfo
- Publication number
- KR20000003155A KR20000003155A KR1019980024316A KR19980024316A KR20000003155A KR 20000003155 A KR20000003155 A KR 20000003155A KR 1019980024316 A KR1019980024316 A KR 1019980024316A KR 19980024316 A KR19980024316 A KR 19980024316A KR 20000003155 A KR20000003155 A KR 20000003155A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- video
- level
- output
- clamp
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
Abstract
Description
본 발명은 고화질 텔레비전(HDTV)의 비디오 계통에 사용되는 클램프신호 발생회로에 관한 것으로, 특히 고화질 텔레비전에서 현행의 텔레비전신호(NTSC, PAL, 혹은 SECAM등)를 수용할 수 있도록 하는 호환 클램프신호 발생회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clamp signal generating circuit used in a video system of a high definition television (HDTV). In particular, a compatible clamp signal generating circuit can accommodate a current television signal (NTSC, PAL, or SECAM) in a high definition television. It is about.
일반적으로 텔레비전에서 '클램프(CLAMP)'란 영상신호가 송신회로를 통과할 때 제거된 DC성분을, 영상신호를 디스플레이소자에 인가하기 전에 다시 재생해서, 올바른 밝기의 영상을 재현할 수 있도록 하는 것으로, 이를 위한 클램프 회로에서는 입력된 영상신호의 DC 레벨을 일정하게 하여 DC 레벨이 변동되는 것을 방지하도록 한다.In general, a 'CLAMP' in a television means that a DC component removed when a video signal passes through a transmitting circuit is reproduced before the video signal is applied to a display device, thereby reproducing an image of correct brightness. In this clamp circuit, the DC level of the input video signal is made constant to prevent the DC level from being changed.
즉, 클램프 회로는 클램프펄스에 의해 제공되는 타이밍에 DC레벨을 클램핑(clamping)하는데, 동기펄스의 바닥 레벨(싱크 팁)을 클램프 레벨로서 일정하게 유지하는 싱크 팁 클램프(sync tip clamp)와, 백 포치부분에 클램프펄스를 가해 페데스탈(pedestal)레벨에서 클램프되도록 하는 백 포치 클램프(back porch clamp)가 있다.That is, the clamp circuit clamps the DC level at the timing provided by the clamp pulse, which includes a sync tip clamp that maintains the bottom level (sink tip) of the synchronous pulse as the clamp level, and a back. There is a back porch clamp that applies a clamp pulse to the porch section so that it is clamped at the pedestal level.
한편, CCIR601로 규정된 현행의 텔레비전 방식(NTSC, PAL, SECAM)에서 수평동기신호는 2치레벨(페데스탈레벨과 부(-)레벨)을 갖도록 규정되어 있으나, 새로이 관심을 끌고 있는 고화질 텔레비전(HDTV)에서는 수평동기신호가 3치레벨(페데스탈레벨, 부(-)레벨, 및 정(+)레벨)을 갖도록 권고되어 있다.On the other hand, in the current television system (NTSC, PAL, SECAM) defined by CCIR601, the horizontal synchronization signal is defined to have a binary level (pedestal level and negative level), but it is newly attracting high-definition television (HDTV). ), It is recommended that the horizontal synchronization signal have three levels (pedestal level, negative level, and positive level).
따라서, 고화질 텔레비전에서는 3치레벨에 대응하는 클램프펄스 발생회로가 요구되며, 특히 호환성(compatability)을 위해 현행 아날로그 텔레비전방식의 2치레벨과 HDTV방식의 3치레벨을 모두 지원할 수 있는 클램프신호 발생회로가 요구된다.Therefore, a high-definition television requires a clamp pulse generation circuit corresponding to the three-level level, and in particular, a clamp signal generation circuit capable of supporting both the current analog television type binary level and the HDTV type three level level for compatibility. Is required.
도 1에는 상기한 클램프펄스가 적용될 고화질 텔레비전의 비디오 계통이 도시되어 있다. 즉, 비디오 스위칭부(11)는 다수의 비디오 입력단(미도시) 중 하나의 입력단을 선택하여 R,G,B 비디오신호를 비디오 프리앰프(12)로 전달하고, 비디오 프리앰프(12)는 이 R,G,B 비디오신호를 AC 증폭하며, 비디오 출력앰프(13)는 비디오 프리앰프(12)에서 출력된 비디오신호를 CRT(14)의 캐소드단을 구동할 수 있을 정도의 레벨로 증폭한다.1 shows a video system of a high definition television to which the above clamp pulses are applied. That is, the video switching unit 11 selects one input terminal among a plurality of video input terminals (not shown), and transmits R, G, and B video signals to the video preamplifier 12, and the video preamplifier 12 The R, G, and B video signals are AC amplified, and the video output amplifier 13 amplifies the video signal output from the video preamplifier 12 to a level sufficient to drive the cathode end of the CRT 14.
여기서, 본 발명에서는 디스플레이소자로 CRT를 언급하였으나, 디스플레이소자는 이에 한정되지 아니하며 평판 디스플레이소자인 '액정 표시소자(LCD)' 또는 '플라즈마 표시소자(PDP)'를 사용할 수도 있다.In the present invention, the CRT is referred to as a display device, but the display device is not limited thereto, and a liquid crystal display device (LCD) or a plasma display device (PDP), which is a flat panel display device, may be used.
한편, 비디오 프리앰프(12)로는 비디오신호에 포함된 동기신호를 블랭킹시키기 위한 블랭킹펄스와 비디오신호의 DC 레벨을 일정하게 재생시키기 위한 클램프펄스가 인가되는 바, 동기 스위칭부(17)는 다수의 비디오 입력단 중 비디오 스위칭부(11)에 의해 선택된 비디오신호의 동기신호를 선택하여 동기신호 처리부(18)로 인가하고, 상기 동기신호를 처리하여 부레벨을 검출함으로 그 동기신호의 부레벨을 기준으로 블랭킹펄스를 생성한 후 비디오 프리앰프(12)로 인가한다. 클램프신호 발생부(19)는 클램프펄스를 생성하여 상기 비디오 프리앰프(12)로 인가한다.Meanwhile, a blanking pulse for blanking the sync signal included in the video signal and a clamp pulse for constantly reproducing the DC level of the video signal are applied to the video preamplifier 12. Among the video inputs, the synchronization signal of the video signal selected by the video switching unit 11 is selected and applied to the synchronization signal processing unit 18, and the synchronization signal is processed to detect a sublevel, based on the sublevel of the synchronization signal. The blanking pulse is generated and applied to the video preamplifier 12. The clamp signal generator 19 generates a clamp pulse and applies the clamp pulse to the video preamplifier 12.
또한, OSD 프로세서(15)는 CRT 화면에 R,G,B 비디오신호와 함께 온스크린디스플레이(On Screen Display: OSD) 화면을 디스플레이하기 위하여, 비디오 프리앰프(12)로 OSD 데이터와 게인신호를 제공하며, 비디오 바이어스부(16)는 비디오 출력앰프(13)에서 출력되는 R,G,B 비디오신호의 바이어스를 조정하기 위하여 R,G,B 바이어스신호(Rbias, Gbias, Bbias)를 제공한다.In addition, the OSD processor 15 provides OSD data and a gain signal to the video preamplifier 12 to display an On Screen Display (OSD) screen together with the R, G, and B video signals on the CRT screen. The video bias unit 16 provides R, G, and B bias signals (R bias , G bias , and B bias ) to adjust the bias of the R, G, and B video signals output from the video output amplifier 13. do.
그러나, 상기와 같은 고화질 텔레비전의 비디오 계통에서, 클램프신호 발생부는 단지 3치레벨의 동기신호에 대응되는 클램프펄스 또는 2치레벨의 동기신호에 대응되는 클램프펄스만을 생성할 수 있을 뿐이고, 2치레벨과 3치레벨의 동기신호에 모두 대응되는 클램프펄스를 생성하기 위한 회로는 아직까지 공개된 적이 없다. 따라서, 간단한 구성으로 현행 텔레비전에서의 2치레벨의 동기신호와 고화질 텔레비전에서의 3치레벨의 동기신호를 모두 지원할 수 있는 호환 클램프신호 발생회로의 개발이 요구되고 있다.However, in the video system of the high definition television as described above, the clamp signal generator can only generate the clamp pulse corresponding to the synchronous signal of the three level level or the clamp pulse corresponding to the synchronous signal of the binary level, and the binary level. A circuit for generating a clamp pulse corresponding to both the synchronous signal and the trilevel level has not been disclosed yet. Therefore, the development of a compatible clamp signal generation circuit capable of supporting both a binary level synchronization signal in a current television and a trilevel level synchronization signal in a high definition television with a simple configuration is required.
따라서, 본 발명은 상기와 같은 필요성을 충족시키기 위하여 안출된 것으로서, 2치레벨의 동기신호와 3치레벨의 동기신호를 모두 지원하는 호환 클램프펄스를 생성하여, 고화질 텔레비전을 통해서 현행 지상파방송을 시청할 수 있도록 하는 고화질 텔레비전의 호환 클램프신호 발생회로를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to meet the above needs, and generates a compatible clamp pulse that supports both the two-level synchronization signal and the three-level synchronization signal, to watch the current terrestrial broadcasting through high-definition television. An object of the present invention is to provide a compatible clamp signal generating circuit of a high definition television.
상기와 같은 목적을 달성하기 위한 본 발명은, 블랭킹펄스와 클램프펄스를 기준으로 R,G,B 비디오신호를 신호처리하고 증폭하는 비디오 프리앰프와, 상기 비디오 프리앰프에서 증폭된 R,G,B 비디오신호를 증폭하여 디스플레이소자로 출력하는 비디오 출력앰프를 포함하며 구성된 고화질 텔레비전의 비디오 계통에 있어서, 상기 비디오신호의 페데스탈레벨 구간에서 레벨검출신호를 출력하는 레벨 검출기; 수평동기신호와 비디오신호를 입력받아 동기신호의 부레벨 구간을 검출하여 동기검출신호를 출력하는 동기신호 처리부; 상기 레벨검출신호와 동기검출신호의 타이밍을 비교하여 백 포치부분의 레벨검출신호를 출력하는 타이밍 비교부; 및 상기 타이밍 비교부에서 출력되는 백 포치부분의 레벨검출신호 기간에 포함되는 클램프펄스를 상기 비디오 프리앰프로 출력하는 클램프펄스 출력부로 구성된 것을 특징으로 한다.The present invention for achieving the above object, the video preamplifier for processing and amplifying the R, G, B video signal based on the blanking pulse and the clamp pulse, and the R, G, B amplified by the video preamplifier A video system of a high definition television comprising a video output amplifier for amplifying a video signal and outputting the same to a display element, the video system comprising: a level detector for outputting a level detection signal in a pedestal level section of the video signal; A synchronization signal processor for receiving a horizontal synchronization signal and a video signal and detecting a sublevel section of the synchronization signal to output a synchronization detection signal; A timing comparison unit comparing the timing of the level detection signal with the synchronization detection signal and outputting a level detection signal of the back porch portion; And a clamp pulse output unit configured to output a clamp pulse included in the level detection signal period of the back porch portion output from the timing comparison unit to the video preamplifier.
도 1은 일반적인 고화질 텔레비전의 비디오 계통을 도시한 블록 구성도,1 is a block diagram showing a video system of a general high definition television;
도 2는 본 발명에 따른 고화질 텔레비전의 호환 클램프신호 발생회로를 도시한 블록 구성도,2 is a block diagram showing a compatible clamp signal generation circuit of a high-definition television according to the present invention;
도 3은 고화질 텔레비전(HDTV) 비디오신호가 입력될 때, 도 2의 각 부 신호 파형도,3 is a waveform diagram of each sub-signal of FIG. 2 when a high-definition television (HDTV) video signal is input;
도 4는 일반적인 아날로그 텔레비전(NTSC) 비디오신호가 입력될 때, 도 2의 각 부 신호 파형도이다.4 is a waveform diagram of each sub-signal of FIG. 2 when a general analog television (NTSC) video signal is input.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
11: 비디오 스위칭부 12: 비디오 프리앰프11: video switching unit 12: video preamplifier
13: 비디오 출력앰프 14: CRT13: video output amplifier 14: CRT
15: OSD 프로세서 16: 비디오 바이어스부15: OSD Processor 16: Video Bias
17: 동기 스위칭부 18: 동기신호 처리부17: synchronous switching unit 18: synchronous signal processing unit
19: 클램프신호 발생부 21: A/D 변환부19: clamp signal generator 21: A / D conversion unit
22: 레벨 검출기 23: 동기신호 처리부22: level detector 23: synchronization signal processing unit
24: 타이밍 비교부 25: 클램프펄스 출력부24: timing comparison section 25: clamp pulse output section
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 현행 텔레비전 방식에서의 비디오신호와 HDTV에서의 비디오신호를 간단히 살펴본다. 현행 텔레비전방식에서 NTSC방식일 경우, 복합 비디오신호에서 수평라인(H)과 수평라인(H) 사이에는 도 4에 개략적으로 도시된 바와 같이, 약 10.9μsec의 수평블랭크기간에 약 4.7μsec의 부(-)의 수평동기펄스가 있으며, 이 동기펄스에 선행하여 약 1.5μsec의 프론트 포치(FP: front porch)가 있고, 이 동기펄스에 이어 약 4.7μsec의 백 포치(BP: back porch)가 있다. 이러한 2치레벨의 동기신호에서 클램프펄스는 상기 비디오신호의 백 포치(BP)기간에 위치한다.First, the video signal of the current television system and the video signal of the HDTV will be briefly described. In the current television system, in the NTSC system, in the composite video signal, approximately 4.7 μsec in a horizontal blank period of about 10.9 μsec, as shown schematically in FIG. 4, between the horizontal line H and the horizontal line H. There is a horizontal synchronizing pulse of-), followed by a front porch (FP) of about 1.5 microseconds prior to this synchronizing pulse, and a back porch (BP) of about 4.7 microseconds following this synchronizing pulse. In this binary level synchronization signal, the clamp pulse is located in the back porch (BP) period of the video signal.
한편, HDTV방식의 복합 비디오신호에서 수평라인(H)과 수평라인(H) 사이에는 도 3에 개략적으로 도시된 바와 같이, 약 0.593μsec의 프론트 포치(FP: front porch)와, 약 0.593μsec의 부(-)의 수평동기 펄스, 약 0.593μsec의 정(+)의 수평동기펄스, 및 약 1.943μsec의 백 포치(BP: back porch)가 있다. 이러한 3치레벨의 동기신호에서 클램프펄스는 정(+)의 수평동기펄스 다음의 백 포치(BP)기간에 위치한다.Meanwhile, as shown in FIG. 3, a front porch (FP) and a front porch (FP) of about 0.593 μsec and about 0.593 μsec are shown between the horizontal line H and the horizontal line H in the composite video signal of the HDTV system. There are negative horizontal sync pulses, positive horizontal sync pulses of about 0.593 μsec, and back porch (BP) of about 1.943 μsec. In this tri-level synchronizing signal, the clamp pulse is located in the back porch BP period following the positive horizontal synchronizing pulse.
도 1에는 일반적인 고화질 텔레비전의 비디오 계통이 도시되어 있는 바, 이는 비디오 스위칭부(11)와, 비디오 프리앰프(12), 비디오 출력앰프(13), 디스플레이소자인 CRT(14), OSD 프로세서(15), 비디오 바이어스부(16), 동기 스위칭부(17), 동기신호 처리부(18) 및 클램프신호 발생부(19)로 구성되어 있다.1 shows a video system of a general high definition television, which includes a video switching unit 11, a video preamplifier 12, a video output amplifier 13, a CRT 14 as a display element, and an OSD processor 15. ), A video bias unit 16, a synchronous switching unit 17, a synchronous signal processing unit 18, and a clamp signal generating unit 19.
또한, 도 2에는 본 발명에 따른 호환 클램프신호 발생회로가 도시되어 있는 바, 이는 A/D 변환부(21)와, 레벨 검출기(22), 동기신호 처리부(23), 타이밍 비교부(24) 및 클램프펄스 출력부(25)로 구성되어 있으며, 상기 클램프펄스 출력부(25)에서 출력되는 클램프펄스는 비디오 프리앰프(12)로 제공된다.2 shows a compatible clamp signal generation circuit according to the present invention, which includes an A / D converter 21, a level detector 22, a synchronization signal processor 23, and a timing comparator 24. And a clamp pulse output unit 25, and the clamp pulses output from the clamp pulse output unit 25 are provided to the video preamplifier 12.
도 3을 참조하면서, HDTV 비디오신호가 입력될 때 도 2에 도시된 구성도의 각 부 신호 파형을 살펴보기로 한다.Referring to FIG. 3, when the HDTV video signal is input, each sub-signal waveform of the configuration diagram shown in FIG. 2 will be described.
A/D 변환부(21)로는 R,G,B 비디오신호 중 하나의 비디오신호가 입력되는데, 이는 R,G,B 비디오신호가 수평블랭킹기간에 모두 동일한 동기신호를 포함하고, 하나의 비디오신호만을 신호 처리하여도 같은 결과를 얻을 수 있기 때문이다. A/D 변환부(21)는 입력되는 HDTV 비디오신호를 디지털로 변환하여 레벨 검출기(22)가 동기신호의 페데스탈레벨을 검출할 수 있도록 한다.One of the R, G, and B video signals is input to the A / D converter 21. The R, G, and B video signals all include the same synchronization signal in the horizontal blanking period. This is because the same result can be obtained by only signal processing. The A / D converter 21 converts the input HDTV video signal to digital so that the level detector 22 can detect the pedestal level of the synchronization signal.
한편, 상기 HDTV 비디오신호와 수평동기신호는 동기신호 처리부(23)로 입력되는데, 이 동기신호 처리부(23)는 수평동기신호를 주 동기신호로 하고 HDTV 비디오신호에 포함된 동기신호를 보조 동기신호로 하여, 동기신호에 포함된 부(-)레벨을 검출하고 도 3의 (a)와 같이 액티브 부(-)레벨의 동기검출신호를 출력한다. 즉, 수평동기신호가 입력될 때에는 수평동기신호의 부(-)레벨을 검출하여 동기검출신호를 출력하고, 수평동기신호가 입력되지 않을 때에는 HDTV 비디오신호에 포함된 동기신호의 부(-)레벨을 검출하여 동기검출신호를 출력한다. 물론, 상기한 동기신호 처리부(23)는 액티브 부(-)레벨의 동기검출신호를 반전하여 액티브 정(+)레벨의 동기검출신호를 출력할 수도 있다.On the other hand, the HDTV video signal and the horizontal synchronization signal are input to the synchronization signal processor 23. The synchronization signal processor 23 uses the horizontal synchronization signal as the main synchronization signal and the synchronization signal included in the HDTV video signal as an auxiliary synchronization signal. As a result, the negative level included in the synchronization signal is detected, and the synchronization detection signal of the active negative level is output as shown in FIG. That is, when the horizontal synchronization signal is input, the negative level of the horizontal synchronization signal is detected and the synchronization detection signal is output. When the horizontal synchronization signal is not input, the negative level of the synchronization signal included in the HDTV video signal is output. Is detected and a synchronous detection signal is output. Of course, the sync signal processor 23 may invert the sync signal of the active negative level and output the sync signal of the positive positive level.
상기한 A/D 변환부(21)에서 디지털 변환된 HDTV 비디오신호는 레벨 검출기(22)로 입력되어 페데스탈레벨이 검출되는 바, 레벨 검출기(22)로부터 도 3의 (b)와 같은 액티브 부(-)레벨의 레벨검출신호가 출력된다. 물론, 상기한 레벨 검출기(22)는 액티브 부(-)레벨의 레벨검출신호를 반전하여 액티브 정(+)레벨의 레벨검출신호를 출력할 수도 있다.The HDTV video signal digitally converted by the A / D converter 21 is input to the level detector 22 and the pedestal level is detected. From the level detector 22, the active unit as shown in FIG. Level detection signal of level is output. Of course, the level detector 22 may invert the level detection signal of the active negative level and output the level detection signal of the positive active level.
상기한 레벨 검출기(22)로부터 출력되는 레벨검출신호(도 3의 (b))와 동기신호 처리부(23)로부터 출력되는 동기검출신호(도 3의 (a))는 타이밍 비교부(24)로 입력되어 두 신호가 상호 비교된다. 이때 레벨검출신호의 액티브부분은 동기검출신호의 액티브부분의 앞, 뒤에 위치하는데, 동기검출신호 앞에 위치하는 레벨검출신호의 액티브부분은 동기신호의 프론트 포치를 의미하며, 동기검출신호 뒤에 위치하는 레벨검출신호의 액티브부분은 동기신호의 백 포치를 의미한다. 일반적으로, 클램프펄스는 동기신호의 백 포치에 위치하기 때문에, 타이밍 비교부(24)는 동기신호의 백 포치를 의미하는 레벨검출신호의 액티브부분을 검출하여 도 3의 (c)와 같은 파형을 출력한다.The level detection signal (Fig. 3 (b)) output from the level detector 22 and the sync detection signal (Fig. 3 (a)) output from the synchronization signal processing section 23 are sent to the timing comparison section 24. Input, the two signals are compared with each other. At this time, the active portion of the level detection signal is located before and after the active portion of the synchronization detection signal. The active portion of the level detection signal located before the synchronization detection signal means the front porch of the synchronization signal, and the level located after the synchronization detection signal. The active portion of the detection signal means the back porch of the synchronization signal. In general, since the clamp pulse is located at the back porch of the sync signal, the timing comparator 24 detects the active portion of the level detection signal, which means the back porch of the sync signal, to generate a waveform as shown in FIG. Output
그리고, 클램프펄스 출력부(25)는 타이밍 비교부(24)에서 출력되는 백 포치부분의 레벨검출신호를 입력받아, 도 3의 (d)와 같은 클램프펄스를 생성하여 비디오 프리앰프(12)로 출력한다.The clamp pulse output unit 25 receives the level detection signal of the back porch portion output from the timing comparator 24 to generate a clamp pulse as shown in FIG. 3 (d) to the video preamplifier 12. Output
이하, 도 4를 참조하면서 일반적인 NTSC 비디오신호가 입력될 때, 도 2에 도시된 구성도의 각 부 신호 파형을 살펴보기로 한다.Hereinafter, referring to FIG. 4, when the general NTSC video signal is input, each sub signal waveform of the configuration diagram shown in FIG. 2 will be described.
A/D 변환부(21)는 입력되는 NTSC 비디오신호를 디지털로 변환하여 레벨 검출기(22)가 동기신호의 페데스탈레벨을 검출할 수 있도록 한다. A/D 변환부(21)에서 디지털로 변환된 NTSC 비디오신호는 레벨 검출기(22)에서 페데스탈레벨이 검출되는 바, 레벨 검출기(22)로부터 도 4의 (b)에 도시된 바와 같은 액티브 부(-)레벨의 레벨검출신호가 출력된다. 물론, 상기한 레벨 검출기(22)는 액티브 부(-)레벨의 레벨검출신호를 반전시켜 액티브 정(+)레벨의 레벨검출신호를 출력할 수도 있다.The A / D converter 21 converts the input NTSC video signal to digital so that the level detector 22 can detect the pedestal level of the synchronization signal. The NTSC video signal digitally converted by the A / D converter 21 detects the pedestal level at the level detector 22. From the level detector 22, the active unit (as shown in FIG. Level detection signal of level is output. Of course, the level detector 22 may output an active positive level detection signal by inverting the active detection level detection signal.
한편, NTSC 비디오신호와 수평동기신호는 동기신호 처리부(23)로 입력되는데, 이 동기신호 처리부(23)는 수평동기신호가 입력될 때에는 이 수평동기신호의 부(-)레벨을 검출하여 동기검출신호를 출력하고, 수평동기신호가 입력되지 않을 때에는 비디오신호에 포함된 동기신호의 부레벨을 검출하여 동기검출신호를 출력한다. 즉, 동기신호 처리부(23)는 도 4의 (a)에 도시된 바와 같은 액티브 부(-)레벨의 동기검출신호를 출력하는데, 필요에 따라 이 액티브 부(-)레벨의 동기검출신호를 반전하여 액티브 정(+)레벨의 동기검출신호를 출력할 수도 있다.On the other hand, the NTSC video signal and the horizontal synchronizing signal are input to the synchronizing signal processing unit 23. When the horizontal synchronizing signal is input, the synchronizing signal processing unit 23 detects the negative level of the horizontal synchronizing signal and detects the synchronizing. When the horizontal synchronization signal is not input, the signal is output, and the sub-level of the synchronization signal included in the video signal is detected to output the synchronization detection signal. That is, the synchronization signal processing unit 23 outputs an active negative level synchronization detection signal as shown in FIG. 4A, and inverts the active detection level synchronization signal as necessary. In addition, an active positive level synchronization detection signal may be output.
상기한 레벨 검출기(22)로부터 출력되는 레벨검출신호(도 4의 (b))와 동기신호 처리부(23)로부터 출력되는 동기검출신호(도 4의 (a))는 타이밍 비교부(24)로 입력되어 두 신호가 비교된다. 이때 레벨검출신호의 액티브부분은 동기검출신호의 액티브부분의 앞, 뒤에 위치하는데, 동기검출신호 앞에 위치하는 레벨검출신호의 액티브부분은 동기신호의 프론트 포치를 의미하며, 동기검출신호 뒤에 위치하는 레벨검출신호의 액티브부분은 동기신호의 백 포치를 의미한다. 일반적으로, 클램프펄스는 동기신호의 백 포치에 위치하기 때문에, 타이밍 비교부(24)는 동기신호의 백 포치를 의미하는 레벨검출신호의 액티브부분을 검출하여 도 4의 (c)와 같은 파형을 출력한다.The level detection signal (Fig. 4B) output from the level detector 22 and the synchronization detection signal (Fig. 4A) output from the synchronization signal processing section 23 are sent to the timing comparison section 24. Input and the two signals are compared. At this time, the active portion of the level detection signal is located before and after the active portion of the synchronization detection signal. The active portion of the level detection signal located before the synchronization detection signal means the front porch of the synchronization signal, and the level located after the synchronization detection signal. The active portion of the detection signal means the back porch of the synchronization signal. In general, since the clamp pulse is located at the back porch of the sync signal, the timing comparator 24 detects the active portion of the level detection signal, which means the back porch of the sync signal, to generate a waveform as shown in FIG. Output
그리고, 클램프펄스 출력부(25)는 타이밍 비교부(24)에서 출력되는 백 포치부분의 레벨검출신호를 입력받아, 도 3의 (d)와 같은 클램프펄스를 생성하여 비디오 프리앰프(12)로 출력한다.The clamp pulse output unit 25 receives the level detection signal of the back porch portion output from the timing comparator 24 to generate a clamp pulse as shown in FIG. 3 (d) to the video preamplifier 12. Output
이상에서 살펴본 바와 같이 본 발명은, 2치레벨의 동기신호 또는 3치레벨의 동기신호가 입력되더라도 정확한 클램프펄스를 생성할 수 있기 때문에 차세대 고화질 텔레비전을 통해서도 현행 지상파방송을 시청할 수 있으며, 간단한 구성 및 저렴한 비용으로 사용자들의 편의를 극대화할 수 있는 효과가 있다.As described above, the present invention can generate accurate clamp pulse even when a binary level synchronization signal or a third level synchronization signal is input, so that the present terrestrial broadcasting can be viewed through a next-generation high-definition television. It is effective to maximize the convenience of users at low cost.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980024316A KR100291345B1 (en) | 1998-06-26 | 1998-06-26 | High definition television compatible clamp signal generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980024316A KR100291345B1 (en) | 1998-06-26 | 1998-06-26 | High definition television compatible clamp signal generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000003155A true KR20000003155A (en) | 2000-01-15 |
KR100291345B1 KR100291345B1 (en) | 2001-06-01 |
Family
ID=19540904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980024316A KR100291345B1 (en) | 1998-06-26 | 1998-06-26 | High definition television compatible clamp signal generation circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100291345B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100750106B1 (en) * | 2001-08-17 | 2007-08-21 | 삼성전자주식회사 | Apparatus and method for determining a format of video signal automatically |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100195737B1 (en) * | 1996-05-21 | 1999-06-15 | 전주범 | Video clamping pulse generating circuit using afc pulse of monitor |
-
1998
- 1998-06-26 KR KR1019980024316A patent/KR100291345B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100750106B1 (en) * | 2001-08-17 | 2007-08-21 | 삼성전자주식회사 | Apparatus and method for determining a format of video signal automatically |
Also Published As
Publication number | Publication date |
---|---|
KR100291345B1 (en) | 2001-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100343764B1 (en) | Color-difference signal conversion circuit | |
EP0633690B1 (en) | Dark level restoring circuit for television receiver | |
KR100291345B1 (en) | High definition television compatible clamp signal generation circuit | |
US6967691B2 (en) | Color difference signal processing | |
KR100281385B1 (en) | Video system of high definition television | |
KR100829764B1 (en) | System, method and apparatus for sandcastle signal generation in a television signal processing device | |
US6441871B1 (en) | Method for correcting amplitude of synchronizing signal of composite video signal and device therefor | |
EP1289314A2 (en) | Color difference signal processing | |
EP1071281B1 (en) | Automatic luminance adjustment device and method | |
JPH0683434B2 (en) | Automatic gain control device | |
JPH0530386A (en) | Television receiver | |
JPH01192283A (en) | Video display device | |
KR100202564B1 (en) | The color level adjusting apparatus | |
JP3278991B2 (en) | Transmission signal receiving device | |
KR0164789B1 (en) | Distortion correction apparatus of blue back picture | |
KR930002692B1 (en) | Vertical deflection switching circuit for double scanning tv | |
JP3329149B2 (en) | Clamp pulse generation method and circuit thereof | |
KR100264323B1 (en) | Method and apparatus of automatic kinescope bias signal level adjustment function in television | |
KR100189063B1 (en) | Circuit for transmitting data and control signal | |
JPH06189221A (en) | Black level reproducing device of video | |
JPS60171889A (en) | Television receiver | |
JPH05145789A (en) | Dispersal eliminating device | |
JPS63245069A (en) | Picture display device | |
JPH06121190A (en) | Dispersal removing device | |
JPH1042165A (en) | Clamp circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080303 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |