KR20000002769U - Data output buffer circuit - Google Patents
Data output buffer circuit Download PDFInfo
- Publication number
- KR20000002769U KR20000002769U KR2019980012702U KR19980012702U KR20000002769U KR 20000002769 U KR20000002769 U KR 20000002769U KR 2019980012702 U KR2019980012702 U KR 2019980012702U KR 19980012702 U KR19980012702 U KR 19980012702U KR 20000002769 U KR20000002769 U KR 20000002769U
- Authority
- KR
- South Korea
- Prior art keywords
- data
- data output
- voltage
- output
- buffer circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
본 고안은 데이터 출력 버퍼회로에 관한것으로서, 데이터와 데이터 구동신호가 입력되어 입력데이터를 구동하는 데이터 드라이버부와; 상기 데이터 드라이버부에 연결되며 전압 및 온도변화를 감지하여 전원전압의 상승 또는 강하를 상쇄시키는 역할을 하는 감지부와; 상기 데이터 드라이버부 및 감지부의 작용에따라 데이터를 출력하는 데이터 출력부로 구성한것이다.The present invention relates to a data output buffer circuit, comprising: a data driver unit for inputting data and a data driving signal to drive input data; A sensing unit connected to the data driver unit and detecting a voltage and temperature change to offset a rise or fall of a power supply voltage; It is composed of a data output unit for outputting data in accordance with the operation of the data driver and the detection unit.
Description
본 고안은 여러 비트메모리 소자 등에 이용되는 데이터 출력 버퍼회로에 관한 것으로, 특히 여러 데이터가 동시에 출력될 때 전원전압의 강하를 억제 할수 있도록 한 데이터 출력 버퍼회로에 관한 것이다.The present invention relates to a data output buffer circuit for use in various bit memory devices, and more particularly, to a data output buffer circuit capable of suppressing a drop in power supply voltage when multiple data are simultaneously output.
도 1은 종래기술에 의한 데이터 출력 버퍼회로도로서, 데이터 입력과 데이터 구동신호가 입력되는 서로다른 2개의 낸드게이트 (D1,D2)와; 입력 데이터를 반전시켜 상기 낸드게이트(D2)에 인가하는 반전기(N1)와; 상기 낸드게이트(D2)의 출력신호를 반전시키는 반전기(N2)등으로 이루어진 드라이버부(101)와: 상기 낸드게이트(N1,N2)에 각각 연결되어 데이터를 출력하는 데이터 출력부(102)로 구성되었다.1 is a prior art data output buffer circuit diagram comprising two different NAND gates D1 and D2 to which a data input and a data driving signal are input; An inverter N1 for inverting input data and applying the inverted data to the NAND gate D2; A driver unit 101 including an inverter N2 for inverting an output signal of the NAND gate D2 and a data output unit 102 connected to the NAND gates N1 and N2 to output data, respectively. Configured.
이하 첨부한 도 1 및 도 2를 참조하여 종래의 기술에 의한 데이터 출력 버퍼회로의 작용을 상세히 설명하면 다음과 같다.Hereinafter, the operation of the data output buffer circuit according to the related art will be described in detail with reference to FIGS. 1 and 2 as follows.
입력 데이터가 0에서 1로 천이하는 경우와 1에서 0으로 천이하는 경우로 구분할수 있으며 먼저 0에서 1로 천이하는 경우를 설명하면, 데이터가 0에서 1로 천이하면 데이터 구동 입력이 인에이블되어 낸드게이트(D1)의 출력이 로우(Low)전위가 되고 낸드게이트(D2)의 출력은 하이(High)전위가 되어 다시 반전기(N2)를 거쳐 로우전위가 된다.The input data transitions from 0 to 1 and the transition from 1 to 0. First, the transition from 0 to 1 is explained. When the data transitions from 0 to 1, the data drive input is enabled. The output of the gate D1 becomes a low potential, and the output of the NAND gate D2 becomes a high potential, and then becomes a low potential through the inverter N2.
즉, 드라이버부(101)의 출력 A와 B는 모두 로우전위가 되어 데이터 출력부(102)의 피모스 트랜지스터(PM1)가 구동되어 이를 통해 Vcc전원이 출력단(I/O)을 충전시킨다.That is, the outputs A and B of the driver unit 101 are both at low potentials, so that the PMOS transistor PM1 of the data output unit 102 is driven so that the Vcc power source charges the output terminal I / O.
입력 데이터가 1에서 0으로 천이하는 경우는 드라이버부(101)의 출력A와B는 모두 하이전위가 되어 데이터 출력부(102)의 엔모스 트랜지스터(NM2)가 구동되어 출력단(I/O)의 콘덴서 C1에 충전된 전압이 엔모스 트랜지스터(NM2)를 통해 Vss측으로 방전한다.When the input data transitions from 1 to 0, the outputs A and B of the driver unit 101 become high potential so that the NMOS transistor NM2 of the data output unit 102 is driven so that the output terminal I / O The voltage charged in the capacitor C1 discharges to the Vss side through the NMOS transistor NM2.
한편, 시스템상의 큰 부하를 구동하기 위해 출력단의 출력 트랜지스터를 크게하여 짧은 시간내에 출력단(I/O)을 충전 및 방전시킬 때 패키지납(Package Lead)의 기생적인 인덕턴스 성분에 의해 전원 전압의 강하가 발생한다.On the other hand, when the output transistor of the output stage is enlarged to charge and discharge the output stage (I / O) within a short time to drive a large load on the system, the drop in the power supply voltage is caused by the parasitic inductance component of the package lead Occurs.
예를 들어 데이터가 모두 0에서 1로 천이하는 경우 출력 피모스 트랜지스터(PM1)를 통해 출력단(I/O)을 충전하게 되는데 여러 비트 메모리 소자의 경우 한꺼번에 천이하는 데이터 수가 많아 기생 인덕턴스 (L1)를 지나 흐르는 전류가 크고 데이터 천이 시간이 짧으면 짧을수록 인덕턴스 성분에 의해 도 2의(A)에 도시한 바와 같이 Vcc전압의 강하가 생긴다.For example, when the data all transition from 0 to 1, the output terminal I / O is charged through the output PMOS transistor PM1. In the case of several bit memory devices, the parasitic inductance L1 is increased due to the large number of data transitions at once. As the current flowing through and the data transition time is short, the inductance component causes a drop in the Vcc voltage as shown in Fig. 2A.
반대로 데이터가 모두 1에서 0으로 천이하는 경우 출력 엔모스 트랜지스터(NM2)를 통해 역시 상기와 같은 이유로 도 2(b)에 도시한 바와 같이 Vcc전압의 상승이 생긴다.On the contrary, when the data all transition from 1 to 0, the Vcc voltage rises as shown in FIG. 2B through the output NMOS transistor NM2.
상기와 같은 문제점을 방지하기 위해 드라이버부(101)와 데이터 출력부(102)사이에 저항소자(R1,R2)를 삽입하여 출력단(102) 트랜지스터의 온 타이밍을 완만히 하여 출력 트랜지스터를 통해 급격히 전류가 흐르는 것을 막아 전원전압의 강하 및 상승을 억제하여 안정화 시킨다.In order to prevent the problem described above, resistors R1 and R2 are inserted between the driver unit 101 and the data output unit 102 to smoothly turn on the timing of the transistors of the output terminal 102 to rapidly generate current through the output transistors. It prevents the flow and stabilizes by suppressing the drop and rise of the power supply voltage.
그러나 종래와 같은 데이터 출력 버퍼회로에 있어서는, 정상적인 Vcc범위 및 동작온도 범위내에서 추가로 삽입한 저항소자로 인해 RC지연이 생겨 데이터 출력 스피드의 저하를 가져오게 된다.However, in the data output buffer circuit as in the related art, an RC element is delayed due to an additional resistance element inserted within the normal Vcc range and the operating temperature range, resulting in a decrease in the data output speed.
따라서 본 고안에서는 전원전압의 변동 및 주변동작조건을 감지하는 감지부를 이용하여 종래와 같은 저항소자 삽입에 따른 데이터 출력 스피드 저하를 방지하도록한 데이터 출력 버퍼회로를 제공하는데 있다.Accordingly, the present invention is to provide a data output buffer circuit to prevent the data output speed degradation due to the insertion of a resistor as in the prior art by using a sensing unit for detecting a change in power supply voltage and peripheral operating conditions.
도 1은 종래의 기술에 의한 데이터 출력 버퍼회로.1 is a data output buffer circuit according to the prior art.
도 2의(A)는 데이터 입력이 0에서 1로 천이시 도 1의 데이터 출력부 파형도.FIG. 2A is a waveform diagram of the data output unit of FIG. 1 when the data input transitions from 0 to 1. FIG.
도 2의(B)는 데이터 입력이 1에서 0으로 천이시 도 1의 데이터 출력부 파형도.FIG. 2B is a waveform diagram of the data output unit of FIG. 1 when the data input transitions from 1 to 0. FIG.
도 3은 본 고안에 의한 데이터 출력 버퍼회로.3 is a data output buffer circuit according to the present invention.
도 4의(A)는 정상동작범위일 때 "A","B" 점 전압 파형도.Fig. 4A is a waveform diagram of point voltages A and B in the normal operating range.
도 4의(B)는 고전압,저온 동작시 데이터가 0에서 1로 천이할때"A"점 전압 파형도.Fig. 4B is a waveform diagram of the point voltage "A" when data transitions from 0 to 1 in high voltage and low temperature operation.
도 4의(C)는 고전압,저온 동작시 데이터가 1에서 0으로 천이할 때"B"점 전압 파형도.Fig. 4C is a waveform diagram of the point voltage "B" when data transitions from 1 to 0 during high voltage and low temperature operation.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
101,201 : 드라이버부 102,202 : 데이터 출력부101,201: driver section 102,202: data output section
203,204 : 감지부203,204: detector
도 3은 본 고안에 의한 데이터 출력 버퍼회로로서, 데이터 입력과 데이터 구동신호가 입력되는 서로다른 2개의 낸드게이트 (D3,D4)와; 입력 데이터를 반전시켜 상기 낸드게이트(D4)에 인가하는 반전기(N3)와; 상기 낸드 게이트(D4)의 일측에 코일(L3)및 트랜지스터(NM3)를 거쳐 연결된 감지부(203)와; 상기 낸드게이트(D4)의 출력에 연결된 반전기(N4)의 일측에 코일(L4) 및 트랜지스터(PM3)를 거쳐 연결된 감지부(204) 등으로 이루어진 드라이버부(201)와: 상기 낸드게이트(N1,N2)에 각각 연결되어 데이터를 출력하는 데이터 출력부(102)로 구성한 것이다.3 is a data output buffer circuit according to the present invention, and includes two different NAND gates D3 and D4 to which a data input and a data driving signal are input; An inverter N3 for inverting input data and applying the inverted data to the NAND gate D4; A sensing unit 203 connected to one side of the NAND gate D4 via a coil L3 and a transistor NM3; A driver unit 201 formed of a sensing unit 204 or the like connected to one side of the inverter N4 connected to the output of the NAND gate D4 via a coil L4 and a transistor PM3: the NAND gate N1 , N2) is configured as a data output unit 102 for outputting data.
이하 첨부한 도 3 및 도 4를 참조하여 본 고안에 의한 데이터 출력 버퍼회로의 작용 및 효과를 상세히 설명하면 다음과 같다.Hereinafter, the operation and effect of the data output buffer circuit according to the present invention will be described in detail with reference to FIGS. 3 and 4.
입력 데이터가 0에서 1로 천이하는 경우와 1에서 0으로 천이하는 경우로 구분할수 있으며 먼저 0에서 1로 천이하는 경우를 설명하면, 데이터가 0에서 1로 천이하면 데이터 구동 입력이 인에이블되어 낸드게이트(D3)의 출력이 로우(Low)전위가 되고 낸드게이트(D4)의 출력은 하이(High)전위가 되어 다시 반전기(N4)를 거쳐 로우전위가 된다.The input data transitions from 0 to 1 and the transition from 1 to 0. First, the transition from 0 to 1 is explained. When the data transitions from 0 to 1, the data drive input is enabled. The output of the gate D3 becomes the low potential, and the output of the NAND gate D4 becomes the high potential, and then becomes the low potential through the inverter N4.
주변환경이 정상적인 Vcc 및 온도일 경우, 감지부(203) 및 감지부(204)는 각각 하이전위 및 로우전위를 출력하여 엔모스 트랜지스터(NM3)와 피모스 트랜지스터(PM3)를 온시켜 낸드게이트(D3)에 정상적인 Vss전원이 공급되어 데이터 출력부(202)의 피모스 트랜지스터(PM2)를 통해 Vcc전원이 출력단(I/O)측으로 충전하게 된다.When the ambient environment is normal Vcc and temperature, the detector 203 and the detector 204 output high potential and low potential, respectively, to turn on the NMOS transistor NM3 and the PMOS transistor PM3 to turn on the NAND gate. The normal Vss power is supplied to D3), and the Vcc power is charged to the output terminal I / O through the PMOS transistor PM2 of the data output unit 202.
주변환경이 정상적이지 못할경우,예를들어 고전압 및 저온일 경우에 감지부(203,204)의 출력은 로우전위가 되며 엔모스 트랜지스터(NM3)는 오프되어 낸드게이트(D3)의 Vss전원선에 인덕터(L3)를 통해 전원이 공급되어 드라이버부(201)의 출력단 A에는 도 4(b)에 도시한 바와 같이 출력전압이 약간 상승하게 된다.If the surrounding environment is not normal, for example, in the case of high voltage and low temperature, the outputs of the sensing units 203 and 204 become low potential and the NMOS transistor NM3 is turned off so that the inductor (Vss) of the NAND gate D3 is connected to Power is supplied through L3), and the output voltage A of the driver 201 is slightly increased as shown in FIG. 4 (b).
상승된 전압레벨만큼 데이터 출력부(202)의 피모스 트랜지스터(PM2)를 통해 많은 전류가 흐르는 것을 제한하며, 또한 Vcc전원과 Vss전원 사이의 콘덴서(C2)를 통해 Vcc전원의 인덕턴스(L5)에 의한 전압강하를 상쇄시켜 주므로 데이터 출력이 느려지는 것을 방지한다.It restricts the flow of a large amount of current through the PMOS transistor PM2 of the data output unit 202 by the increased voltage level, and also through the capacitor C2 between the Vcc power supply and the Vss power supply to the inductance L5 of the Vcc power supply. It offsets the voltage drop caused by the data output and prevents it from slowing down.
데이터가 1에서 0으로 천이될 경우, 주변환경이 정상적일 때는 감지부(203)과 감지부(204)의 출력은 각각 하이전위 및 로우전위가 되고 데이터 출력부의 피모스 트랜지스터(PM2)는 오프되고 반전기(N4)의 일측에는 정상적인 Vcc전원이 인가되며 엔모스 트랜지스터(NM4)는 온되어 출력단(I/O)에 충전된 전원이 엔모스 트랜지스터 (NM4)를 통해 방전하게 된다.When the data transitions from 1 to 0, when the surrounding environment is normal, the outputs of the detector 203 and the detector 204 become high potential and low potential, respectively, and the PMOS transistor PM2 of the data output unit is turned off. A normal Vcc power is applied to one side of the inverter N4, and the NMOS transistor NM4 is turned on to discharge the power charged in the output terminal I / O through the NMOS transistor NM4.
주변환경이 정상적이지 못할 경우, 예를들어 고전압 및 저온일 경우 감지부(203) 및 감지부(204)는 각각 로우전위 및 하이전위를 출력하여 엔모스 트랜지스터(NM3)와 피모스 트랜지스터(PM3)를 오프시키게 되고 반전기(N4)의 일측에는 코일(L4)의 인덕턴스 성분에 의한 상승된 전압이 가해져서 반전되어 드라이버부(201)의 출력단 B에는 도 4(c)에 도시한 바와 같이 약간 강하된 전압이 인가된다.When the surrounding environment is not normal, for example, in the case of high voltage and low temperature, the sensing unit 203 and the sensing unit 204 output low potential and high potential, respectively, so that the NMOS transistor NM3 and the PMOS transistor PM3 are output. Is turned off, and an increased voltage due to the inductance component of the coil L4 is applied to one side of the inverter N4, and is inverted, so that the output terminal B of the driver unit 201 drops slightly as shown in FIG. Applied voltage is applied.
강하된 전압 레벨만큼, 데이터 출력부(202)의 엔모스 트랜지스터(NM4)를 통해 전류가 많이 흐르는 것을 제한하며 또한 Vss전원의 인덕턴스(L6)성분에 의한 전압 상승을 상쇄시켜 주므로 데이터 출력이 느려지는 것을 방지한다By reducing the voltage level, a large amount of current flows through the NMOS transistor NM4 of the data output unit 202 and the voltage increase caused by the inductance (L6) component of the Vss power supply is canceled. Prevents
시스템의 주변조건이 정상적이지 못할 경우, 예를 들어 고전압이나 저온일 경우에 출력 트랜지스터의 전원전압 상승 및 강하를 상쇄시켜 줌으로써 데이터 출력 스피드가 저하되는 것을 방지하는 효과가 있다.If the ambient conditions of the system are not normal, for example, in the case of high voltage or low temperature, the power output voltage of the output transistor is canceled out to reduce the data output speed.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980012702U KR200205171Y1 (en) | 1998-07-10 | 1998-07-10 | Data output buffer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980012702U KR200205171Y1 (en) | 1998-07-10 | 1998-07-10 | Data output buffer circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000002769U true KR20000002769U (en) | 2000-02-07 |
| KR200205171Y1 KR200205171Y1 (en) | 2000-12-01 |
Family
ID=19536063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980012702U KR200205171Y1 (en) | 1998-07-10 | 1998-07-10 | Data output buffer circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200205171Y1 (en) |
-
1998
- 1998-07-10 KR KR2019980012702U patent/KR200205171Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR200205171Y1 (en) | 2000-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0130037B1 (en) | Semiconductor integrated circuit input buffer | |
| JP4926275B2 (en) | Level shifter circuit incorporating transistor snapback protection | |
| KR960011964B1 (en) | Output buffer device | |
| US20060220704A1 (en) | High-speed, low-power input buffer for integrated circuit devices | |
| US20070205819A1 (en) | Delay circuit with constant delay time regardless of process condition or voltage variation and pulse generator using the same | |
| US5751160A (en) | Output buffer with improved operational speed and transitional current | |
| KR920010824B1 (en) | Semiconductor memory | |
| US6563351B2 (en) | Semiconductor integrated circuit having output buffer | |
| KR100723519B1 (en) | Voltage clamping circuit using mos transister and semiconductor chip having the same | |
| KR200205171Y1 (en) | Data output buffer circuit | |
| KR20030081625A (en) | Delay circuit with reduced Vdd dependence and semiconductor memory device having the same | |
| JP5726828B2 (en) | Output driver | |
| KR0126254B1 (en) | Data input buffer for semiconductor memory device | |
| US20130094304A1 (en) | Nonvolatile memory device | |
| JP2851211B2 (en) | Input buffer circuit | |
| KR100630977B1 (en) | Power on reset circuit | |
| KR100200927B1 (en) | Mode setting circuit | |
| KR100234373B1 (en) | Input buffer for semiconductor memory device | |
| JP2930227B2 (en) | Output buffer circuit of semiconductor integrated circuit | |
| KR100502677B1 (en) | Output buffer of semiconductor memory device | |
| KR20030032178A (en) | Data out driver for controlling the voltage level of output data | |
| JP4380455B2 (en) | Output driver circuit and semiconductor IC | |
| KR0132369B1 (en) | Data input buffer for semiconductor integrated device and buffering method thereof | |
| JPH01173387A (en) | Semiconductor integrated circuit | |
| KR100224766B1 (en) | Parallel active driver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |