KR20000002664A - 전계방출표시소자의 패드라인 형성방법 - Google Patents

Abstract

본 발명은 전계방출표시소자의 패드라인 형성방법에 관한 것으로, 전계방출표시소자의 패드라인 형성방법에 있어서, 층간절연막이 형성된 기판 상부에 캐소드금속을 형성하는 공정과, 상기 캐소드금속을 패터닝하되, 캐소드 금속라인을 형성하는 마스크와 상이 반대인 마스크를 이용하여 식각공정으로 캐소드 금속패턴을 형성하는 공정과, 전체표면상부에 게이트절연막을 형성하는 공정과, 상기 게이트절연막을 일정두께 식각하여 캐소드 금속패턴을 노출시키는 공정과, 상기 캐소드 금속패턴 상부에 게이트 금속패턴을 형성하여 FED 패드를 형성하는 공정으로 패드사이에 절연막을 형성하며 캐소트 콘택내의 전극부분 이외에 절연막을 형성하여 캐소드전극과 외부패드와의 접촉을 향상시킴으로써 소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

전계방출표시소자의 패드라인 형성방법

본 발명은 전계방출표시소자 ( field emission display ; 이하 FED 라 칭함 ) 의 패드라인 형성방법에 관한 것으로, 특히 FED 소자의 패드와 외부연결단자의 오픈이나 접촉저항 감소를 방지할 수 있는 패드라인을 형성하는 기술에 관한 것이다.

일반적으로, 전계방출소자는, 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5∼10 V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED 는 CRT 의 고선명성과 액정표시장치 ( liquid crystal display; 이하 LCD 라 칭함 ) 의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히, FED 는 경박형의 제작이 가능할 뿐만 아니라, LCD 의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다. 즉, LCD 는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED 는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다. 또한 FED 는 LCD 에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.

초기의 FED 는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 에미터와, 상기 에미터의 양측에 정렬되어 있는 게이트와, 상기 게이트와 일정간격 이격되어 있는 애노드(Anode)로 구성되어, 각각 CRT 의 캐소드, 게이트 및 애노드와 대응된다.

상기의 FED는 애노드에 전압, 예를들어 500∼10 ㎸ 정도의 전압이 인가되어 에미터의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.

도 1a 및 도 1b 는 종래기술에 따른 FED 소자의 구동시키기 위하여 외부의 구동회로와 연결시키는 캐소드 패드와 외부연결단자를 도시한 전계방출표시소자의 패드라인 형성방법을 도시한 단면도로서, 상기 도 1a 는 다수의 팁이 구비되는 필 에미터 어레이 ( fidle emitter array, FEA ) 부분, 게이트전극과 외부패드단자가 접촉되는 구조를 도시하며, 상기 도 1b 는 상기 도 1a 의 ⓐ-ⓐ 절단면을 따라 도시한 것이다.

먼저, 기판(31) 상부에 캐소드금속(33)을 형성하고 전체표면상부에 게이트절연막(35)을 형성한 다음, 이를 패터닝하여 상기 캐소드전극(33)이 노출되도록 식각하여 한다. 여기서, 상기 게이트절연막(35)은 0.8 ∼ 1.2 ㎛ 정도의 두께로 형성한다.

그리고, 전체표면상부에 상기 캐소드 금속(33)에 접속되는 패터닝된 게이트금속(37)을 형성한다.

이때, 상기 캐소드금속(33)과 게이트금속(37)의 적층구조를 FED 패드라 한다.

후속공정으로, 상기 FED 패드에 연결되는 외부접촉단자(39)을 콘택시켜 소자를 구동시킨다. (도 1a, 도 1b)

상기한 바와같이 종래기술에 따른 전계방출표시소자의 패드라인 형성방법은, FED 패드와 외부접촉단자의 콘택공정시 상기 FED 패드가 바깥쪽 일부만이 콘택되게 되어 오픈될 수도 있으며 큰 저항을 갖게 되어 소자의 동작특성을 저하시키는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, FED 패드를 평탄한 구조로 형성하여 외부접촉단자와의 접촉면적을 증가시킴으로써 오픈현상이나 저항의 증가현상을 방지할 수 있는 전계방출표시소자의 패드라인 형성방법을 제공하는데 그 목적이 있다.

도 1a 및 도 1b 는 종래기술에 따라 형성된 전계방출표시소자의 접촉패드를 도시한 단면도.

도 2a 내지 도 2f 는 본 발명의 실시예에 따른 전계방출소자의 접촉패드를 도시한 단면도.

<도면의 주요부분에 대한 부호의 설명>

11,31 : 기판 13 : 층간절연막

15,33 : 캐소드금속 17 : 감광막패턴

19,35 : 게이트절연막 21,37 : 게이트금속

23,39 : 외부접촉패드

이상의 목적을 달성하기 위해 본 발명에 따른 전계방출표시소자의 패드라인 형성방법은,

전계방출표시소자의 패드라인 형성방법에 있어서,

층간절연막이 형성된 기판 상부에 캐소드금속을 형성하는 공정과,

상기 캐소드금속을 패터닝하되, 캐소드 금속라인을 형성하는 마스크와 상이 반대인 마스크를 이용하여 식각공정으로 캐소드 금속패턴을 형성하는 공정과,

전체표면상부에 게이트절연막을 형성하는 공정과,

상기 게이트절연막을 일정두께 식각하여 캐소드 금속패턴을 노출시키는 공정과,

상기 캐소드 금속패턴 상부에 게이트 금속패턴을 형성하여 FED 패드를 형성하는 공정을 포함하는 것을 특징으로한다.

이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.

도 2a 내지 도 2f 는 본 발명의 실시예에 따른 전계방출표시소자의 패드라인 형성방법을 도시한 단면도이다.

먼저, 기판(11) 상부에 층간절연막(13)을 형성하고 그 상부에 캐소드금속(15)을 형성한다.

그리고, 그 상부에 캐소드 금속라인을 형성할 수 있는 마스크를 이용하여 기존의 캐소드 금속라인과는 상이 반대인 감광막패턴(17)을 형성한다. (도 2a, 도 2b)

그 다음에, 상기 감광막패턴(17)을 마스크로하여 상기 캐소드금속(13)과 층간절연막(13)을 식각하여 캐소드 금속(13)패턴과 층간절연막(13)패턴을 형성한다. (도 2c)

그리고, 전체표면상부에 게이트절연막(19)을 형성하고 상기 캐소드금속(13)패턴이 노출되도록 상기 게이트절연막(19)을 식각한다. (도 2d, 도 2e)

그 다음에, 전체표면상부에 게이트금속(21)을 증착하고 이를 패터닝하여 상기 캐소드금속(13)패턴 상부에 게이트금속(21)패턴을 형성함으로써 FED 패드를 형성한다.

후속공정으로, 소자를 구동시키기 위하여 구동회로와 연결되는 외부접촉패드(23)를 FED 패드와 콘택시킨다. (도 2f)

이상에서 설명한 바와같이 본 발명에 따른 전계방출표시소자의 패드라인 형성방법은, 오픈현상을 방지할 수 있으며 FED 패드와 외부접촉패드와의 접촉저항을 감소시킬 수 있어 소자의 구동특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (1)

1. 전계방출표시소자의 패드라인 형성방법에 있어서,

   층간절연막이 형성된 기판 상부에 캐소드금속을 형성하는 공정과,

   상기 캐소드금속을 패터닝하되, 캐소드 금속라인을 형성하는 마스크와 상이 반대인 마스크를 이용하여 식각공정으로 캐소드 금속패턴을 형성하는 공정과,

   전체표면상부에 게이트절연막을 형성하는 공정과,

   상기 게이트절연막을 일정두께 식각하여 캐소드 금속패턴을 노출시키는 공정과,

   상기 캐소드 금속패턴 상부에 게이트 금속패턴을 형성하여 FED 패드를 형성하는 공정을 포함하는 전계방출표시소자의 패드라인 형성방법.