KR19990086497A

KR19990086497A - Substrate voltage generation circuit having an external power supply voltage compatible substrate voltage sensing circuit

Info

Publication number: KR19990086497A
Application number: KR1019980019493A
Authority: KR
Inventors: 조호열
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-05-28
Filing date: 1998-05-28
Publication date: 1999-12-15
Also published as: KR100464400B1

Abstract

외부 전원 전압 대응 기판 전압 감지 회로와 이를 구비하는 기판 전압 발생 회로가 개시된다.An external power supply voltage corresponding substrate voltage sensing circuit and a substrate voltage generating circuit including the same are disclosed.

본 발명의 기판 전압 감지 회로는 제1 단자가 내부 전원 전압과 연결되는 제1 저항 요소; 제1 저항 요소의 제2 단자와 접지 전압 사이에 직렬로 연결되는 제1 및 제2 가변 저항 요소; 및 제1 저항 요소의 제2 단자의 전압에 의하여 트리거링(triggerring)되어 발진 인에이블 신호를 발생하는 버퍼부를 구비한다.The substrate voltage sensing circuit of the present invention comprises: a first resistive element having a first terminal connected to an internal power supply voltage; First and second variable resistance elements connected in series between a second terminal of the first resistance element and a ground voltage; And a buffer portion that is triggered by the voltage of the second terminal of the first resistive element to generate the oscillation enable signal.

제1 가변 저항 요소는 기판 전압에 의하여 가변되며, 제2 가변 저항 요소는 외부 전원 전압에 의하여 가변된다.The first variable resistance element is varied by the substrate voltage, and the second variable resistance element is varied by the external power supply voltage.

Description

Substrate voltage generating circuit having an external power supply voltage corresponding substrate voltage sensing circuit

본 발명은 반도체 장치에 관한 것으로서, 특히 외부 전원 전압에 대응하여 목표 전압 레벨이 가변하는 기판 전압 감지 회로와 이를 구비하는 기판 전압 발생 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a substrate voltage sensing circuit having a target voltage level corresponding to an external power supply voltage and a substrate voltage generating circuit having the same.

일반적으로 기판 전압 발생회로로서 최하의 외부 공급 전원보다 낮은 기판 전압을 발생하는 회로로서, 종래에는 외부 전원 전압에 관계없이 일정한 기판 전압을 발생하였다.In general, a circuit for generating a substrate voltage lower than the lowest external power supply as a substrate voltage generation circuit, and has conventionally generated a constant substrate voltage regardless of the external power supply voltage.

그런데 반도체 장치 중에서 하나의 트랜지스터와 하나의 캐퍼시터로 구성되는 메모리 셀을 가지는 디램(DRAM)과 같은 메모리 장치의 독출 동작은 메모리 셀의 전하를 감지하여 센싱(SENSING)하고, 센싱 전압 레벨을 메모리 셀에 다시 저장한다. 종래에는 디램의 전류 소모를 최소화하기 위하여 외부 전원 전압의 변화에 무관한 클램핑된 전압을 내부에서 발생시켜 센싱 전원으로 사용하여 왔다.However, a read operation of a memory device, such as a DRAM having a memory cell composed of one transistor and one capacitor, among the semiconductor devices, senses and senses the charge of the memory cell, and senses the sensing voltage level to the memory cell. Save it again. Conventionally, in order to minimize current consumption of a DRAM, a clamped voltage irrespective of a change in an external power supply voltage is generated internally and used as a sensing power supply.

그런데 반도체 장치의 동작 전압이 점점 낮아짐에 따라 내부에서 발생한 전원으로는 안정된 센싱 동작을 수행할 수 없다. 이에 따라, 최근에는 외부 전원 전압을 센싱 전원으로 사용하고 있다. 그리고 메모리 셀의 트랜지스터의 게이트 전압은 외부 전원 전압에 무관하게 승압된 일정 전압을 사용한다.However, as the operating voltage of the semiconductor device is gradually lowered, a stable sensing operation cannot be performed using the internally generated power. Accordingly, recently, an external power supply voltage is used as the sensing power supply. The gate voltage of the transistor of the memory cell uses a constant voltage stepped up regardless of the external power supply voltage.

이와 같이 메모리 셀의 트랜지스터의 게이트에는 일정 전압이 사용되고 센싱전압으로는 외부 전원 전압이 사용된다. 그런데, 외부 전원 전압이 높아지면 질수록, 메모리 셀의 트랜지스터의 Vgs(소스 전압에 대한 게이트 전압)가 감소한다.As such, a constant voltage is used for the gate of the transistor of the memory cell, and an external power supply voltage is used as the sensing voltage. However, as the external power supply voltage increases, the Vgs (gate voltage to source voltage) of the transistor of the memory cell decreases.

그러므로 종래의 기판 전압 발생 회로를 그대로 사용하는 경우 메모리 셀에 센싱 전압이 완전히 저장되지 않는 문제점이 발생할 수 도 있다.Therefore, when the conventional substrate voltage generation circuit is used as it is, there may be a problem that the sensing voltage is not completely stored in the memory cell.

본 발명의 목적은 외부 전원 전압에 따라 기판 전압 레벨이 가변하는 기판 전압 발생 회로를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a substrate voltage generation circuit whose substrate voltage level varies in accordance with an external power supply voltage.

본 발명의 다른 목적은 외부 전원 전압에 따라 기판 전압 레벨의 목표 전압 레벨이 가변하는 기판 전압 감지 회로를 제공하는 것이다.Another object of the present invention is to provide a substrate voltage sensing circuit whose target voltage level of the substrate voltage level varies according to an external power supply voltage.

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 본 발명의 외부 전원 전압 대응 기판 전압 감지 회로를 구비하는 기판 전압 발생 회로의 실시예를 개략적으로 나타내는 블락도이다.1 is a block diagram schematically showing an embodiment of a substrate voltage generation circuit including a substrate voltage sensing circuit corresponding to an external power supply voltage of the present invention.

도 2는 도 1의 기판 전압 감지 회로의 개념을 나타내는 도면이며, 도 3은 도 1의 기판 전압 감지 회로의 회로을 나타내는 도면이다.2 is a diagram illustrating a concept of the substrate voltage sensing circuit of FIG. 1, and FIG. 3 is a diagram illustrating a circuit of the substrate voltage sensing circuit of FIG. 1.

상기와 같은 발명이 이루고자하는 기술적 과제를 해결하기 위한 본 발명의 기판 전압 발생 회로는 내부 전원 전압을 사용하는 반도체 장치의 기판 전압 발생 회로에 있어서,The substrate voltage generation circuit of the present invention for solving the technical problem to be achieved by the above invention in the substrate voltage generation circuit of a semiconductor device using an internal power supply voltage,

기판전압을 감지하며, 목표 전압레벨의 상기 기판 전압에서 천이하는 소정의 발진 인에이블 신호를 발생하는 기판 전압 감지 회로; 상기 발진 인에이블 신호에 응답하며, 상기 기판 전압이 상기 목표 전압레벨보다 높은 전압일 때, 발진 동작을 수행하여 발진 신호를 발생하는 발진 회로; 및 상기 발진 신호에 응답하여 상기 기판 전압을 강압시키는 펌핑회로를 구비하며,A substrate voltage sensing circuit for sensing a substrate voltage and generating a predetermined oscillation enable signal that transitions from the substrate voltage at a target voltage level; An oscillation circuit in response to the oscillation enable signal and generating an oscillation signal by performing an oscillation operation when the substrate voltage is higher than the target voltage level; And a pumping circuit for stepping down the substrate voltage in response to the oscillation signal,

상기 기판 전압 감지 회로는 상기 기판 전압과 외부 전원 전압을 감지하며, 상기 목표 전압 레벨은 상기 외부 전원 전압에 대하여 동일 방향으로 가변한다.The substrate voltage sensing circuit senses the substrate voltage and the external power supply voltage, and the target voltage level varies in the same direction with respect to the external power supply voltage.

상기와 같은 발명이 이루고자하는 다른 기술적 과제를 해결하기 위한 본 발명의 기판 전압 감지 회로는 제1 단자가 상기 내부 전원 전압과 연결되는 제1 저항 요소; 상기 제1 저항 요소의 제2 단자와 접지 전압 사이에 직렬로 연결되는 제1 및 제2 가변 저항 요소; 및 상기 제1 저항 요소의 제2 단자의 전압에 의하여 트리거링(triggerring)되어 상기 발진 인에이블 신호를 발생하는 버퍼부를 구비하며,According to another aspect of the present invention, there is provided a substrate voltage sensing circuit including: a first resistor element having a first terminal connected to the internal power supply voltage; First and second variable resistance elements connected in series between a second terminal of the first resistance element and a ground voltage; And a buffer unit which is triggered by the voltage of the second terminal of the first resistance element to generate the oscillation enable signal.

상기 제1 가변 저항 요소는 상기 기판 전압에 의하여 가변되며, 상기 제2 가변 저항 요소는 상기 외부 전원 전압에 의하여 가변된다.The first variable resistance element is varied by the substrate voltage, and the second variable resistance element is varied by the external power supply voltage.

본 발명의 외부 전원 전압 대응 기판 전압 감지 회로와 이를 구비하는 기판 전압 발생 회로에 의하여, 외부 전원 전압이 증가하면 할수록 메모리 셀의 트랜지스터를 구성하는 앤모스 트랜지스터의 문턱 전압은 감소하며, 이에 디램의 기입 동작시에 센싱 전압이 완전히 메모리 셀에 저장된다.According to the substrate voltage sensing circuit corresponding to the external power supply voltage and the substrate voltage generation circuit including the same, the threshold voltage of the NMOS transistor constituting the transistor of the memory cell decreases as the external power supply voltage increases. In operation, the sensing voltage is completely stored in the memory cell.

본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. For each figure, like reference numerals denote like elements.

이를 참조하면, 본 발명의 기판 전압 발생 회로는 기판 전압 감지 회로(11), 발진 회로(13), 펌핑 회로(15) 및 전압 강하 변환기(17)로 구성된다.Referring to this, the substrate voltage generating circuit of the present invention is composed of a substrate voltage sensing circuit 11, an oscillating circuit 13, a pumping circuit 15, and a voltage drop converter 17.

상기 전압 강하 변환기(17)는 외부 전압 전압(VEXT)를 내부 전원 전압(VINT)로 강하하여 출력한다.The voltage drop converter 17 drops and outputs the external voltage voltage VEXT to the internal power supply voltage VINT.

상기 기판 전압 감지 회로(11)는 기판 전압(VBB)을 감지하여 발진 인에이블 신호 OSCEN을 발생한다. 상기 기판 전압(VBB)이 목표 전압레벨에 도달하면, 상기 발진 인에이블 신호 OSCEN는 하이레벨에서 로우레벨로 천이한다.The substrate voltage sensing circuit 11 detects the substrate voltage VBB to generate an oscillation enable signal OSCEN. When the substrate voltage VBB reaches a target voltage level, the oscillation enable signal OSCEN transitions from a high level to a low level.

상기 발진 회로(13)는 상기 발진 인에이블 신호 OSCEN이 하이레벨일 때 즉, 상기 기판 전압이 상기 목표 전압레벨보다 높은 전압일 때, 발진 동작을 수행하여 발진 신호 POSC를 발생한다. 그리고 상기 발진 회로(13)는 상기 발진 인에이블 신호 OSCEN이 로우레벨일 때 즉, 상기 기판 전압이 상기 목표 전압레벨보다 낮은 전압일 때, 발진 동작을 중지한다.The oscillation circuit 13 generates an oscillation signal POSC by performing an oscillation operation when the oscillation enable signal OSCEN is at a high level, that is, when the substrate voltage is higher than the target voltage level. The oscillation circuit 13 stops the oscillation operation when the oscillation enable signal OSCEN is at a low level, that is, when the substrate voltage is lower than the target voltage level.

그리고 상기 펌핑 회로(15)는 상기 발진 신호 POSC의 발진 동작에 응답하여 상기 기판 전압(VBB)을 강압시킨다.The pumping circuit 15 steps down the substrate voltage VBB in response to the oscillation operation of the oscillation signal POSC.

그런데 상기 기판 전압 감지 회로(11)는 상기 기판 전압(VBB)과 상기 외부 전원 전압(VEXT)을 감지한다. 그리고 상기 외부 전원 전압(VEXT)가 증가함에 따라, 상기 목표 전압 레벨도 증가한다. 즉, 상기 외부 전원 전압(VEXT)가 증가함에 따라, 상기 목표 전압 레벨의 절대값은 감소한다.However, the substrate voltage sensing circuit 11 detects the substrate voltage VBB and the external power voltage VEXT. As the external power supply voltage VEXT increases, the target voltage level also increases. That is, as the external power supply voltage VEXT increases, the absolute value of the target voltage level decreases.

도 2는 도 1의 기판 전압 감지 회로의 개념을 나타내는 도면이며, 도 3은 도 1의 기판 전압 감지 회로의 회로을 나타내는 도면이다. 도 2를 참조하면, 상기 기판 전압 감지 회로(11)는 제1 저항 요소(19), 제1 및 제2 가변 저항 요소(21,23) 및 버퍼부(25)를 구비한다.2 is a diagram illustrating a concept of the substrate voltage sensing circuit of FIG. 1, and FIG. 3 is a diagram illustrating a circuit of the substrate voltage sensing circuit of FIG. 1. Referring to FIG. 2, the substrate voltage sensing circuit 11 includes a first resistance element 19, first and second variable resistance elements 21 and 23, and a buffer portion 25.

상기 제1 저항 요소(19)는 제1 단자가 상기 내부 전원 전압(VINT)과 연결된다. 그리고 상기 제1 및 제2 가변 저항 요소(21,23)는 상기 제1 저항 요소(19)의 제2 단자(N20)와 접지 전압(VSS) 사이에 직렬로 연결된다.The first resistance element 19 has a first terminal connected to the internal power supply voltage VINT. The first and second variable resistance elements 21 and 23 are connected in series between the second terminal N20 of the first resistance element 19 and the ground voltage VSS.

그런데 도 3을 참조하면, 상기 제1 가변 저항 요소(21)는 상기 기판 전압(VBB)에 의하여 게이팅되는 피모스 트랜지스터(21a)이다. 그리고 상기 제2 가변 저항 요소(23)는 상기 기판 전압(VEXT)에 의하여 게이팅되는 앤모스 트랜지스터(23a)이다.3, the first variable resistance element 21 is a PMOS transistor 21a gated by the substrate voltage VBB. The second variable resistance element 23 is an NMOS transistor 23a gated by the substrate voltage VEXT.

다시 도 2를 참조하면, 상기 버퍼부(25)는 상기 제1 저항 요소(19)의 제2 단자(N20)의 전압에 의하여 트리거링(triggerring)되어 상기 발진 인에이블 신호(OSCEN)를 발생한다.Referring back to FIG. 2, the buffer unit 25 is triggered by the voltage of the second terminal N20 of the first resistance element 19 to generate the oscillation enable signal OSCEN.

다시 도 3을 참조하면, 상기 버퍼부(25)가 트리거링되는 상기 제1 저항 요소(19)의 제2 단자(N20)의 전압은 일정한다. 그런데 외부 전원 전압(VEXT)가 증가하면, 앤모스 트랜지스터(23a)의 저항적 요소는 감소한다. 따라서 외부 전원 전압(VEXT)가 증가하면 할수록, 상기 제1 저항 요소(19)의 제2 단자(N20)의 전압이 상기 버퍼부(25)의 트리거링 전압에 도달하게 하는 기판 전압(VBB)은 상승한다.Referring back to FIG. 3, the voltage at the second terminal N20 of the first resistance element 19 at which the buffer unit 25 is triggered is constant. However, when the external power supply voltage VEXT increases, the resistive element of the NMOS transistor 23a decreases. Therefore, as the external power supply voltage VEXT increases, the substrate voltage VBB that causes the voltage of the second terminal N20 of the first resistance element 19 to reach the triggering voltage of the buffer unit 25 increases. do.

즉, 외부 전원 전압(VEXT)가 증가하면 할수록, 상기 기판 전압(VBB)은 높은 전압레벨에서 제어된다. 그러므로 본 발명의 기판 전압 발생 회로를 사용하는 반도체 장치는 외부 전원 전압(VEXT)가 증가하면 할수록, 높은 전압레벨의 기판 전압(VBB)을 가진다.That is, as the external power supply voltage VEXT increases, the substrate voltage VBB is controlled at a high voltage level. Therefore, the semiconductor device using the substrate voltage generation circuit of the present invention has the substrate voltage VBB of a higher voltage level as the external power supply voltage VEXT increases.

그런데 기판 전압이 높으면 높을수록, 메모리 셀의 트랜지스터를 구성하는 앤모스 트랜지스터의 문턱 전압은 감소한다. 그리하여 디램의 기입 동작시에 센싱 전압이 완전히 메모리 셀에 저장된다.However, the higher the substrate voltage, the lower the threshold voltage of the NMOS transistor constituting the transistor of the memory cell. Thus, in the writing operation of the DRAM, the sensing voltage is completely stored in the memory cell.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims

In a substrate voltage generation circuit of a semiconductor device using an internal power supply voltage,

A substrate voltage sensing circuit for sensing a substrate voltage and generating a predetermined oscillation enable signal that transitions from the substrate voltage at a target voltage level;

An oscillation circuit in response to the oscillation enable signal and generating an oscillation signal by performing an oscillation operation when the substrate voltage is higher than the target voltage level; And

A pumping circuit for stepping down the substrate voltage in response to the oscillation signal,

The substrate voltage sensing circuit senses the substrate voltage and an external power supply voltage,

And the target voltage level varies in the same direction with respect to the external power supply voltage.

The circuit of claim 1, wherein the substrate voltage sensing circuit comprises:

A first resistor element having a first terminal connected with the internal power supply voltage;

First and second variable resistance elements connected in series between a second terminal of the first resistance element and a ground voltage; And

A buffer unit which is triggered by the voltage of the second terminal of the first resistance element to generate the oscillation enable signal,

The first variable resistance element is varied by the substrate voltage,

And the second variable resistance element is varied by the external power supply voltage.

The method of claim 2,

The first variable resistance element is a PMOS transistor gated by the substrate voltage,

And the second variable resistance element is an NMOS transistor gated by the external power supply voltage.

In a substrate voltage sensing circuit of a semiconductor device using an internal power supply voltage,

A first resistance element with a first terminal connected to the internal power source;

A buffer unit which is triggered by a voltage of a second terminal of the first resistance element to generate the oscillation enable signal,

The first variable resistance element is varied by the substrate voltage,

The method of claim 4, wherein